[go: up one dir, main page]

CN104103689B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104103689B
CN104103689B CN201410143763.1A CN201410143763A CN104103689B CN 104103689 B CN104103689 B CN 104103689B CN 201410143763 A CN201410143763 A CN 201410143763A CN 104103689 B CN104103689 B CN 104103689B
Authority
CN
China
Prior art keywords
impurity region
gate electrode
active fin
semiconductor device
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410143763.1A
Other languages
English (en)
Other versions
CN104103689A (zh
Inventor
全灿熙
权银景
金龙
金一龙
金汉求
徐宇镇
李起泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130079824A external-priority patent/KR102002453B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104103689A publication Critical patent/CN104103689A/zh
Application granted granted Critical
Publication of CN104103689B publication Critical patent/CN104103689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。

Description

半导体器件及其制造方法
技术领域
示例实施方式涉及一种半导体器件和/或用于制造该半导体器件的方法。
背景技术
近来的半导体器件正在朝着在低电压具有高速操作特性的半导体器件发展，半导体器件的制造方法正在发展以实现提高的集成度。
器件的提高的集成度会对场效应晶体管（FET）产生短沟道效应，FET是许多半导体器件中的一种元件。因此，为了克服此缺点，正在积极地开展对于具有三维空间结构的沟道的鳍型FET的研究。
发明内容
至少一个实施方式涉及一种半导体器件。
在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；以及第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
在一个实施方式中，第二杂质区的全部都不形成在外延层中。
在一个实施方式中，第二杂质区具有处于与有源鳍的被栅电极交叉的部分的顶表面相同的高度的顶表面。
在一个实施方式中，第二杂质区在有源鳍的纵向方向上具有比第一杂质区大的宽度。在一个实施方式中，半导体器件还包括：第一接触，电连接到第一杂质区；以及第二接触，电连接到第二杂质区的相对于第一栅电极的远端部（distal end）。在一个实施方式中，第一杂质区的顶表面高于有源鳍的被栅电极交叉的部分的顶表面。
在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧的有源鳍上。这里，第一杂质区形成在位于第二栅电极的第二侧的有源鳍上。
在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧和第一栅电极的第二侧的有源鳍上。这里，第二杂质区形成在位于第二栅电极的第二侧的有源鳍上。
在一个实施方式中，半导体器件还包括：导体，电连接第二杂质区和第三杂质区。
在一个实施方式中，第二杂质区包括第一部分和第二部分。第一部分形成在第二外延层部分中，第二部分没有形成在外延层中。在一个实施方式中，第二杂质区在有源鳍的纵向方向上具有比第一杂质区大的宽度。第一部分可以是第二杂质区相对于第一栅电极的远端部。这里，半导体器件还可以包括：第一接触，电连接到第一杂质区；以及第二接触，电连接到第二杂质区的第一部分。在一个实施方式中，第一部分的顶表面高于被第一栅电极交叉的有源鳍的顶表面。在一个实施方式中，第一杂质区的顶表面高于被第一栅电极交叉的有源鳍的顶表面。在另一个实施方式中，第一杂质区的顶表面和第一部分的顶表面处于相同的高度。在一个实施方式中，第二杂质区包括第三部分。第三部分可以在第二杂质区的相对于第一栅电极的近端部，第三部分可以形成在有源鳍上的第三外延层部分中。第一部分的顶表面和第三部分的顶表面可以处于相同的高度。在一个实施方式中，第一部分的顶表面可以高于被第一栅电极交叉的有源鳍的顶表面，第三部分的顶表面可以高于被第一栅电极交叉的有源鳍的顶表面。
在一个实施方式中，半导体器件还包括：蚀刻停止层，形成在第二部分上。
在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧的有源鳍上。第一杂质区形成在位于第二栅电极的第二侧的有源鳍上。
在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧和第一栅电极的第二侧的有源鳍上。这里，第二杂质区形成在位于第二栅电极的第二侧的有源鳍上。在一个实施方式中，半导体器件还包括：导体，电连接第二杂质区和第三杂质区。
至少一个实施方式涉及一种制造半导体器件的方法。
在一个实施方式中，该方法包括：形成第一栅电极，该第一栅电极交叉从衬底突出的有源鳍。第一栅电极具有第一侧和第二侧。该方法还包括：在位于第一栅电极的第二侧的有源鳍上形成蚀刻停止层；利用第一栅电极和蚀刻停止层作为掩模来蚀刻有源鳍以在位于第一栅电极的第一侧的有源鳍中形成第一沟槽；在有源鳍上形成外延层，使得第一外延层部分填充第一沟槽；以及进行掺杂操作以在第一外延层部分的一部分中形成第一杂质区以及在第一栅电极的第二侧的有源鳍中形成第二杂质区。
在一个实施方式中，该方法还包括：在衬底上方形成绝缘层；以及在绝缘层中形成第一和第二接触孔。第一接触孔暴露第一杂质区的一部分，第二接触孔暴露第二杂质区的一部分。该方法还包括：分别在第一和第二接触孔中形成第一和第二接触，使得第一接触电连接到第一杂质区并且第二接触电连接到第二杂质区。
在一个实施方式中，蚀刻停止层暴露有源鳍的位于第一栅电极的第二侧的第一部分，所述蚀刻有源鳍在第一部分中形成第二沟槽，所述形成外延层在第二沟槽中形成第二外延层部分，所述进行掺杂操作在第二外延层部分中形成第二杂质区的部分。
在一个实施方式中，第二外延层部分是第二杂质区相对于第一栅电极的近端部。
在一个实施方式中，第二外延层部分是第二杂质区相对于第一栅电极的远端部。
在一个实施方式中，形成外延层形成第一和第二外延层部分，使得第一外延层部分的顶表面和第二外延层部分的顶表面都高于有源鳍的顶表面。
在一个实施方式中，形成蚀刻停止层形成蚀刻停止层以覆盖有源鳍的其上将形成第二杂质区的部分的全部。
在一个实施方式中，第二杂质区在有源鳍的纵向方向上具有比第一杂质区大的宽度。
在一个实施方式中，所述进行掺杂操作包括：进行第一离子注入；形成覆盖衬底的掩模而使得蚀刻停止层被暴露；以及进行第二离子注入。
在一个实施方式中，该方法还包括：去除蚀刻停止层。
附图说明
通过参照附图详细描述其优选实施方式，示例实施方式的以上和其他的特征以及优点将变得更加明显，附图中：
图1为根据第一实施方式的半导体器件的概念布局图；
图2A为沿着图1的线IIA-IIA截取的截面图，图2B为沿着图1的线IIB-IIB截取的截面图；
图3为根据第一实施方式的半导体器件的电路图；
图4A至图4B为示出根据第一实施方式的半导体器件的操作的曲线图；
图5为根据第二实施方式的半导体器件的概念布局图；
图6为沿着图5的线VI-VI截取的截面图；
图7为根据第三实施方式的半导体器件的概念布局图；
图8为沿着图7的线VIII-VIII截取的截面图；
图9为根据第三实施方式的半导体器件的电路图；
图10为根据第四实施方式的半导体器件的概念布局图；
图11为沿着图10的线XI-XI截取的截面图；
图12为根据第五实施方式的半导体器件的截面图；
图13为根据第六实施方式的半导体器件的截面图；
图14为根据第七实施方式的半导体器件的截面图；
图15为根据第八实施方式的半导体器件的截面图；
图16为沿着图15的线XVI-XVI截取的截面图；
图17为根据第八实施方式的半导体器件的电路图；
图18为根据第九实施方式的半导体器件的电路图；
图19A为根据第十实施方式的半导体器件的概念布局图，图19B为沿着图19A的线XIXB-XIXB截取的截面图；
图20A为根据第十一实施方式的半导体器件的电路图，图20B为图20A所示的半导体器件的布局图；
图21为根据第十二实施方式的半导体器件的概念布局图；
图22为图21的第一SRAM存储器单元的电路图；
图23为图21的第一SRAM存储器单元的布局图；
图24示出根据第十三实施方式的半导体器件；
图25示出根据第十四实施方式的半导体器件；
图26为包括根据示例实施方式的半导体器件的无线通信装置的方框图；
图27为包括根据示例实施方式的半导体器件的计算系统的方框图；
图28为包括根据示例实施方式的半导体器件的电子系统的方框图；
图29至图31示出根据一些实施方式的半导体器件可应用到其的示例性半导体系统；
图32至图34B示出根据一些实施方式的制造半导体器件的方法中的工艺步骤；
图35A至图35B示出根据一些其他实施方式的制造半导体器件的方法中的工艺步骤；
图36示出根据一些其他实施方式的制造半导体器件的方法中的中间工艺步骤；以及
图37示出根据一些其他实施方式的制造半导体器件的方法中的中间工艺步骤。
具体实施方式
示例实施方式的优点和特征可以通过参照以下的详细描述和附图而更易于理解。然而，示例实施方式可以以多种不同的形式实施，而不应被解释为限于这里所阐述的实施方式。而是，提供这些实施方式使得本公开将透彻和完整，并将本发明的构思充分传达给本领域技术人员。附图中，为了清晰，层和区域的厚度被夸大。
将理解，当称一个元件或层在另一元件或层“上”或“连接到”另一元件或层时，它可以直接在另一元件或层上或直接连接到另一元件或层，或者可以存在居间元件或层。相反，当称一个元件“直接在”另一元件或层上或“直接连接到”另一元件或层时，不存在居间元件或层。相同的附图标记始终指代相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关列举项目的任何和所有组合。
为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图中所示的一个元件或特征与另一个（些）元件或特征之间的关系。将理解，空间关系术语是用来概括除附图所示取向之外器件在使用或操作中的不同取向的。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示例性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向（旋转90度或在其他取向），这里所用的空间关系描述语做相应解释。
在描述本发明的上下文中（尤其在权利要求书的上下文中）术语“一”和“该”以及类似的指示语的使用应被解释为涵盖单数和复数二者，除非另外地指示或者上下文明显矛盾。术语“包括”、“具有”和“包含”将被解释为开放性术语（即，表示“包括但不限于”），除非另外注明。
将理解，虽然这里可以使用术语第一、第二等来描述各种元件，但这些元件不应受限于这些术语。这些术语仅被用于将一个元件与另一元件区别开。因此，以下讨论的第一元件、第一组件或第一部分可以被称为第二元件、第二组件或第二部分，而不背离示例实施方式的教导。
示例实施方式将参照透视图、截面图和/或平面图来描述。因此，示例视图的轮廓可以根据制造技术和/或容差而修改。也就是，实施方式不意欲限制示例实施方式的范围，而是涵盖由于制造工艺的变化可引起的变化和修改。因此，图中所示的区域被以示意的形式示出，区域的形状通过举例说明的方式而不是作为限制给出。
除非另行定义，这里使用的所有技术术语和科学术语都具有本领域的普通技术人员所通常理解的同样的含义。应注意，这里提供的任何和所有示例或者示例术语的使用仅旨在更好地说明示例实施方式，而不是对本发明的范围进行限制，除非另外指定。此外，除非另行定义，通用字典中定义的所有术语可以不被过度地解释。
在下文，将参照图1至图4B描述根据第一实施方式的半导体器件。
图1为根据第一实施方式的半导体器件的概念布局图，图2A为沿着图1的线IIA-IIA截取的截面图，图2B为沿着图1的线IIB-IIB截取的截面图，图3为根据第一实施方式的半导体器件的电路图，图4A至图4B为示出根据第一实施方式的半导体器件的操作的曲线图。
首先，参照图1至图2B，半导体器件1包括有源鳍F、栅电极50、第一杂质区42和第二杂质区44。
有源鳍F可以形成为从衬底SB突出并可以在第一方向上（例如，在X轴方向上）延伸。这里，有源鳍F可以通过蚀刻衬底SB的一部分而形成。也就是说，衬底SB和有源鳍F可以包括相同的材料，但示例实施方式的方面不限于此。有源鳍F还可以通过另外的方法形成。例如，在一些实施方式中，有源鳍F可以通过允许外延层单独地生长在衬底SB上并蚀刻所生长的外延层而形成。
在一些实施方式中，如图2B所示，通过深沟槽隔离（DTI）（图19B的110）彼此分离的有源基部AB形成在衬底SB上，有源鳍F可以形成在有源基部AB上。有源鳍F可以通过浅沟槽隔离（STI）120而彼此分离，但是示例实施方式的方面不限于此。然而，可以不形成有源基部AB。也就是说，在一些其他的示例实施方式中，有源鳍F可以直接形成在衬底SB上。
在一些实施方式中，如所示的，有源鳍F可以通过将每两个有源鳍F分组而形成。也就是说，两个有源鳍F可以形成在有源基部AB中的一个上。有源鳍F以这样的方式布置是因为它们通过利用两个虚设间隔物蚀刻有源基部AB而形成，但是示例实施方式的方面不限于此。有源鳍F的布置可以以不同的方式修改。
在所示的实施方式中，有源鳍F的截面形状是锥形的，使得有源鳍F的宽度从顶部至底部逐渐增大，但是示例实施方式的方面不限于此。在一些实施方式中，有源鳍F可以被修改为具有矩形截面。另外，在一些其他实施方式中，有源鳍F的截面形状可以被倒角。也就是说，有源鳍F的拐角可以被圆化。
衬底SB可以例如为半导体衬底。衬底SB可以由一种或多种半导体材料诸如Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP制成。有源基部AB可以例如由半导体材料制成。在一些实施方式中，衬底SB和有源基部AB可以包括相同的材料。
另外，在一些实施方式中，衬底SB可以是绝缘衬底。具体地，衬底SB可以是绝缘体上硅（SOI）衬底。这里，有源鳍F和有源基部AB可以通过在被用作衬底SB的掩埋氧化物层上形成单晶硅并图案化单晶硅而形成。在这种情况下，有源鳍F和有源基部AB可以是外延层。SOI衬底的使用可以有利地减少在半导体器件1的操作期间的延迟时间。
栅电极50可以在第二方向上（例如，在Y轴方向上）延伸而交叉有源鳍F。栅极绝缘层40可以形成在栅电极50下。换句话说，栅极绝缘层40可以设置在有源鳍F和栅电极50之间。栅极绝缘层40可以在第二方向上（例如，在Y轴方向上）延伸，像栅电极50一样。
栅极绝缘层40可以包括例如高k材料（例如，k大于3.9）。在一些实施方式中，栅极绝缘层40可以包括例如HfO2、Al2O3、ZrO2或TaO2，但是示例实施方式的方面不限于此。
尽管没有具体示出，但是界面层可以被进一步提供在栅极绝缘层40和有源鳍F之间，以避免在栅极绝缘层40和有源鳍F之间的不良界面特性。界面层可以包括具有9或更小的介电常数（k）的低k材料层，例如，硅氧化物层（k≈4）或硅氮氧化物层（根据氧原子和氮原子的含量，k≈4～8）。可选地，界面层可以包括硅酸盐或上面例举的层的组合。
栅电极50可以包括导电材料。在一些示例实施方式中，栅电极50可以包括高导电性的金属，但是示例实施方式的方面不限于此。也就是说，在一些其他实施方式中，栅电极50可以由非金属诸如多晶硅制成。
间隔物60可以设置在栅电极50的至少一侧。具体地，如图2A所示，间隔物60可以形成在栅电极50的两侧。间隔物60可以包括氮化物层和氮氧化物层中的至少一个。在图2A中，间隔物60的一个侧表面是弯曲的，但是示例实施方式的方面不限于此。间隔物60的形状可以以各种方式修改。例如，在一些实施方式中，不同于所示的实施方式，间隔物60可以被修改为具有字母“I”形或字母“L”形。
沟槽19可以设置在用于第一晶体管TR1的栅电极50的至少一侧。具体地，如图2A所示，沟槽19可以设置在用于第一晶体管TR1的栅电极50的两侧。沟槽19可以通过蚀刻在栅电极50的两侧的有源鳍F而形成。
外延层20可以形成在沟槽19中。具体地，外延层20可以形成为填充沟槽19。在一些实施方式中，外延层20可以通过在沟槽19上进行外延生长工艺以充分地填充沟槽19而形成。因此，外延层20的顶表面可以形成得比沟槽19的顶表面高。此外，在一些实施方式中，外延层20的顶表面可以形成得比栅电极50的底表面高，如图2A所示。也就是，外延层20的顶表面可以比有源鳍F的顶表面高。
外延层20可以改善第一和第二晶体管TR1和TR2的操作特性。例如，当第一和第二晶体管TR1和TR2是NMOS晶体管时，外延层20可以包括用于施加张应力到沟道的材料，诸如SiC。另外，例如，当第一和第二晶体管TR1和TR2是PMOS晶体管时，外延层20可以包括用于施加压应力到沟道的材料，诸如SiGe。
杂质区30可以形成在外延层20内或有源鳍F内。在下面的描述中，将关于第二晶体管TR2描述根据实施方式的杂质区30，但是示例实施方式的方面不限于此。示例实施方式也可以应用于其他类型的晶体管（例如，TR1）。
第一杂质区42可以形成在第二晶体管TR2的栅电极50的一侧，第二杂质区44可以形成在栅电极50的另一侧。第一和第二杂质区42和44可以是第二晶体管TR2的源极区和漏极区。例如，当第一和第二杂质区42和44的导电类型为N型时，第二晶体管TR2可以是NMOS晶体管。另外，例如，当第一和第二杂质区42和44的导电类型为P型时，第二晶体管TR2可以是PMOS晶体管。
在一些实施方式中，第一杂质区42可以是第二晶体管TR2的源极区，第二杂质区44可以是第二晶体管TR2的漏极区，但是示例实施方式的方面不限于此。
在实施方式中，第一杂质区42可以是正常的杂质区，第二杂质区44可以是延伸的杂质区。换句话说，第二杂质区44在第一或纵向方向（例如，X轴方向）上的宽度W2可以大于第一杂质区42在第一或纵向方向（例如，X轴方向）上的宽度W1。当第二杂质区44是延伸的杂质区时，它可以起到镇流电阻（BR）的功能。在这种情况下，由于包括第一杂质区42、有源鳍F和第二杂质区44的双极结型晶体管（BJT）操作，第二晶体管TR2可以起到静电放电（ESD）的功能以阻挡施加到第二接触90的突然的浪涌，这将在后面更详细地描述。
第二杂质区44的近端部分和远端部分可以形成在有源层20中，第二杂质区44的其他部分可以形成在有源鳍F中，如所示的。这里，形成在有源鳍F中的第二杂质区44的顶表面S2可以形成在与具有设置在其上的栅电极50的有源鳍F的顶表面基本上相同的高度。以这样的方式，形成在有源鳍F中的第二杂质区44的顶表面S2形成在与具有设置在其上的栅电极50的有源鳍F的顶表面基本上相同的高度，因为沟槽19和外延层20通过蚀刻停止层80而没有形成在相应的区域处，这将在后面详细描述。
另外，如所示的，形成在外延层20中的第二杂质区44的顶表面可以形成得比形成在有源鳍F中的第二杂质区44的顶表面S2高。此外，如所示的，形成在外延层20中的第二杂质区44的顶表面可以形成在与形成在外延层20中的第一杂质区42的顶表面基本上相同的高度。也就是说，在实施方式中，第二杂质区44可以是形成得比栅电极50的底表面高的延伸的杂质区。
在一些实施方式中，第一和第二杂质区42和44可以形成为与间隔物60重叠。具体地，如所示的，第一和第二杂质区42和44的部分可以在间隔物60的下部下面缩进，但是示例实施方式的方面不限于此。第一和第二杂质区42和44可以被修改为具有不同的形状。
蚀刻停止层80可以形成在形成于有源鳍F中的第二杂质区44的顶表面S2上。在一些实施方式中，蚀刻停止层80可以包括与间隔物60相同的材料。也就是说，当间隔物60由例如氮化物层形成时，蚀刻停止层80也可以由氮化物层形成。此外，当间隔物60由例如氮氧化物层形成时，蚀刻停止层80也可以由氮氧化物层形成。以这样的方式，蚀刻停止层80和间隔物60包括相同的材料，因为它们同时形成，但是示例实施方式的方面不限于此。可选地，蚀刻停止层80可以以各种方式形成。
具体地，在一些其他的实施方式中，尽管未具体地示出，但是蚀刻停止层80可以与形成在栅电极50上的覆盖层同时形成。此外，在一些其他的实施方式中，蚀刻停止层80也可以与无源器件（例如，电阻器、电容器等）而不是有源器件诸如所示的晶体管TR1和TR2同时形成。
第一接触70可以电连接到第一杂质区42。第二接触90可以电连接到第二杂质区44。例如，第二接触90可以电连接到第二杂质区44的远端部。在一些实施方式中，第一接触70可以为例如第二晶体管TR2的源极接触，第二接触90可以为例如第二晶体管TR2的漏极接触，但是示例实施方式的方面不限于此。
如所示的，电连接到第二接触90的第二杂质区44可以形成在外延层20中。具体地，电连接到第二接触90的第二杂质区44可以形成在外延层20中，该外延层20填充位于第二杂质区44的远端部处的沟槽19，但是示例实施方式的方面不限于此。形成有第二接触90的区域的形状可以以各种方式修改。
此外，蚀刻停止层80还可以形成在电连接到第二接触90的第二杂质区44的另一侧。形成在第二杂质区44的另一侧的该蚀刻停止层80可以与形成在形成于有源鳍F中的第二杂质区44的顶表面S2上的蚀刻停止层80一起使得沟槽19和外延层20仅局部地形成在没有形成蚀刻停止层80的区域处。
在实施方式中，当第二晶体管TR2操作时，第一接触70和有源鳍F可以连接到接地电压GND，如图3所示。I/O信号或电源电压VDD可以施加到第二接触90。期望的栅电压可以通过栅极接触GC施加到栅电极50。
如上所述，在第二晶体管TR2中，延伸的第二杂质区44可以用作镇流电阻BR。此外，由于第一杂质区42、有源鳍F和第二杂质区44构成双极结型晶体管（BJT），如图4A至图4B所示，在第二晶体管TR2中，即使施加到第二接触90的电压急剧地增加，如图4A所示（例如，增加至大的电压V1），驱动电流也不会急剧增加，如图4B所示。换句话说，静电放电（ESD）的功能可以被执行以阻挡施加到第二接触90的突然的浪涌。因此，在第二晶体管TR2中，当第二晶体管TR2执行ESD操作时，延伸的第二杂质区44可以起到重要的作用。
为了形成延伸的第二杂质区44，沟槽19首先形成在整个延伸的第二杂质区44。当外延层20通过外延生长工艺形成在沟槽19中时，由于延伸的第二杂质区44的宽度W2相对较大，所以外延层20不能被均匀地形成。在这种情况下，形成在外延层20中的杂质区30也不能均匀地形成。以这样的方式，如果杂质区30不均匀地形成，则第二接触90可能没有电连接到杂质区30，于是被断开。
因此，在根据本实施方式的半导体器件1中，沟槽19和外延层20不是全部地形成在整个延伸的第二杂质区44上，而是利用蚀刻停止层80仅局部地形成在形成外延层20的区域（例如，邻近晶体管TR1和TR2的沟道的区域）处。因此，可以避免杂质区30不能被均匀地形成的情况，从而以可靠的方式将第二接触90电连接到杂质区（例如，第二杂质区44）。因此，能够改善半导体器件1的可靠性。
接下来，将参照图5和图6描述根据第二实施方式的半导体器件。
图5是根据第二实施方式的半导体器件的概念布局图，图6是沿着图5的线VI-VI截取的截面图。下面的描述将仅集中在本实施方式与前述实施方式之间的差异上。
参照图5和图6，根据第二实施方式的半导体器件2与根据第一实施方式的半导体器件（图2A的1）的不同之处在于：形成在延伸的第二杂质区44上的蚀刻停止层（图2A的80）在制造工艺期间被去除以形成半导体器件2。
也就是说，在半导体器件2中，蚀刻停止层（图2A的80）不再处于形成在有源鳍F中的第二杂质区44的顶表面S2上。在这种情况下，形成于有源鳍F中的第二杂质区44的顶表面S2可以处于与具有设置在其上的栅电极50的有源鳍F的顶表面S1相同的高度。
这里，由于第二接触部90和延伸的第二杂质区44以可靠的方式电连接，所以能够改善半导体器件2的可靠性。
接下来，将参照图7至图9描述根据第三实施方式的半导体器件。
图7为根据第三实施方式的半导体器件的概念布局图，图8为沿着图7的线VIII-VIII截取的截面图，图9为根据第三实施方式的半导体器件的电路图。为了简洁起见，下面的描述将集中在本实施方式与前述实施方式之间的差异上。
首先，参照图7和图8所示，根据本实施方式的半导体器件3还可以包括在第二方向上（例如，在Y轴方向上）平行于栅电极50延伸的虚设栅电极52。虚设栅电极52可以形成虚设晶体管DTR。
这里，延伸的第二杂质区44可以包括设置在虚设栅电极52的一侧的第一子杂质区44a和设置在虚设栅电极52的另一侧并与第一子杂质区44a分离的第二子杂质区44b。
此外，彼此分离的第一子杂质区44a和第二子杂质区44b可以通过连接线92电连接到彼此。
在一些实施方式中，第一子杂质区44a的宽度和第二子杂质区44b的宽度可以彼此不同。具体地，如所示的，第一子杂质区44a的宽度可以在纵向方向上大于第二子杂质区44b的宽度。
另外，在一些实施方式中，如所示的，第一子杂质区44a形成在有源鳍F中，第二子杂质区44b可以形成在填充沟槽19的外延层20中。因此，第二子杂质区44b的顶表面可以比第一子杂质区44a的顶表面高。另外，第一子杂质区44a的顶表面S2可以形成在与具有设置在其上的栅电极50的有源鳍F的顶表面S1基本上相同的高度处。另外，第一子杂质区44a的顶表面S2也可以形成在与具有虚设栅电极52的有源鳍F的顶表面基本上相同的高度处。
在示出的实施方式中，具有第二接触90的第一子杂质区44a形成在有源鳍F中。因此，如上所述，不存在第一子杂质区44a和第二接触90由于外延层20的不均匀生长而断开的风险，从而改善了半导体器件3的可靠性。
此外，在实施方式中，当第二晶体管TR2操作时，第一接触70和有源鳍F可以连接到接地电压GND，如图9所示。I/O信号或电源电压VDD可以施加到第二接触90。期望的（或可选地，预定的）栅电压可以通过栅极接触GC施加到栅电极50。
在一些实施方式中，当第二晶体管TR2操作时，虚设栅电极52可以浮置，但是示例实施方式的方面不限于此。虚设栅电极52可以以不同的方式操作。例如，在一些其他的实施方式中，当第二晶体管TR2操作时，电源电压VDD可以施加到虚设栅电极52。
在根据实施方式的半导体器件3中，第一子杂质区44a以及将第一子杂质区44a电连接到第二子杂质区44b的连接线92可以用作镇流电阻BR1和BR2。也就是说，第一子杂质区44a可以形成第一镇流电阻BR1，将第一子杂质区44a电连接到第二子杂质区44b的连接线92可以形成第二镇流电阻BR2。因此，与之前的实施方式相比，镇流电阻BR1和BR2可以增大镇流电阻的量。
此外，第一杂质区42、有源鳍F和第二子杂质区44b可以构成双极结型晶体管（BJT），第二子杂质区44b、有源鳍F和第一子杂质区44a可以构成另一双极结型晶体管（BJT）。
因此，半导体器件3中包括的第二晶体管TR2可以提高ESD功能。
接下来，将参照图10和图11描述根据第四实施方式的半导体器件。
图10为根据第四实施方式的半导体器件的概念布局图，图11为沿着图10的线XI-XI截取的截面图。为了简洁起见，下面的描述将集中在本实施方式与前述实施方式之间的差异上。
参照图10和图11，根据本实施方式的半导体器件4还可以包括平行于栅电极50在第二方向上（例如，在Y轴方向上）延伸的第一和第二虚设栅电极52和54。第一虚设栅电极52可以形成第一虚设晶体管DTR1，第二虚设栅电极54可以形成第二虚设晶体管DTR2。
这里，延伸的第二杂质区44可以包括设置在第二虚设栅电极54的一侧的第一子杂质区44a和设置在第一虚设栅电极52的另一侧且与第一子杂质区44a分离的第二子杂质区44b。另外，虚设杂质区46可以设置在第一虚设栅电极52和第二虚设栅电极54之间。
如上所述，在第二杂质区44中包括的第一子杂质区44a可以设置在第二虚设栅电极54的一侧，虚设杂质区46可以设置在第一虚设栅电极52和第二虚设栅电极54之间，在延伸的第二杂质区44中包括的第二子杂质区44b可以设置在栅电极50和第一虚设栅电极52之间，第一杂质区42可以设置在栅电极50的另一侧。
此外，彼此分离的第一子杂质区44a和第二子杂质区44b可以通过连接线94而彼此电连接。
在一些实施方式中，第一子杂质区44a的宽度和第二子杂质区44b的宽度可以彼此不同。具体地，如所示的，第一子杂质区44a的宽度可以在纵向方向上大于第二子杂质区44b的宽度。
另外，在一些实施方式中，如所示的，第一子杂质区44a形成在有源鳍F中，第二子杂质区44b可以形成在填充沟槽19的外延层20中。因此，第二子杂质区44b的顶表面可以比第一子杂质区44a的顶表面高。另外，第一子杂质区44a的顶表面S2可以形成在与具有设置在其上的栅电极50的有源鳍F的顶表面S1基本上相同的高度处。此外，第一子杂质区44a的顶表面S2也可以形成在与具有虚设栅电极52的有源鳍F的顶表面基本上相同的高度处。
在所示的实施方式中，具有第二接触90的第一子杂质区44a形成在有源鳍F中。因此，如上所述，不存在第一子杂质区44a和第二接触90由于外延层20的不均匀生长而断开的风险，从而改善了半导体器件4的可靠性。
另外，如所示的，虚设杂质区46的一部分可以形成在外延层20中，虚设杂质区46的另一部分可以形成在有源鳍F中。也就是说，如所示的，虚设杂质区46的顶表面的一部分可以比虚设杂质区46的顶表面的另一部分高。在实施方式中，由于在半导体器件4的制造工艺（其将在下面更详细地描述）中蚀刻停止层（图36的80）的一端设置在第一和第二虚设栅电极52和54之间，所以虚设杂质区46具有这里所示的形状。
接下来，将参照图12描述根据第五实施方式的半导体器件。
图12是根据第五实施方式的半导体器件的截面图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图12，在根据本实施方式的半导体器件5中，虚设杂质区47可以具有与半导体器件4的虚设杂质区（图11的46）不同的形状。具体地，形成在外延层20中的虚设杂质区47可以具有这样的轮廓使得虚设杂质区47的一部分被过蚀刻。根据本实施方式的虚设杂质区47具有这样的轮廓，因为在蚀刻停止层（图36的80）的一端设置在第一和第二虚设栅电极52和54之间的状态下形成沟槽19和外延层20，但是在蚀刻停止层80被去除时由于掩模的未对准而使蚀刻停止层80的该端被损坏，这将在后面更详细地描述。
接下来，将参照图13描述根据第六实施方式的半导体器件。
图13是第六实施方式的半导体器件的截面图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图13，在根据本实施方式的半导体器件6中，虚设杂质区48可以包括彼此分离的第一虚设杂质区48a和第二虚设杂质区48b。这里，如所示的，第一虚设杂质区48a可以形成在外延层20中，并且第二虚设杂质区48b可以形成在有源鳍F中。
另外，如所示的，蚀刻停止层80可以设置在第一虚设杂质区48a和第二虚设杂质区48b之间。具体地，蚀刻停止层80可以设置在形成于外延层20中的第一虚设杂质区48a的附近。
根据本实施方式的虚设杂质区48具有这里所示的形状，因为在蚀刻停止层（图36的80）的一端设置在第一和第二虚设栅电极52和54之间的状态下形成沟槽19和外延层20，但是在蚀刻停止层80被去除时由于掩模的未对准而使蚀刻停止层80的该端可以保留而不被去除，这将在后面更详细地描述。
接下来，将参照图14描述根据第七实施方式的半导体器件。
图14是第七实施方式的半导体器件的截面图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图14，在根据本实施方式的半导体器件7中，晶体管TR2可以通过例如置换工艺（或后栅极（gate last）工艺）形成。因此，如所示的，栅极绝缘层34可以设置为沿着间隔物60的侧壁向上延伸。
另外，在实施方式中，界面层32可以形成在栅极绝缘层34和有源鳍F之间。界面层32可以通过例如热氧化物形成。界面层32可以包括具有9或更小的介电常数（k）的低k材料层，例如，硅氧化物层（k≈4）或硅氮氧化物层（根据氧原子和氮原子的含量，k≈4～8）。可选地，界面层32可以包括硅酸盐或上面例举的层的组合。
在根据本实施方式的半导体器件7中，栅电极可以包括功函数金属36和栅极金属38。如上所述，当根据本实施方式的半导体器件7通过置换工艺（或后栅极工艺）形成时，如所示的，功函数金属36可以设置为沿着间隔物60的侧壁向上延伸。
功函数金属36控制功函数，栅极金属38可以填充由功函数金属36形成的空间。功函数金属36可以由金属制成的单个层形成，或者可以具有包括金属氮化物层和金属的多层结构。形成功函数金属36的金属的示例可以包括例如Al、W、Ti或它们的组合，金属氮化物层可以包括TiN、TaN或它们的组合，但是示例实施方式的方面不限于此。栅极金属38可以包括具有高导电性的金属。金属的示例可以包括W或Al，但是示例实施方式的方面不限于此。
接下来，将参照图15至图17描述根据第八实施方式的半导体器件。
图15是根据第八实施方式的半导体器件的概念布局图，图16是沿着图15的线XVI-XVI截取的截面图，图17是根据第八实施方式的半导体器件的电路图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
首先参照图15和图16，在根据本实施方式的半导体器件8中，第一杂质区43和第二杂质区44二者都是延伸的杂质区（例如，在鳍F的纵向方向上延伸）。也就是说，如所示的，第一杂质区43可以形成在整个外延层20和有源鳍F上，第二杂质区44也可以形成在整个外延层20和有源鳍F上。因此，第一杂质区43在第一或纵向方向（例如，X轴方向）上的宽度和第二杂质区44在第一方向（例如，X轴方向）上的宽度可以彼此基本上相同。另外，形成在有源鳍F中的第二杂质区44的顶表面S2和形成在有源鳍F中的第一杂质区43的顶表面S3可以形成在与具有设置在其上的栅电极50的有源鳍F的顶表面S1基本上相同的高度处。
这里，如所示的，蚀刻停止层80可以形成在第一和第二杂质区43和44的每个上。当然，像在前述实施方式的半导体器件（图6的2）中一样，在制造工艺期间蚀刻停止层80可以随后被去除。
在一些实施方式中，第一杂质区43可以是第三晶体管TR3的源极区，第二杂质区44可以是第三晶体管TR3的漏极区。在实施方式中，当第三晶体管TR3操作时，如图17所示，有源鳍F可以连接到接地电压GND。I/O信号或电源电压VDD可以施加到第一和第二接触70和90。也就是说，在一些实施方式中，I/O信号可以施加到第一接触70，电源电压VDD可以施加到第二接触90。另外，在一些其他的实施方式中，电源电压VDD可以施加到第一接触70，I/O信号可以施加到第二接触90。另外，在一些其他的实施方式中，电源电压VDD可以施加到第一接触70和第二接触90二者，或者I/O信号可以施加到第一接触70和第二接触90二者。
延伸的第一杂质区43和延伸的第二杂质区44二者可以用作镇流电阻BR。因此，在本实施方式中，镇流电阻BR可以存在于连接到第一接触70的路径中，并且也可以存在于连接到第二接触部90的路径中。期望的（或可选地，预定的）栅电压可以通过栅极接触GC施加到栅电极50。
接下来，将参照图18描述根据第九实施方式的半导体器件。
图18是根据第九实施方式的半导体器件的电路图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图18，根据本实施方式的半导体器件9可以包括堆叠晶体管。在图18中，第四至第六晶体管TR4至TR6串联地堆叠，但是示例实施方式的方面不限于此。也就是说，在一些其他的实施方式中，堆叠晶体管的数量可以变化。
在根据上述实施方式的半导体器件1至8中包括的晶体管可以应用于第四至第六晶体管TR4至TR6中的至少一个。例如，在半导体器件1中包括的晶体管可以被用作第四晶体管TR4和第六晶体管TR6。
接下来，将参照图19A和图19B描述根据第十实施方式的半导体器件。
图19A是根据第十实施方式的半导体器件的概念布局图，图19B是沿着图19A的线XIXB-XIXB截取的截面图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图19A和图19B，根据本实施方式的半导体器件10可以包括器件区DA和保护环GR。
根据上述实施方式的半导体器件1至9中的至少一个可以形成在器件区DA上。也就是说，形成在器件区DA上的有源鳍F可以被用于形成工作晶体管。
保护环GR可以设置为围绕器件区DA。如所示的，保护环GR可以通过接触阱125连接到接地接触GRC。
如所示的，器件区DA和保护环GR的每个可以包括有源基部AB和形成在有源基部AB上的有源鳍F。这里，有源基部AB可以通过深沟槽隔离（DTI）110而彼此分离，有源鳍F可以通过浅沟槽隔离（STI）120而彼此分离。为了便于说明，在图19B中，仅有源基部AB中的一个形成在器件区DA上，但是示例实施方式的方面不限于此。在一些其他的实施方式中，多个有源基部AB可以形成在器件区DA上。
如所示的，器件区DA和保护环GR可以通过深沟槽隔离（DTI）110而彼此分离。另外，器件区DA和保护环GR的有源鳍F可以设置在相同的阱130中。因此，根据上述实施方式的半导体器件1至9的有源鳍F可以通过保护环GR而连接到接地电压。在一些实施方式中，阱130可以为例如P型阱，接触阱125可以是P+型阱，但是示例实施方式的方面不限于此。
接下来，将参照图20A和图20B描述根据第十一实施方式的半导体器件。
图20A是根据第十一实施方式的半导体器件的电路图，图20B是图20A所示的半导体器件的布局图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图20A和图20B，半导体器件11可以包括并联连接在电源节点VCC和接地节点VSS之间的一对反相器INV1和INV2以及连接至反相器INV1和INV2的输出节点的第一传输晶体管PS1和第二传输晶体管PS2。第一传输晶体管PS1和第二传输晶体管PS2可以连接到位线BL和互补位线BLb。第一传输晶体管PS1的栅极和第二传输晶体管PS2的栅极可以连接到字线WL。
第一反相器INV1包括彼此串联连接的第一上拉晶体管PU1和第一下拉晶体管PD1，第二反相器INV2包括彼此串联连接的第二上拉晶体管PU2和第二下拉晶体管PD2。第一上拉晶体管PU1和第二上拉晶体管PU2可以是PFET晶体管，第一下拉晶体管PD1和第二下拉晶体管PD2可以是NFET晶体管。
此外，为了构成锁存电路，第一反相器INV1的输入节点连接到第二反相器INV2的输出节点，第二反相器INV2的输入节点连接到第一反相器INV1的输出节点。
参照图20A和图20B，彼此间隔开的第一有源鳍210、第二有源鳍220、第三有源鳍230和第四鳍有源240可以在一个方向上（例如，在图20B的上下方向上）纵向地延伸。第二有源鳍220和第三有源鳍230可以以比第一有源鳍210和第四鳍有源240小的长度延伸。
此外，第一栅电极251、第二栅电极252、第三栅极253和第四栅极254形成为在另一方向上（例如，在图20B的左右方向上）延伸，以交叉第一有源鳍210至第四有源鳍240。具体地，第一栅电极251完全交叉第一有源鳍210和第二有源鳍220同时与第三有源鳍230的端子部分地重叠。第三栅电极253完全交叉第四有源鳍240和第三有源鳍230同时与第二有源鳍220的端子部分地重叠。第二栅电极252和第四栅电极254形成为分别交叉第一有源鳍210和第四有源鳍240。
如所示的，第一上拉晶体管PU1被限定在第一栅电极251和第二有源鳍220的交点附近，第一下拉晶体管PD1被限定在第一栅电极251和第一有源鳍210的交点附近，第一传输晶体管PS1被限定在第二栅电极252和第一有源鳍210的交点附近。第二上拉晶体管PU2被限定在第三栅电极253和第三有源鳍230的交点附近，第二下拉晶体管PD2被限定在第三栅电极253和第四有源鳍240的交点附近，第二传输晶体管PS2被限定在第四栅电极254和第四有源鳍240的交点附近。
尽管没有被具体示出，但是源极/漏极可以形成在第一至第四栅电极251-254和第一至第四有源鳍210、220、230和240的各交点的相反两侧，并且多个接触250可以被形成。
共用接触261同时连接第二有源鳍220、第三栅极线253和配线271。共用接触262也可以同时连接第三有源鳍230、第一栅极线251和配线272。
在根据上述实施方式的半导体器件1至10中包括的晶体管中的至少一个可以被应用于图20A和图20B中所示的6个晶体管中的至少一个。例如，位线信号可以被输入到第一和第二传输晶体管PS1和PS2，电源电压可以通过电源节点VCC输入到第一和第二上拉晶体管PU1和PU2。因此，如果在根据上述实施方式的半导体器件1至10中包括的晶体管被用作所示的晶体管，则能进行静电放电（ESD）操作并具有提高的可靠性的半导体器件能够被实现。
接下来，将参照图21至图23描述根据第十二实施方式的半导体器件。
图21是根据第十二实施方式的半导体器件的概念布局图，图22是图21的第一SRAM存储器单元的电路图，图23是图21的第一SRAM存储器单元的布局图。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
在下面的描述中，示例实施方式将关于SRAM器件形成在每个存储器单元阵列区域MR中的情况来描述，但是示例实施方式的方面不限于此。另外，在下面的描述中，示例实施方式将关于包括8个晶体管的8T SRAM器件形成在每个存储器单元阵列区域MR中的情况来描述，但是示例实施方式的方面不限于此。
首先，参照图21，多个SRAM的存储器单元区域SMC1和SMC2可以设置在半导体器件12的存储器单元阵列区域MR上。如图21所示，多个SRAM存储器单元区域SMC1和SMC2可以被对准和设置为矩阵构造以具有阵列构造。
接着，参照图22，多个SRAM存储器单元区域SMC1和SMC2的每个可以包括并联连接在电源节点VDD和接地节点VSS之间的反相器INV1和INV2、连接到反相器INV1和INV2的输出节点的第一选择晶体管PS1和第二选择晶体管PS2、由第一反相器INV1的输出控制的驱动晶体管DT以及连接到驱动晶体管DT的输出节点的传输晶体管PT。也就是说，在实施方式中，每个SRAM存储器单元区域（例如，第一SRAM存储器单元区域SMC1）可以包括具有8个晶体管的SRAM器件。
第一选择晶体管PS1和第二选择晶体管PS2可以分别连接到位线BL和互补位线BLb。第一传输晶体管PS1的栅极和第二传输晶体管PS2的栅极可以连接到写字线WWL。
第一反相器INV1包括彼此串联连接的第一上拉晶体管PU1和第一下拉晶体管PD1，第二反相器INV2包括彼此串联连接的第二上拉晶体管PU2和第二下拉晶体管PD2。第一上拉晶体管PU1和第二上拉晶体管PU2可以是PFET晶体管，第一下拉晶体管PD1和第二下拉晶体管PD2可以是NFET晶体管。
此外，为了构成锁存电路，第一反相器INV1的输入节点连接到第二反相器INV2的输出节点，第二反相器INV2的输入节点连接到第一反相器INV1的输出节点。
驱动晶体管DT和传输晶体管PT可以用于读取存储在锁存电路中的数据，该锁存电路包括第一反相器INV1和第二反相器INV2。驱动晶体管DT的栅极可以连接到第一反相器INV1的输出节点，传输晶体管PT的栅极可以连接到读字线RWL。如所示的，驱动晶体管DT的输出可以连接到接地节点VSS，传输晶体管PT的输出可以连接到读位线RBL。
通过电路构造，在根据本实施方式的半导体器件12中，存储在SRAM器件中的数据可以通过两个端口（例如，双端口）来存取。首先，写字线WWL、位线BL和互补位线BLb被选择以将数据写入到包括第一反相器INV1和第二反相器INV2的锁存电路，或读取存储在锁存电路中的数据。也就是说，通过写字线WWL、位线BL和互补位线BLb形成的路径可以被用作第一端口。此外，读字线RWL和读位线RBL被选择以读取存储在包括第一反相器INV1和第二反相器INV2的锁存电路中的数据。也就是说，由读字线RWL和读位线RBL形成的路径可以被用作第二端口。
在上述SRAM器件中，由于独立地进行第二端口和第一端口的操作，所以存储在锁存电路中的数据不会受到影响。换句话说，可以独立地执行读取存储在锁存电路中的数据的操作和将数据写入到锁存电路的操作。
接着，参照图23，每个SRAM存储器单元区域（例如，第一SRAM存储器单元区域SMC1）可以包括9个有源鳍F1至F9、5个栅电极G1至G5以及多个接触300、302、304、306、308、310、312、314、316、318、320、322、324和326。
第一至第九有源鳍F1至F9可以设置为在第二方向上（例如，在Y轴方向上）延伸。
第一栅电极G1可以与第一至第三有源鳍F1至F3重叠，并可以在第一方向上（例如，在X轴方向上）延伸。第一下拉晶体管PD1可以形成在第一和第二有源鳍F1和F2与第一栅电极G1的交点处，并且第一上拉晶体管PU1可以形成在第三有源鳍F3和第一栅电极G1的交点处。
第一下拉晶体管PD1的源极可以连接到第二接触302。这里，第二接触302可以连接到接地节点VSS。第一上拉晶体管PU1的源极可以连接到第五接触308。这里，第五接触308可以连接到电源节点VDD。第一下拉晶体管PD1的漏极和第一上拉晶体管PU1的漏极可以连接到第一接触300。也就是说，第一下拉晶体管PD1和第一上拉晶体管PU1可以共享第一接触300。
另外，第一选择晶体管的PS1可以形成在第一和第二有源鳍F1和F2与第二栅电极G2的交点处。第一选择晶体管的PS1的漏极可以连接到第一接触300。也就是说，第一下拉晶体管PD1、第一上拉晶体管PU1和第一选择晶体管PS1可以共用第一接触300。第一选择晶体管PS1的源极可以连接到第四接触306。此外，第四接触306可以连接到位线BL。另外，第二栅电极G2可以连接到第三接触304。第三接触304可以连接到写字线WWL。
这里，第一下拉晶体管PD1和第一选择晶体管PS1可以由两个有源鳍F1和F2形成，并且第一上拉晶体管PU1可以由一个有源鳍F3形成。因此，第一下拉晶体管PD1和第一选择晶体管PS1可以在尺寸上大于第一上拉晶体管PU1。
第六接触310可以通过第三有源鳍F3连接到第一接触300。第六接触310可以连接到第五栅电极G5。第五栅电极G5可以在第一方向上（例如，在X轴方向上）延伸以交叉第四至第九有源鳍F4至F9。
第二上拉晶体管PU2可以形成在第四有源鳍F4与第五栅电极G5的交点处，第二下拉晶体管PD2可以形成在第五和第六有源鳍F5和F6与第五栅电极G5的交点处，驱动晶体管DT可以形成在第七至第九有源鳍F7至F9与第五栅电极G5的交点处。
如上所述，由于第一接触300通过第三有源鳍F3和第六接触310连接到第五栅电极G5，所以第一上拉晶体管PU1、第一下拉晶体管PD1和第一选择晶体管PS1的输出可以被施加到第二上拉晶体管PU2、第二下拉晶体管PD2和驱动晶体管DT的栅极。
第二上拉晶体管PU2的漏极和第二下拉晶体管PD2的漏极可以分别连接到第七接触312和第十四接触326。此外，第七接触312可以连接到第一栅电极G1。因此，第二上拉晶体管PU2的输出和第二下拉晶体管PD2的输出可以被施加到第一上拉晶体管PU1和第一下拉晶体管PD1的栅极。
第二上拉晶体管PU2的源极可以连接到第八接触314。另外，第八接触314可以连接到电源节点VDD。第二下拉晶体管PD2的源极和驱动晶体管DT的源极可以连接到第十三接触324。此外，第十三接触324可以连接到接地节点VSS。
第二选择晶体管PS2可以形成在第五和第六有源鳍F5和F6与第三栅极G3的交点处，传输晶体管PT可以形成在第七至第九有源鳍F7至F9与第四栅极G4的交点处。
第二选择晶体管PS2的源极可以连接到第九接触316。第九接触316可以连接到互补位线BLb。第二选择晶体管PS2的漏极可以连接到第十四接触326。如上所述，第十四接触326通过第四有源鳍F4连接到第七接触312，第二选择晶体管PS2的输出可以被施加到第一上拉晶体管PU1和第一下拉晶体管PD1的栅极。另外，如所示的，第三栅电极G3可以连接到第十接触318。第十接触318可以连接到写字线WWL。换句话说，第十接触318和第四接触306可以彼此电连接。
传输晶体管PT的源极可以连接到第十一接触320。第十一接触320可以连接到读位线RBL。传输晶体管PT的漏极可以连接到驱动晶体管DT的漏极。
第四栅电极G4可以连接到第十二接触322。第十二接触322可以连接到读字线RWL。在本实施方式中，第一SRAM存储器单元区域SMC1和第二SRAM存储器单元区域SMC2可以共享第十二接触322和第十三接触324，但是示例实施方式的方面不限于此。例如，在一些其他的实施方式中，第一SRAM存储器单元区域SMC1和第二SRAM存储器单元区域SMC2可以不共用接触，而是可以通过单独的接触而分别连接到读字线RWL和接地节点VSS。
另外，驱动晶体管DT和传输晶体管PT由三个有源鳍F7至F9形成，第二下拉晶体管PD2和第二选择晶体管PS2由两个有源鳍F5和F6形成，第二上拉晶体管PU2由一个有源鳍F4形成。因此，驱动晶体管DT和传输晶体管PT可以在尺寸上大于第二下拉晶体管PD2和第二选择晶体管PS2，第二下拉晶体管PD2和第二选择晶体管PS2可以在尺寸上大于第二上拉晶体管PU2。换句话说，在本实施方式中，在第一SRAM存储器单元区域SMC1和第二SRAM存储器单元区域SMC2之间的边界处形成的晶体管的尺寸可以大于远离第一SRAM存储器单元区域SMC1和第二SRAM存储器单元区域SMC2之间的边界定位的晶体管的尺寸。
在根据上述实施方式的半导体器件1至10中包括的晶体管中的至少一个可以被应用于图22至图23所示的八个晶体管中的至少一个。
接下来，将参照图24和图25描述根据第十三和第十四实施方式的半导体器件。
图24示出根据第十三实施方式的半导体器件，图25示出根据第十四实施方式的半导体器件。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
首先，参照图24，根据第十三实施方式的半导体器件13可以包括逻辑区域410和SRAM形成区域420。第一晶体管411可以设置在逻辑区域410上，第二晶体管421可以设置在SRAM形成区域420上。
接着，参照图25，根据第十四实施方式的半导体器件14可以包括逻辑区域410，彼此不同的第三和第四晶体管412和422可以设置在逻辑区域410上。另外，尽管没有单独示出，但是彼此不同的第三和第四晶体管412和422也可以设置在SRAM形成区域中。
这里，第一晶体管411可以是根据上述实施方式的半导体元件1至10中的一个，第二晶体管421可以是根据上述实施方式的半导体器件1至12中的另一个。例如，第一晶体管411可以是图1所示的半导体器件1，第二晶体管421可以是图22所示的半导体器件12。
另外，第三晶体管412可以是上述实施方式的半导体元件1至10中的一个，第四晶体管422可以是上述实施方式的半导体元件1至10中的另一个。
在图24中，逻辑区域410和SRAM形成区域420被例举，但是示例实施方式的方面不限于此。例如，示例实施方式也可以应用到逻辑区域410和用于形成其他类型的存储器（例如，DRAM、MRAM、RRAM、PRAM等）的区域。图26是包括根据实施方式的半导体器件的无线通信装置的方框图。
参照图26，无线通信装置900可以是蜂窝电话、智能电话、手机、个人数字助理（PDA）、膝上型计算机、视频游戏单元或其他类型的装置。无线通信装置900可以采用码分多址（CDMA）、时分多址（TDMA）诸如用于移动通信的全球系统（GSM）或其他类型的无线通信标准。
无线通信装置900可以通过接收路径和发送路径来提供双向通信。在接收路径上，由一个或多个基站发送的信号可以通过天线911接收，或者可以提供给接收器（RCVR）913。接收器913可以调整和数字化所接收的信号并可以提供样本到数字部分920以进一步处理。在发送路径上，发送器（TMTR）915可以接收从数字部分920发送的数据，可以处理和调整数据并可以产生调制的信号以通过天线911发送到一个或多个基站。
数字部分920可以由一个或多个数字信号处理器（DSP）、微处理器或精简指令集计算机（RISC）来实现。数字部分920可以制作在一个或多个专用集成电路（ASIC）或其他类型的IC上。
数字部分920可以包括例如各种处理和接口单元，诸如调制解调器处理器934、视频处理器922、应用处理器924、显示处理器928、控制器/多核处理器926、中央处理器930和外部总线接口（EBI）932。
视频处理器922可以对图形应用进行处理。通常，视频处理器922可以包括用于任意一组图形操作的任意数量的处理单元或模块。视频处理器922的特定部分可以通过固件和/或软件来实现。例如，控制器可以通过用于执行上述功能（例如，过程、功能等）的固件和/或软件模块来实现。固件和/或软件代码可以存储在存储器中，或者可以由处理器（例如，多核处理器926）来执行。存储器可以被实现在处理器里面或外部。
视频处理器922可以实现软件界面，诸如开放图形库（OpenGL）或者Direct3D。中央处理器930可以用视频处理器922执行一系列图形处理操作。控制器/多核处理器926（包括至少两个核）可以根据将由控制器/多核处理器926处理的工作负载而将工作负载分配到至少两个核，并可以同时处理相应的工作负载。
在所示的实施方式中，应用处理器924被例示为数字部分920的部件，但是示例实施方式的方面不限于此。在一些实施方式中，数字部分920可以被结合到一个应用处理器924或应用芯片中。
调制解调器处理器934可以执行在接收器913、发送器915以及数字部分920之间的数据传输期间所需的操作。显示处理器928可以执行用于驱动显示器910所需的操作。
根据上述实施方式的半导体器件1至14可以被用作在执行处理器922、924、926、928、930和934的操作中使用的高速缓冲存储器或缓冲存储器。
接着，将参照图27描述包括根据一些实施方式的半导体器件的计算系统。
图27是包括根据实施方式的半导体器件的计算系统的方框图。
参照图27，计算系统1000可以包括中央处理器（CPU）1002、系统存储器1004、图形系统1010以及显示器1006。
CPU1002可以执行用于驱动计算系统1000所需的操作。系统存储器1004可以被配置来存储数据。系统存储器1004可以存储由CPU1002处理的数据。系统存储器1004可以用作CPU1002的工作存储器。系统存储器1004可以包括一个或多个易失性存储器器件（诸如双数据速率同步动态随机存取存储器（DDR SDRAM）或单数据速率同步动态随机存取存储器（SDRSDRAM）和/或一个或多个非易失性存储器器件（诸如电可擦除可编程ROM（EEPROM）或闪速存储器）。
根据上述实施方式的半导体器件1至14中的一个可以被用作系统存储器1004的部件。
图形系统1010可以包括图形处理单元（GPU）1011、图形存储器1012、显示器控制器1013、图形接口1014以及图形存储器控制器1015。
GPU1011可以执行计算系统1000所需的的图形操作。具体地，GPU1011可以安装包括一个或多个顶点的图元（primitive），并可以使用安装的图元进行渲染。
图形存储器1012可以存储由GPU1011处理的图形数据，或者可以存储提供到GPU1011的数据。可选地，图形存储器1012可以用作GPU1011的工作存储器。根据上述实施方式的半导体器件1至6中的一个可以被用作图形存储器1012的部件。
显示器控制器1013可以控制显示器1006以显示所渲染的图像帧。
图形接口1014可以在CPU1002和GPU1011之间作为接口，图形存储器控制器1015可以提供系统存储器1004和GPU1011之间的存储器访问。
尽管没有在图27中示出，但是计算系统1000可以包括诸如按钮、触摸屏、麦克风等的至少一个输入装置和/或诸如扬声器等的至少一个输出装置。计算系统1000还可以包括用于以有线或无线的方式与外部装置交换数据的接口装置。接口装置可以包括天线或有线/无线收发器等。
根据实施方式，计算系统1000可以是任意的计算系统，诸如移动电话、智能电话、个人数字助理（PDA）、台式计算机、笔记本计算机、平板PC等。
接下来，将参照图28描述包括根据实施方式的半导体器件的电子系统。
图28是包括根据实施方式的半导体器件的电子系统的方框图。
参照图28，电子系统1100可以包括控制器1110、输入/输出器件（I/O）1120、存储器器件1130、接口1140和总线1150。控制器1110、I/O1120、存储器器件1130和/或接口1140可以通过总线1150连接到彼此。总线1150对应于数据通过其移动的路径。
控制器1110可以包括微处理器、数字信号处理器、微控制器以及能够执行与这些元件的功能类似的功能的逻辑元件中的至少一个。I/O1120可以包括键区、键盘、显示器件等。存储器器件1130可以存储数据和/或指令。接口1140可以执行发送数据到通信网络或从通信网络接收数据的功能。接口1140可以是有线的或无线的。例如，接口1140可以包括天线或有线/无线收发器等。
尽管没有示出，但是电子系统1100还可以包括高速DRAM和/或SRAM作为工作存储器，用于改善控制器1110的操作。这里，作为工作存储器，根据一些实施方式的半导体器件1至6中的一个可以被采用。此外，根据一些实施方式的半导体器件1至14中的一个可以被提供在存储器器件1130中，或者可以被提供于控制器1110或I/O1120的一些部件中。
电子系统1100可以被应用于个人数字助理（PDA）、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡、或者能够在无线环境中发送和/或接收信息的任何类型的电子装置。
图29至图31示出根据一些实施方式的半导体器件能够被应用到其的示例半导体系统。
图29示出其中根据实施方式的半导体器件被应用到平板PC1200的示例，图30示出其中根据实施方式的半导体器件被应用到笔记本计算机1300的示例，图31示出其中根据实施方式的半导体器件被应用到智能电话1400的示例。根据一些实施方式的半导体器件1至14中的至少一个可以被用于平板PC、笔记本计算机、智能电话等。
对于本领域技术人员显然的，根据一些实施方式的半导体器件还可以应用到这里没有示出的其他IC装置。
也就是说，在所示的实施方式中，仅平板PC1200、笔记本计算机1300和智能手机1400被例示为根据本实施方式的半导体系统，但是不限于此。
在一些实施方式中，半导体系统可以被实现为计算机、超级移动个人计算机（UMPC）、工作站、网络书（net-book）、个人数字助理（PDA）、便携式计算机、无线电话、移动电话、电子书、便携式多媒体播放器（PMP）、便携式游戏机、导航装置、黑匣子（black box）、数字相机、3维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器等。
接下来，将参照图32至图34描述根据一些实施方式的制造半导体器件的方法。
图32至图34示出根据一些实施方式的制造半导体器件的方法中的中间工艺步骤。
首先，参照图32，栅极绝缘层40和栅电极50顺序地形成在有源鳍F上。接着，蚀刻停止层80形成在第二晶体管TR2的栅电极50的一侧，在该处将形成延伸的杂质区。在一些实施方式中，在栅电极50的两侧的间隔物60可以与蚀刻停止层80同时形成。因此，在间隔物60由例如氮化物层形成时，蚀刻阻挡层80也可以由氮化物层形成。
接着，沟槽19通过利用形成的间隔物60、栅电极50和蚀刻停止层80作为掩模蚀刻有源鳍F而形成。因此，如图32所示，沟槽19可以形成在栅电极50附近或者蚀刻停止层80附近。
接着，外延层20利用例如外延生长工艺形成在沟槽19中。因此，外延层20可以填充沟槽19的内部，并可以被形成足够长的时间。这里，外延层20的顶表面变得高于栅电极50的底表面。另外，外延层20可以不形成在其中形成间隔物60、栅电极50和蚀刻停止层80的区域处。
接着，参照图33，利用栅电极50和蚀刻停止层80作为掩模，对有源鳍F执行杂质扩散工艺。在一些实施方式中，杂质扩散工艺可以包括图33所示的第一扩散工艺和图34A所示的第二扩散工艺。
首先，杂质通过图33所示的第一扩散工艺扩散到外延层20中。这里，杂质不扩散到具有蚀刻停止层80的有源鳍F中。在一些实施方式中，第一扩散工艺可以包括以第一能量将离子注入有源鳍F中的离子注入工艺，但是示例实施方式的方面不限于此。
接着，参照图34A，在形成暴露蚀刻停止层80的掩模MS之后，杂质通过第二扩散工艺扩散到有源鳍F中。这里，杂质可以深扩散到有源鳍F中，如图34所示。在一些实施方式中，第二扩散工艺可以包括以大于在第一扩散工艺中使用的第一能量的第二能量将离子注入有源鳍F中的离子注入工艺，但是示例实施方式的方面不限于此。
此后，如图34B所示，去除掩模MS，并形成层间电介质层（ILD）340。ILD340被蚀刻以形成暴露第一杂质区42和第二杂质区44的远端的接触孔。接触（或接触插塞）70和90分别形成在接触孔中，并分别电连接到第一和第二杂质区42和44。因此，制造了图2A所示的半导体器件1。将理解，仅是为了便于描述，图2A和示例实施方式的其他附图没有示出ILD层。另外，图6所示的半导体器件2可以通过在图34A所示的工艺之后且在图34B所示的工艺之前去除蚀刻停止层80来制造。
接下来，将参照图35A至图35B描述根据一些其他实施方式的制造半导体器件的方法。
图35A示出根据一些其他实施方式的制造半导体器件的方法中的中间工艺步骤。
参照图35A，在根据实施方式的制造半导体器件的方法中，当栅电极50形成在有源鳍F上时，虚设栅电极52也形成。接着，蚀刻停止层80形成在虚设栅电极52和有源鳍F上。具体地，如图35A所示，蚀刻停止层80形成为使得蚀刻停止层80的端部设置在虚设栅电极52的中心处。
如在前述实施方式中一样，在形成沟槽19并在沟槽19中形成外延层20之后，执行杂质扩散工艺。然后，对有源鳍F的将蚀刻停止层80从其去除的表面再次执行杂质扩散工艺。然后，形成图8所示的杂质区42和44。去除掩模MS并形成ILD350。ILD350被蚀刻以形成暴露第一杂质区42、第二子杂质区44b、第一子杂质区44a（在第二杂质区44的近端部）和第二杂质区44的远端部的接触孔。接触（或接触插塞）70、352、354和90分别形成在接触孔中。接触70、352、354和90分别电连接到第一杂质区42、第二子杂质区44b、第一子杂质区44a和第二杂质区的远端部。配线356也形成在ILD350上电连接接触352和354。如将理解的，接触352和354以及配线356形成连接线92。连接线92将第一子杂质区44a电连接到第二子杂质区44b，从而制造图8所示的半导体器件3。
接下来，将参照图36描述根据一些其他实施方式的制造半导体器件的方法。
图36示出根据一些其他实施方式的制造半导体器件的方法中的中间工艺步骤。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
参照图36，在根据实施方式的制造半导体器件的方法中，当栅电极50形成在有源鳍F上时，第一和第二虚设栅电极52和54被形成。接着，蚀刻停止层80设置在第二虚设栅电极54上，而不设置在第一虚设栅电极52上。具体地，如图36所示，蚀刻停止层80形成为使得蚀刻停止层80的端部设置在第一虚设栅电极52和第二虚设栅电极54之间。
此外，以与上述实施方式中相同的方式，形成沟槽19并且在沟槽19中形成外延层20，接着执行杂质扩散工艺。然后，对有源鳍F的将蚀刻停止层80从其去除的表面再次执行杂质扩散工艺，然后，形成图11所示的杂质区42和44。此后，形成ILD层、接触和将第一子杂质区44a电连接到第二子杂质区44b的连接线，从而制造图11所示的半导体器件4。
另外，如上所述，如果蚀刻停止层80的一部分在去除蚀刻停止层80时由于掩模的未对准而被损坏，则制造具有与图12所示的半导体器件5相同的形状的半导体器件。
接下来，将参照图37描述根据一些其他实施方式的制造半导体器件的方法。
图37示出根据一些其他实施方式的制造半导体器件的方法中的中间工艺步骤。下面的描述将集中在本实施方式和前述实施方式之间的差异上。
如图37所示，当蚀刻停止层80在蚀刻停止层（图36的80）的端部设置在第一和第二虚设栅电极52和54之间的状态下被去除时，由于掩模的未对准，蚀刻停止层80的一部分可以保留而没有被去除。剩余的蚀刻停止层80可以遮蔽有源鳍F的表面而没有被暴露，使得图13所示的杂质区可以形成在具有形成在其上的蚀刻停止层80的有源鳍F中。换句话说，彼此分离的虚设杂质区48a和48b可以形成在第一虚设晶体管DTR1和第二虚设晶体管DTR2之间。
虽然已经参照其示范性实施方式具体地示出和描述了示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化而不背离本发明的精神和范围，本发明的范围由权利要求书限定。因此，期望的是，给出的实施方式在所有的方面被视为说明性的而非限制性的，应当参照权利要求书而不是以上的描述来指示本发明的范围。
本申请要求于2013年4月10日提交的美国专利申请No.61/810348以及于2013年7月8日在韩国知识产权局提交的韩国专利申请No.10-2013-0079824的优先权，它们每个的内容通过引用整体结合于此。

Claims (26)

1.一种半导体器件，包括：
至少一个有源鳍，从衬底突出；
第一栅电极，交叉所述有源鳍；
第一杂质区，形成在位于所述第一栅电极的第一侧的所述有源鳍上，所述第一杂质区的至少一部分形成在所述有源鳍上的第一外延层部分中；以及
第二杂质区，形成在位于所述第一栅电极的第二侧的所述有源鳍上，所述第二杂质区在所述有源鳍的纵向方向上具有比所述第一杂质区大的宽度，所述第二杂质区包括第一部分和第二部分，所述第一部分形成在第二外延层部分中，所述第二部分没有形成在外延层中，
其中所述第一部分的上表面和所述第二部分的上表面共面。
2.根据权利要求1所述的半导体器件，其中所述第二杂质区具有与所述有源鳍的被所述栅电极交叉的部分的顶表面处于相同高度的顶表面。
3.根据权利要求1所述的半导体器件，还包括：
第一接触，电连接到所述第一杂质区；以及
第二接触，电连接到所述第二杂质区的相对于所述第一栅电极的远端部。
4.根据权利要求2所述的半导体器件，其中所述第一杂质区的顶表面高于所述有源鳍的被所述栅电极交叉的所述部分的顶表面。
5.根据权利要求1所述的半导体器件，还包括：
第二栅电极，交叉所述有源鳍；
第三杂质区，形成在位于所述第二栅电极的第一侧的所述有源鳍上；以及其中
所述第一杂质区形成在位于所述第二栅电极的第二侧的所述有源鳍上。
6.根据权利要求1所述的半导体器件，还包括：
第二栅电极，交叉所述有源鳍；
第三杂质区，形成在位于所述第二栅电极的第一侧和所述第一栅电极的所述第二侧的所述有源鳍上；以及其中
所述第二杂质区形成在位于所述第二栅电极的第二侧的所述有源鳍上。
7.根据权利要求6所述的半导体器件，还包括：
导体，电连接所述第二杂质区和所述第三杂质区。
8.根据权利要求1所述的半导体器件，其中所述第一部分是所述第二杂质区的相对于所述第一栅电极的远端部。
9.根据权利要求8所述的半导体器件，还包括：
第一接触，电连接到所述第一杂质区；以及
第二接触，电连接到所述第二杂质区的所述第一部分。
10.根据权利要求8所述的半导体器件，其中所述第一部分的顶表面高于被所述第一栅电极交叉的所述有源鳍的顶表面。
11.根据权利要求10所述的半导体器件，其中所述第一杂质区的顶表面高于被所述第一栅电极交叉的所述有源鳍的顶表面。
12.根据权利要求8所述的半导体器件，其中所述第一杂质区的顶表面和所述第一部分的顶表面处于相同的高度。
13.根据权利要求8所述的半导体器件，其中所述第二杂质区包括第三部分，所述第三部分处于所述第二杂质区相对于所述第一栅电极的近端部，所述第三部分形成在所述有源鳍上的第三外延层部分中。
14.根据权利要求13所述的半导体器件，其中所述第一部分的顶表面和所述第三部分的顶表面处于相同的高度。
15.根据权利要求13所述的半导体器件，其中所述第一部分的顶表面高于被所述第一栅电极交叉的所述有源鳍的顶表面，所述第三部分的顶表面高于被所述第一栅电极交叉的所述有源鳍的顶表面。
16.根据权利要求8所述的半导体器件，还包括：
蚀刻停止层，形成在所述第二部分上。
17.根据权利要求8所述的半导体器件，其中所述第一部分的顶表面处于与被所述第一栅电极交叉的所述有源鳍的顶表面相同的高度。
18.根据权利要求8所述的半导体器件，还包括：
第二栅电极，交叉所述有源鳍；
第三杂质区，形成在位于所述第二栅电极的第一侧的所述有源鳍上；以及其中
所述第一杂质区形成在位于所述第二栅电极的第二侧的所述有源鳍上。
19.根据权利要求8所述的半导体器件，还包括：
第二栅电极，交叉所述有源鳍；
第三杂质区，形成在位于所述第二栅电极的第一侧和所述第一栅电极的第二侧的所述有源鳍上；以及其中
所述第二杂质区形成在位于所述第二栅电极的第二侧的所述有源鳍上。
20.根据权利要求19所述的半导体器件，还包括：
导体，电连接所述第二杂质区和所述第三杂质区。
21.根据权利要求1所述的半导体器件，其中所述第一部分是所述第二杂质区相对于所述第一栅电极的近端部。
22.根据权利要求21所述的半导体器件，其中所述第一部分的顶表面高于被所述第一栅电极交叉的所述有源鳍的顶表面。
23.根据权利要求22所述的半导体器件，其中所述第一部分的顶表面和所述第一杂质区的顶表面具有相同的高度。
24.一种制造半导体器件的方法，包括：
形成第一栅电极，所述第一栅电极交叉从衬底突出的有源鳍，所述第一栅电极具有第一侧和第二侧；
在位于所述第一栅电极的所述第二侧的所述有源鳍上形成蚀刻停止层；
利用所述第一栅电极和所述蚀刻停止层作为掩模来蚀刻所述有源鳍以在位于所述第一栅电极的所述第一侧的所述有源鳍中形成第一沟槽；
在所述有源鳍上形成外延层，使得第一外延层部分填充所述第一沟槽；
进行掺杂操作以在所述第一外延层部分的一部分中形成第一杂质区以及在位于所述第一栅电极的第二侧的所述有源鳍中形成第二杂质区。
25.根据权利要求24所述的方法，还包括：
在所述衬底上方形成绝缘层；
在所述绝缘层中形成第一和第二接触孔，所述第一接触孔暴露所述第一杂质区的一部分，所述第二接触孔暴露所述第二杂质区的一部分；以及
在所述第一和第二接触孔中分别形成第一和第二接触，使得所述第一接触电连接到所述第一杂质区，所述第二杂质区电连接到所述第二杂质区。
26.根据权利要求24所述的方法，其中
所述蚀刻停止层暴露位于所述第一栅电极的第二侧的所述有源鳍的第一部分；
所述蚀刻有源鳍在所述第一部分中形成第二沟槽；
所述形成外延层在所述第二沟槽中形成第二外延层部分；以及
所述进行掺杂操作在所述第二外延层部分中形成所述第二杂质区的部分。
CN201410143763.1A 2013-04-10 2014-04-10 半导体器件及其制造方法 Active CN104103689B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361810348P 2013-04-10 2013-04-10
US61/810,348 2013-04-10
KR10-2013-0079824 2013-07-08
KR1020130079824A KR102002453B1 (ko) 2013-04-10 2013-07-08 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN104103689A CN104103689A (zh) 2014-10-15
CN104103689B true CN104103689B (zh) 2018-12-04

Family

ID=51671672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410143763.1A Active CN104103689B (zh) 2013-04-10 2014-04-10 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US9620502B2 (zh)
CN (1) CN104103689B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195230B1 (ko) * 2014-06-03 2020-12-24 삼성전자주식회사 정전기 보호 소자
US9412742B2 (en) * 2014-06-10 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for manufacturing a memory cell
KR102202753B1 (ko) * 2014-08-11 2021-01-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6333672B2 (ja) * 2014-08-28 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
KR102287398B1 (ko) * 2015-01-14 2021-08-06 삼성전자주식회사 반도체 장치
JP2016139711A (ja) 2015-01-28 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102352153B1 (ko) * 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102258112B1 (ko) 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102316119B1 (ko) * 2015-04-02 2021-10-21 삼성전자주식회사 반도체 장치
CN111599812B (zh) * 2015-04-30 2023-07-04 联华电子股份有限公司 静态随机存取存储器
KR102366976B1 (ko) * 2015-05-04 2022-02-24 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
US20180012891A1 (en) 2015-06-24 2018-01-11 Renesas Electronics Corporation Semiconductor device
CN106571359B (zh) 2015-10-10 2019-08-27 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其形成方法
KR20170059364A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9929135B2 (en) * 2016-03-07 2018-03-27 Micron Technology, Inc. Apparatuses and methods for semiconductor circuit layout
US9978751B2 (en) * 2016-05-20 2018-05-22 Mediatek Inc. Semiconductor structure
CN107799514B (zh) * 2016-08-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
DE102016118921B4 (de) 2016-09-12 2020-08-06 Taiwan Semiconductor Manufacturing Co. Ltd. Verbesserte ESD-Vorrichtung
TWI694580B (zh) * 2016-11-18 2020-05-21 聯華電子股份有限公司 電晶體堆疊結構
US10319832B2 (en) 2017-04-28 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
KR102336784B1 (ko) * 2017-06-09 2021-12-07 삼성전자주식회사 반도체 장치
CN109390342A (zh) * 2017-08-02 2019-02-26 中芯国际集成电路制造(上海)有限公司 Sram存储器及其形成方法
US10157987B1 (en) * 2017-08-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based strap cell structure
CN110610924B (zh) * 2018-06-15 2021-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、半导体结构
US10930731B2 (en) * 2018-10-19 2021-02-23 Mediatek Singapore Pte. Ltd. Integrated circuit device
EP3675167B1 (en) 2018-12-28 2021-06-09 IMEC vzw A semiconductor device and a method for forming a semiconductor device
US11133321B2 (en) * 2019-09-26 2021-09-28 Nanya Technology Corporation Semiconductor device and method of fabricating the same
CN111445830B (zh) * 2020-04-23 2021-09-03 深圳市华星光电半导体显示技术有限公司 驱动电路及显示装置
US11943939B2 (en) * 2021-01-04 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
CN114725109A (zh) * 2021-01-06 2022-07-08 联华电子股份有限公司 静态随机存取存储器的布局图案及其形成方法
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937180A (zh) * 2005-09-23 2007-03-28 三星电子株式会社 富硅氧化物的制造方法及半导体器件的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577565B1 (ko) * 2004-02-23 2006-05-08 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
US7446350B2 (en) * 2005-05-10 2008-11-04 International Business Machine Corporation Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer
DE102005039365B4 (de) 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US7709312B2 (en) * 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
US7687859B2 (en) 2007-09-07 2010-03-30 Infineon Technologies Ag Electronic circuit and method of manufacturing an electronic circuit
US7888775B2 (en) * 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth
EP2117045A1 (en) 2008-05-09 2009-11-11 Imec Design Methodology for MuGFET ESD Protection Devices
US7700449B2 (en) 2008-06-20 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming ESD diodes and BJTs using FinFET compatible processes
US8455947B2 (en) 2009-02-18 2013-06-04 Infineon Technologies Ag Device and method for coupling first and second device portions
US8331068B2 (en) 2009-02-19 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for FinFETs
JP6199292B2 (ja) * 2011-09-23 2017-09-20 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
US8551841B2 (en) * 2012-01-06 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. IO ESD device and methods for forming the same
US8928086B2 (en) * 2013-01-09 2015-01-06 International Business Machines Corporation Strained finFET with an electrically isolated channel
US9263342B2 (en) * 2012-03-02 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a strained region
US9087719B2 (en) * 2012-09-28 2015-07-21 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937180A (zh) * 2005-09-23 2007-03-28 三星电子株式会社 富硅氧化物的制造方法及半导体器件的制造方法

Also Published As

Publication number Publication date
US20140306296A1 (en) 2014-10-16
US9620502B2 (en) 2017-04-11
US20170170075A1 (en) 2017-06-15
US10020231B2 (en) 2018-07-10
CN104103689A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN104103689B (zh) 半导体器件及其制造方法
CN104241287B (zh) 半导体装置
US10128246B2 (en) Semiconductor devices including an isolation layer on a fin and methods of forming semiconductor devices including an isolation layer on a fin
US9306070B2 (en) Semiconductor device and method of fabricating the same
JP6420079B2 (ja) 半導体装置及びその製造方法
TWI624061B (zh) 半導體裝置及其製造方法
US9536881B2 (en) Semiconductor devices having fin shaped channels
US9923058B2 (en) Semiconductor device having a fin
CN112420842B (zh) 包括具有裙部区域的栅极结构的半导体器件
CN103839945B (zh) 半导体器件和sram器件
US9754887B2 (en) Semiconductor devices
US20150214340A1 (en) Methods of forming semiconductor devices, including forming a semiconductor material on a fin, and related semiconductor devices
US9466703B2 (en) Method for fabricating semiconductor device
CN106783856B (zh) 半导体器件
CN105990444A (zh) 包括有源鳍的半导体器件
KR102083774B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant