CN104102058A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明提供一种阵列基板、显示面板及显示装置，该阵列基板包括相对的第一边缘和第二边缘，所述阵列基板上形成有相互交叉设置的栅线和数据线，沿栅线的长度方向，相互交叉的栅线和数据线形成为多个依次排列的像素单元，其中第一像素单元中栅极与源极的相对面积大于第二像素单元中栅极与源极的相对面积，第一像素单元与所述第一边缘之间的距离大于所述第二像素单元与所述第一边缘之间的距离。本发明所述阵列基板能够解决现有技术阵列基板上由于栅线一端接收信号具有延迟，造成显示面板发生残像的问题。

Description

阵列基板、显示面板及显示装置

技术领域

本发明涉及液晶显示技术领域，尤其是指一种阵列基板、显示面板及显示装置。

背景技术

图1为现有技术液晶显示器的阵列基板的结构示意图。所述阵列基板包括多个平行排列的栅线1和多个平行排列的数据线2，且栅线1与数据线2相交叉，相互交叉所构成区域形成为像素单元，每一像素单元中设置有像素电极。另外，每一栅线1均与扫描驱动芯片3连接，通过扫描驱动芯片3向栅线1输入控制信号；每一数据线2均与数据驱动芯片4连接，通过数据驱动芯片4向数据线2输入控制信号。

通常所述扫描驱动芯片3设置于阵列基板的一侧，对于大尺寸液晶面板来说，当扫描驱动芯片3向每一栅线1输入控制信号时，由于栅线1的一端接近扫描驱动芯片3，而另一端向远离扫描驱动芯片3的方向延伸，且两端的距离较远，则栅线1远离扫描驱动芯片3一端所获得信号较靠近扫描驱动芯片3一端具有延迟(RC Delay)。

如图2为像素单元的等效电路的电路结构示意图，图3为输入控制信号的时序图，本领域技术人员能够了解图2与图3中的电路的原理与结构，在此不对该两个图的含义进行详细说明。根据图2和图3，在栅极所输入信号从高电压变为低电压时，由于Cgs(TFT中栅极与源极的寄生电容)的存在，产生ΔVp，为使像素电极的正负电压对称，需要将公共电极的电压V_com设定为:

$\frac{V^{+}+V^{-}}{2}-{\mathrm{\ΔV}}_p$

通过上述的公式来保证像素电极的正负电压的对称，然而由于栅线1远离扫描驱动芯片3一端所获得信号较靠近扫描驱动芯片3一端具有延迟，这将导致栅线1上靠近扫描驱动芯片3一端处的像素单元和远离扫描驱动芯片3一端处的像素单元的ΔVp电压不同，如图4的对比图所示。单一的V_com设定值无法对应不同的ΔVp，从靠近扫描驱动芯片3的像素单元到远离扫描驱动芯片3的像素单元，ΔVp逐渐变小，造成像素电极的正负极性电压不对称的情况，如图5所示，产生DC stress(直流偏压)，如图6所示，液晶分子受到直流偏压残留影响，不能偏转至正常状态，导致如图7所示的残像发生，影响显示效果。

发明内容

本发明技术方案的目的是提供一种阵列基板、显示面板及显示装置，解决现有技术阵列基板上由于栅线一端接收信号具有延迟，造成显示面板发生残像的问题。

本发明提供一种阵列基板，包括相对的第一边缘和第二边缘，所述阵列基板上形成有相互交叉设置的栅线和数据线，沿栅线的长度方向，相互交叉的栅线和数据线形成为多个依次排列的像素单元，其中第一像素单元中栅极与源极的相对面积大于第二像素单元中栅极与源极的相对面积，其中第一像素单元与所述第一边缘之间的距离大于所述第二像素单元与所述第一边缘之间的距离。

优选地，上述所述的阵列基板，所述像素单元沿栅线的长度方向形成依次排列的多个像素单元组，每个像素单元组包括至少两个像素单元；每一像素单元组中，栅极与源极的相对面积相同，其中所述第一像素单元位于第一像素单元组中，所述第二像素单元位于第二像素单元组中。

优选地，上述所述的阵列基板，所述第一像素单元组的其中一边缘与所述第一边缘重合，所述第二像素单元组的其中一边缘与所述第二边缘重合，沿栅线的长度方向，从所述第二像素单元组到所述第一像素单元组的各个像素单元组中，栅极与源极的相对面积依次增大。

优选地，上述所述的阵列基板，多个所述像素单元形成为与栅线相垂直的多列像素单元，位于同一列的像素单元，栅极与源极的相对面积相同。

优选地，上述所述的阵列基板，所述第一像素单元和所述第二像素单元中的栅极的尺寸相同，而所述第一像素单元中源极的尺寸大于所述第二像素单元中源极的尺寸。

优选地，上述所述的阵列基板，所述像素单元组包括第三像素单元组，其中所述第三像素单元组中的像素单元的数量与其他像素单元组的像素单元的数量不同。

本发明还提供一种显示面板，包括如上任一项所述的阵列基板。

本发明还提供一种显示装置，包括如上所述的显示面板。

本发明具体实施例上述技术方案中的至少一个具有以下有益效果：

本发明实施例所述阵列基板上像素单元中栅极与源极的相对面积不同，远离第一边缘的第一像素单元中栅极与源极的相对面积，大于较接近第一边缘的第二像素单元中栅极与源极的相对面积，能够对ΔVp进行补偿，使各栅线上距离扫描驱动芯片远近不同的像素单元的ΔVp大小达到均匀，避免残像的发生。

附图说明

图1表示通常阵列基板的结构示意图；

图2表示像素单元的等效电路结构图；

图3表示像素单元所输入控制信号的时序图；

图4表示现有技术栅线近端的像素电极和栅线远端的像素电极的ΔVp对比图；

图5表示产生偏流电压的时序图；

图6表示液晶分子在受到直流偏压残留影响下的状态示意图；

图7表示发生残像时的对比图；

图8表示通常阵列基板的各像素单元中薄膜晶体管结构的截面示意图；

图9表示薄膜晶体管结构的平面结构示意图；

图10表示本发明第一实施例所述阵列基板中，薄膜晶体管结构的平面结构示意图；

图11表示本发明第二实施例所述阵列基板中，薄膜晶体管结构的平面结构示意图；

图12表示采用本发明所述阵列基板的结构与现有技术阵列基板的结构所获得C_gs的对比图；

图13表示采用本发明所述阵列基板的结构与现有技术阵列基板的结构所获得ΔVp的对比图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。

本发明具体实施例所述阵列基板，包括相对的第一边缘和第二边缘，所述阵列基板上形成有相互交叉设置的栅线和数据线，沿栅线的长度方向，相互交叉的栅线和数据线形成为多个依次排列的像素单元，其中第一像素单元中栅极与源极的相对面积大于第二像素单元中栅极与源极的相对面积，第一像素单元与所述第一边缘之间的距离大于所述第二像素单元与所述第一边缘之间的距离。

相较于现有技术阵列基板中，各像素单元中栅极与源极的相对面积均相同，使靠近扫描驱动芯片的像素单元到远离扫描驱动芯片的像素单元，ΔVp逐渐变小的结构，本发明实施例所述阵列基板上像素单元中栅极与源极的相对面积不同，使远离第一边缘的第一像素单元中栅极与源极的相对面积，大于较接近第一边缘的第二像素单元中栅极与源极的相对面积，也即使C_gs1大于C_gs2,其中C_gs1为第一像素单元中源极与栅极交叠所形成的电容，C_gs2为第二像素单元中源极与栅极交叠所形成的电容，这样当将用于向栅线输入控制信号的扫描驱动芯片设置于第一边缘处时，相较于现有技术第一像素单元上的ΔVp₁小于第二像素单元上的ΔVp₂的结果，通过使C_gs1大于C_gs2，对ΔVp进行补偿，使各栅线上距离扫描驱动芯片远近不同的像素单元的ΔVp大小达到均匀，避免残像的发生。

图8为阵列基板的像素单元中薄膜晶体管结构的截面结构示意图，图9为薄膜晶体管结构的平面结构示意图。参阅图8和图9，并结合图1的阵列基板的平面结构示意图，每一像素单元中的薄膜晶体管包括玻璃基板10及依次形成于玻璃基板10之上的栅极11、栅绝缘层12、有源层13、欧姆接触层14、源漏极15(包括相对的源极151和漏极152)和钝化层16，栅极11与栅线1连接，漏极152与数据线2连接。其中源极151和漏极152分别与栅极11具有相正对的部分，也即栅极11与源极151之间存在C_gs，结合图2和图3，以栅极信号没有延迟的情况举例，ΔVp与C_gs之间存在如下的对应关系式：

$\mathrm{\ΔVp}=\frac{C_{\mathrm{gs}}}{C_{\mathrm{st}}+C_{\mathrm{lc}}+C_{\mathrm{gs}}}\×(V_{\mathrm{gh}}-C_{\mathrm{gl}})$

其中:C_st为存储电容，C_lc为液晶电容，C_gs为TFT中栅极与源极的寄生电容，V_gh为栅极信号高电压，C_gl为栅极信号低电压。

根据以上的公式，ΔVp的大小与C_gs的大小有关，由于靠近扫描驱动芯片3一端像素单元的ΔVp大于远离扫描驱动芯片3一端像素单元的ΔVp，因此当使靠近扫描驱动芯片3一端像素单元的C_gs小于远离扫描驱动芯片3一端像素单元的C_gs时，即能够补偿由于栅极上接收信号延迟带来的ΔVp不均匀的现象。

图10为本发明第一实施例所述阵列基板中，栅极11与源极151、漏极152之间关系的平面结构示意图。参阅图10所示，并结合图1，阵列基板包括相对的第一边缘5和第二边缘6，且阵列基板上形成相互交叉的栅线1和数据线2，沿栅线1的长度方向，相互交叉的栅线1和数据线2形成多个依次排列的像素单元，例如图10所示的像素单元A至G。第一实施例中，距离阵列基板的第一边缘5不同的像素单元A与像素单元G，其中栅极与源极的相对面积不同，像素单元G(第一像素单元)相较于像素单元A(第二像素单元)较远离第一边缘5，则像素单元G中栅极11与源极151的相对面积大于像素单元A中栅极11与源极151的相对面积。

最佳地，采用本发明第一实施例所述阵列基板，从阵列基板的第一边缘5至第二边缘6，沿栅线1的长度方向，各像素单元中栅极11与源极151的相对面积依次增大，也即从图1和图10所示的像素单元A至像素单元G，栅极11与源极151的相对面积依次增大，使C_gs依次增大。

此外，具体地，多个所述像素单元形成为与栅线1相垂直的多列像素单元，最佳地，本实施例中，位于同一列的像素单元，栅极11与源极151的相对面积相同。

进一步，上述使像素单元A至像素单元G中，栅极11与源极151的相对面积依次增大的方式，具体可以为：各像素单元中栅极的尺寸相同，通过改变源极的尺寸，以改变与栅极相对部分的面积大小；如，使像素单元A至像素单元G中各栅极的尺寸相同，使像素单元A至像素单元G中源极的尺寸依次增大，如图10所示，像素单元A至像素单元G中源极的宽度依次增大，这样从像素单元A至像素单元G，C_gs依次增大。

本领域技术人员可以理解，除采用上述使栅极11与源极151的相对面积依次增大的方式外，也可以使各像素单元中栅极、源极的尺寸分别增大的方式，只要保证栅极与源极的相对面积依次增大即可。

通过上述结构，整个阵列基板上的ΔVp具有良好的均一性，从而避免残像的发生。

本发明还提供第二实施例的阵列基板，与第一实施例相同，结合图1，阵列基板包括相对的第一边缘5和第二边缘6，阵列基板1上形成相互交叉的栅线1和数据线2，沿栅线1的长度方向，相互交叉的栅线1和数据线2形成多个依次排列的像素单元。

具体地，如图11所示，阵列基板的各像素单元沿栅线1的长度方向形成依次排列的多个像素单元组a至g，每个像素单元组中包括至少一个像素单元，每个像素单元组中栅极与源极的相对面积相同，其中第一像素单元组中各像素单元(第一像素单元)的栅极与源极的相对面积大于第二像素单元组中各像素单元(第二像素单元)的栅极与源极的相对面积。

最佳地，所述第一像素单元组的其中一边缘与所述第一边缘重合，所述第二像素单元组的其中一边缘与所述第二边缘重合，沿栅线的长度方向，从所述第二像素单元组到所述第一像素单元组的各个像素单元组中，栅极与源极的相对面积依次增大；也即如图11所示，从阵列基板的第一边缘5至第二边缘6，沿栅线1的长度方向，从像素单元组a至像素单元组g，各像素单元组中的栅极与源极的相对面积依次增大。

上述各像素单元组中所包括的像素单元的个数可以相同也可以不同。当每一像素单元组中均只包括一个像素单元时，则本发明第二实施例所述阵列基板的结构与第一实施例所述阵列基板的结构相同。当各像素单元组中所包括的像素单元的个数不同时，则至少有一个像素单元组(第三像素单元组)中的像素单元的数量与其他像素单元组的像素单元的数量不同。

以第一实施例为例，采用本发明所述阵列基板的结构与现有技术阵列基板的结构所获得C_gs结果和ΔVp结果对比，如图12和图13所示，根据图12和图13可以获知，相较于传统阵列基板，从像素单元A至像素单元G，各像素单元的C_gs相同，但相对应各像素单元的ΔVp会依次降低，而采用本发明所述阵列基板的结构，从像素单元A至像素单元G，C_gs依次增大，对ΔVp进行补偿，相对应各像素单元的ΔVp达到基本统一一致，具有良好的均一性，从而避免残像的发生。

如下表为采用本发明第一实施例所述阵列基板结构与现有技术阵列基板结构各参数的对比表：

根据上表，并结合图13，显而易见地，现有技术像素单元的ΔVp最大值与最小值的偏差为0.029V；而用本发明技术方案，像素单元的ΔVp最大值与最小值的偏差为0.004V，较现有技术大幅度减小。因此各像素单元的ΔVp达到基本均匀一致，能够避免残像的发生。

本发明另一方面还提供一种具有上述阵列基板的显示面板及显示装置，本领域技术人员应该能够了解采用本发明所述阵列基板的显示面板和显示装置的结构，在此不再详细描述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种阵列基板，包括相对的第一边缘和第二边缘，所述阵列基板上形成有相互交叉设置的栅线和数据线，沿栅线的长度方向，相互交叉的栅线和数据线形成为多个依次排列的像素单元，其特征在于，第一像素单元中栅极与源极的相对面积大于第二像素单元中栅极与源极的相对面积，其中第一像素单元与所述第一边缘之间的距离大于所述第二像素单元与所述第一边缘之间的距离。

2.如权利要求1所述的阵列基板，其特征在于，所述像素单元沿栅线的长度方向形成依次排列的多个像素单元组，每个像素单元组包括至少两个像素单元；每一像素单元组中，栅极与源极的相对面积相同，其中所述第一像素单元位于第一像素单元组中，所述第二像素单元位于第二像素单元组中。

3.如权利要求2所述的阵列基板，其特征在于，所述第一像素单元组的其中一边缘与所述第一边缘重合，所述第二像素单元组的其中一边缘与所述第二边缘重合，沿栅线的长度方向，从所述第二像素单元组到所述第一像素单元组的各个像素单元组中，栅极与源极的相对面积依次增大。

4.如权利要求1所述的阵列基板，其特征在于，多个所述像素单元形成为与栅线相垂直的多列像素单元，位于同一列的像素单元，栅极与源极的相对面积相同。

5.如权利要求1所述的阵列基板，其特征在于，所述第一像素单元和所述第二像素单元中的栅极的尺寸相同，而所述第一像素单元中源极的尺寸大于所述第二像素单元中源极的尺寸。

6.如权利要求2所述的阵列基板，其特征在于，所述像素单元组包括第三像素单元组，其中所述第三像素单元组中的像素单元的数量与其他像素单元组的像素单元的数量不同。

7.一种显示面板，其特征在于，包括如权利要求1至6任一项所述的阵列基板。

8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。