CN104091862B - 半导体光电元件及其制作方法 - Google Patents
半导体光电元件及其制作方法 Download PDFInfo
- Publication number
- CN104091862B CN104091862B CN201410319735.0A CN201410319735A CN104091862B CN 104091862 B CN104091862 B CN 104091862B CN 201410319735 A CN201410319735 A CN 201410319735A CN 104091862 B CN104091862 B CN 104091862B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- substrate
- semiconductor epitaxial
- transfer
- epitaxial stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种半导体光电元件及其制作方法。该半导体光电元件包括操作基板;半导体外延叠层单元,设置于操作基板上;半导体外延叠层单元包括设置于操作基板上,具有第一导电特性的第一半导体材料层,以及设置于第一半导体材料层上,具有第二导电特性的第二半导体材料层;透明导电层,设置于第二半导体材料层上,透明导电层包括第一表面、直接接触部,设置于第一表面上,与第二半导体材料层直接接触、第二表面,实质平行第一表面、直接接触对应部,设置于第二表面相对于直接接触部上;以及第一电极,设置于操作基板上,通过透明导电层与半导体外延叠层电性连结;其中,第一电极与透明导电层通过直接接触部与直接接触对应部之外的区域相互电性连结。
Description
本申请是一项分案申请,相应母案的申请号为201010249195.5,申请日为2010年8月6日,发明名称为“半导体光电元件及其制作方法”,申请人为晶元光电股份有限公司。
技术领域
本发明涉及一种半导体光电元件及其制作方法,尤其是涉及一种转移设置于承载操作基板上的半导体光电元件以及此半导体光电元件的制作方法。
背景技术
随着科技日新月异,半导体光电元件在信息的传输以及能量的转换上有极大的贡献。以系统的运用为例,例如光纤通讯、光学储存及军事系统等,半导体光电元件皆能有所发挥。以能量的转换方式进行区分,半导体光电元件一般可分为三类:将电能转换为光的发射,如发光二极管及激光二极管;将光的信号转换为电的信号,如光检测器;将光的辐射能转换为电能,如太阳能电池。
在半导体光电元件之中,生长基板扮演着非常重要的角色。形成半导体光电元件所必要的半导体外延结构皆生长于基板之上,并通过基板产生支持的作用。因此,选择一个适合的生长基板,往往成为决定半导体光电元件中元件生长品质的重要因素。
然而,有时一个好的元件生长基板并不一定是一个好的元件承载基板。以发光二极管为例,在已知的红光元件工艺中,为了提升元件的生长品质,会选择晶格常数与半导体外延结构较为接近但不透明的GaAs基板作为生长基板。然而,对于以放光为操作目的的发光二极管元件而言,在操作过程之中,不透明的生长基板却会造成元件的发光效率下降。
为了满足半导体光电元件对于生长基板与承载基板不同需求条件的要求,基板的转移技术于是因应而生。亦即,半导体外延结构先于生长基板上进行生长,再将生长完成的半导体外延结构转移至承载基板,以方便后续的元件操作进行。在半导体外延结构与承载基板结合之后,原有生长基板的移除则成为此转移技术的关键之一。
已知生长基板的移除方式主要包括将原有的生长基板以蚀刻液蚀刻溶解,以物理方式切割磨除,或事先在生长基板与半导体外延结构之间生成牺牲层,再通过蚀刻去除牺牲层的方式将生长基板与半导体分离等。然而,不论是以蚀刻液溶解基板或是以物理性切割方式磨除基板,对原有的生长基板而言,都是一种破坏。生长基板无法再利用,在强调环保及节能的现代,无疑是一种材料的浪费。然而,若是使用牺牲层结构进行分离时,对于半导体光电元件而言,如何进行有效地选择性转移,则是目前研究的方向之一。
发明内容
为了有效地选择性转移半导体光电元件,本发明提供一种半导体光电元件及其制作方法,尤其是关于一种转移设置于操作基板上的半导体光电元件以及此半导体光电元件的制作方法。
本发明的实施例提供一种半导体光电元件,包括:操作基板;半导体外延叠层单元,设置于操作基板上,包括设置于操作基板上,具有第一导电特性的第一半导体材料层、以及设置于第一半导体材料层上,具有第二导电特性的第二半导体材料层;透明导电层,设置于第二半导体材料层上,透明导电层包括第一表面、直接接触部,设置于第一表面并与第二半导体材料层直接接触、第二表面,实质平行第一表面、直接接触对应部,设置于第二表面相对于直接接触部;以及第一电极,设置于操作基板上,通过透明导电层与半导体外延叠层单元电性连结;其中,第一电极与透明导电层通过直接接触部与直接接触对应部之外的区域相互电性连结。
依照本发明的实施例,半导体外延叠层单元还包括发光层,设置于第一半导体材料层与第二半导体材料层之间。
依照本发明的实施例,其中,半导体光电元件为发光二极管。
依照本发明的实施例,还包括第二电极,设置于操作基板与半导体外延叠层单元之间或操作基板相对于半导体外延叠层单元的相反侧。
依照本发明的实施例,其中,透明导电层的透光度大于90%。
依照本发明的实施例,其中,半导体光电元件为太阳能电池。
依照本发明的实施例,其中,透明导电层材料选自于由氧化铟锡、氧化镉锡、氧化锌、氧化铟、氧化锡、氧化铜铝、氧化铜镓、氧化锶铜、氧化铝锌、氧化锌镓以及上述材料的任意组合所组成的族群。
依照本发明的实施例,还包括多个金属导线,自第一电极延伸至透明导电层的直接接触对应部。
依照本发明的实施例,其中上述金属导线具有宽度小于20μm。
依照本发明的实施例,其中第一电极与上述金属导线为不同材料。
依照本发明的实施例,其中第一电极的材料是由钛、铝、金、铬、镍、锗或上述材料的任意合金所构成的单层或多层金属结构。
依照本发明的实施例,其中操作基板还具有粗糙表面朝向半导体外延叠层单元,粗糙表面包括至少一突起(Protrusion)和/或至少一凹洞(Cavity)。
本发明的另一实施例提供一种半导体光电元件的制作方法,包括提供生长基板;形成牺牲层于生长基板上;形成半导体外延叠层于牺牲层上;分隔半导体外延叠层为多个半导体外延叠层单元并裸露出半导体外延叠层单元下的牺牲层;形成图案化光致抗蚀剂,覆盖部分半导体外延叠层单元及部分裸露的牺牲层;移除未被图案化光致抗蚀剂覆盖的牺牲层;提供转移结构,将下方牺牲层被移除的半导体外延叠层单元转移至转移结构上;提供操作基板,具有多个电极区域与多个外延区域,电极区域与外延区域以特定距离相隔;转移转移结构上的半导体外延叠层单元至操作基板的外延区域上;以及形成多个第一电极于操作基板的电极区域上,第一电极并与被转移的半导体外延叠层单元电性连结。
依照本发明的另一实施例,其中生长基板的材料选自于由蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)、氮化镓(GaN)以及砷化镓(GaAs)所组成的族群。
依照本发明的另一实施例,其中生长基板的材料选自于由PCB基板及FR4基板所组成的族群。
依照本发明的另一实施例,其中转移结构主要是由有机高分子材料所组成。
依照本发明的另一实施例,还包括形成粘着层于操作基板与半导体外延叠层单元之间,粘着层的材料选自于有机高分子材料、金属材料以及金属合金所组成的族群。
依照本发明的另一实施例,其中半导体外延叠层单元为发光二极管外延叠层区域和/或太阳能电池外延叠层区域。
依照本发明的另一实施例,还包括粗糙化操作基板的表面,使表面包括至少一突起和/或至少一凹洞。
依照本发明的另一实施例,其中操作基板的材料选自于由蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)以及砷化镓(GaAs)所组成的族群。
依照本发明的另一实施例,还包括形成至少一个第二电极于半导体外延叠层单元与操作基板之间或操作基板相对于半导体外延叠层单元的相反侧。
依照本发明的另一实施例,其中转移结构具有转移表面,表面具有粘着性和/或对应于下方牺牲层被移除的半导体外延叠层单元的至少一突起。
本发明的又一实施例提供一种发光二极管元件结构,包括操作基板,具有表面,包括多个第一外延区域以及多个第二外延区域;多个第一发光二极管外延叠层单元设置于第一外延区域上,可放射第一主放射波长,其中任一第一发光二极管外延叠层单元平行操作基板的表面的第一边,且第一边的延长线具有实质相互平行的第一延长方向;多个第二发光二极管外延叠层单元设置于第二外延区域上,可放射第二主放射波长,其中任一第二发光二极管外延叠层单元具有相对应于第一边的第二边,且第二边的延长线具有实质相互平行的第二延长方向;以及第一方向,平行操作基板的表面,其中,第一延长方向与第一方向具有夹角θ1,第二延长方向与第一方向具有夹角θ2,且θ1不等于θ2。
依照本发明的又一实施例,其中第一主放射波长介于600nm至650nm之间。
依照本发明的又一实施例,其中第一主放射波长介于510nm至550nm之间。
依照本发明的又一实施例,其中第一主放射波长介于390nm至440nm之间。
依照本发明的又一实施例,其中第一主放射波长不等于第二主放射波长。
依照本发明的又一实施例,其中任一第一发光二极管外延叠层单元及任一第二发光二极管外延叠层单元还包括半导体外延叠层,设置于操作基板的表面上,半导体外延叠层包括设置于操作基板的表面上,具有第一导电特性的第一半导体材料层;设置于第一半导体材料层上,具有第二导电特性的第二半导体材料层;以及发光层,设置于第一半导体材料层与第二半导体材料层之间。
依照本发明的又一实施例,其中任一第一发光二极管外延叠层单元和/或任一第二发光二极管外延叠层单元还包括第一电极,设置于半导体外延叠层单元相对应于操作基板的相反侧、半导体外延叠层单元与操作基板的表面之间、或操作基板相对于半导体外延叠层单元的相反侧。
附图说明
图1A为示意图,显示半导体光电元件制作方法第一步骤的侧视示意图;
图1B为示意图,显示半导体光电元件制作方法第一步骤的俯视示意图;
图1C为示意图,显示依俯视图1B的C-C’线段切割的侧视示意图;
图2为示意图,显示多彩显示装置俯视示意图;
图3A为示意图,显示半导体光电元件制作方法第二步骤的俯视示意图;
图3B为示意图,显示依俯视图3A的B-B’线段切割的第二步骤侧视示意图;
图3C为示意图,显示半导体光电元件制作方法的第三步骤部分侧视示意图;
图4A为示意图,显示半导体光电元件制作方法的第四步骤部分侧视示意图;
图4B为示意图,显示半导体光电元件制作方法的第四步骤的选择性步骤侧视示意图;
图4C为示意图,显示半导体光电元件制作方法的第四步骤的选择性步骤侧视示意图;
图4D为示意图,显示半导体光电元件制作方法的第四步骤的选择性步骤侧视示意图;
图4E为示意图,显示半导体光电元件制作方法的第四步骤的选择性步骤侧视示意图;
图5A为示意图,显示半导体光电元件制作方法第五步骤的俯视示意图;
图5B为示意图,显示依俯视图5A的B-B’线段切割的第五步骤侧视示意图;
图6为示意图,显示半导体光电元件制作方法第六步骤的俯视示意图;
图7A为示意图,显示依本发明另一实施例所示的半导体光电元件结构侧视示意图;
图7B为示意图,显示依侧视图7A的半导体外延叠层单元4部分的侧视示意图;
图7C为示意图,显示依侧视图7A的半导体外延叠层单元4与透明导电层16部分的立体示意图;
图8为示意图,显示依本发明另一实施例所示的半导体光电元件结构侧视示意图;
图9A为示意图,显示依本发明另一实施例所示的发光二极管元件结构侧视示意图;
图9B为示意图,显示依侧视图9A的半导体外延叠层单元部分的侧视示意图;
图10为示意图,显示依本发明另一实施例所示的发光二极管元件结构侧视示意图。
附图标记说明
1:生长基板;
2:牺牲层;
2’:牺牲层侧壁;
3:半导体外延叠层;
4:半导体外延叠层单元;
4’:第一半导体外延叠层单元;
4”:第二半导体外延叠层单元;
5:图案化光致抗蚀剂层;
6、6”:转移结构;
6’:转移表面;
7:操作基板;
7”:操作基板表面;
8:电极区域;
9:外延区域;
10:粘着层;
11:第一电极;
12:金属导线;
13:第一半导体材料层;
14:第二半导体材料层;
15:发光层;
16:透明导电层;
16’:第一表面;
16”:第二表面;
17:绝缘层;
18:直接接触部;
18’:直接接触对应部;
19:第一外延区域;
20、30:半导体光电元件;
21:第二外延区域;
22:第一发光二极管外延叠层单元;
23:第二发光二极管外延叠层单元;
24:第一方向;
25、27:第一边;
26:第一延长方向;
28:第二延长方向;
40、50:发光二极管结构;
61:转移表面的突起;
62:转移表面的突起;
71:操作基板的下表面;
101:红光半导体外延叠层单元;
102:绿光半导体外延叠层单元;
103:蓝光半导体外延叠层单元。
具体实施方式
请参照图1,图1为依据本发明实施例的半导体光电元件的制作方法。首先,根据侧视图1A,先提供生长基板1,并形成牺牲层2于生长基板1之上,再形成半导体外延叠层3于牺牲层2之上。其中,生长基板1的材料例如可选自于由蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)、氮化镓(GaN)以及砷化镓(GaAs)所组成的族群,而牺牲层2的材料例如可为砷化铝(AlAs)、铝化镓砷(AlGaAs)、以及氧化锌(ZnO),而半导体外延叠层3例如可以为发光二极管外延叠层和/或太阳能电池外延叠层。接着,请分别同时参照俯视图1B及侧视图1C,以已知的制作方式,例如为干蚀刻、湿蚀刻或激光切割等方式分隔半导体外延叠层为多个半导体外延叠层单元4。分隔后,如图1C所示,裸露出多个半导体外延叠层单元4下的牺牲层2的侧壁2’。同样地,半导体外延叠层单元4例如可以为发光二极管外延叠层区域和/或太阳能电池外延叠层区域。
以上述的方式于生长基板1上形成多个半导体外延叠层单元4的结构之后,半导体外延叠层单元4将依据后续工艺或应用需求选择性地将半导体外延叠层单元转移至操作基板上。以图2为例,显示分别由红光半导体外延叠层单元101、绿光半导体外延叠层单元102、以及蓝光半导体外延叠层单元103所组成的多彩显示装置。为配合此多彩显示装置,当生长基板上的多个半导体外延叠层单元4放射红光波长时,依据多彩显示装置上红光半导体外延叠层单元101的配置,半导体外延叠层单元4将交错地由生长基板1上被选择性地转移至操作基板,即多彩显示装置上。
转移的工艺如接下来图3A至3C所述,需要被转移的第二半导体外延叠层单元4”和不需要转移的第一半导体外延叠层单元4’透过不同的光致抗蚀剂覆盖方式依后续的步骤达到可进行选择性转移的效果。为了选择性地转移特定部分的半导体外延叠层单元4,如俯视图3A及俯视图3A中B-B’线段的侧视图3B所示,以图案化的光致抗蚀剂层5覆盖部分半导体外延叠层单元4:对于无须转移的第一半导体外延叠层单元4’,以完全覆盖的方式包覆住包含半导体外延叠层的表面以及其下裸露的牺牲层侧壁2’;对于需要被转移的第二半导体外延叠层单元4”,则覆盖部分达到简单固定的效果,并裸露出牺牲层侧壁2’。然后,使用已知的蚀刻技术,例如湿蚀刻,利用蚀刻液经由裸露出的牺牲层侧壁2’去除第二半导体外延叠层单元4”之下的牺牲层2。在此步骤之后,部分半导体外延叠层单元4下方的牺牲层2被选择性地移除,如侧视图3C所示,图中表示俯视图3A中线段B-B’经由移除步骤后部分牺牲层2被移除的结果。
透过此种方式,当生长基板上所有的半导体外延叠层单元4皆被移除后,原有的生长基板由于并未遭受破坏,将可透过一般的清洗过程后,再度回收使用。
除此之外,亦可以使用湿氧蚀刻的方式,通过加入高温高湿的氧气,氧化牺牲层2材料,使牺牲层2材料本身体积膨胀,减少牺牲层2与半导体外延叠层单元4彼此间的粘着性(图未示),并可使半导体外延叠层单元4与牺牲层2主动分离。待两者相互分离后,再以蚀刻液去除材留在半导体外延叠层单元4表面的部分被氧化的牺牲层2。
为了有效地选择性转移下方牺牲层2被移除的部分半导体外延叠层单元,即第二半导体外延叠层单元4”,使用转移结构6进行转移程序。转移结构6的材料主要是由有机高分子材料所组成,例如为发泡胶或PI胶带(tape)。转移结构6具有朝向半导体外延叠层单元4的转移表面6’,其中转移表面6’可为具有粘着性的表面或包括至少一个与须转移的第二半导体外延叠层单元4”相对应的突起61。透过转移表面6’的粘着力或通过累积在转移表面突起61与第二半导体外延叠层单元4”表面之间的电荷所产生的静电吸引力,可选择性地对第二半导体外延叠层单元4”进行吸附作用,而将第二半导体外延叠层单元4”转移至转移结构6上,如图4A所示。
此外,被转移至转移结构6的第二半导体外延叠层4”上仍然附着有部分图案化光致抗蚀剂层5。因此,为了去除图案化光致抗蚀剂层5或依结构设计需求需要将第二半导体外延叠层单元4”上下倒置地设置于操作基板上时,可以选择性地进行二次转移技术。即,如图4B至4D所示,当第二半导体外延叠层单元4”被转移至转移结构6后,原先覆盖在部分第二半导体外延叠层单元4”上表面的图案化光致抗蚀剂层5仍附着在第二半导体外延叠层单元4”与转移结构6未被移除。此时,可先将转移结构6上的第二半导体外延叠层单元4”转移至第二转移结构6”,以光致抗蚀剂去除液去除仍附着于第二半导体外延叠层单元4”的图案化光致抗蚀剂层5后,再进行二次转移将第二转移结构6”上的第二半导体外延叠层单元4”转移至操作基板7上。相似地,第二转移结构6”的材料主要是由有机高分子材料所组成,例如为发泡胶或PI胶带。第二转移结构6”具有朝向转移的半导体外延叠层单元4”的转移表面,其中转移表面可为具有粘着性的表面或包括至少一个与须转移的第二半导体外延叠层单元4”相对应的突起62。透过第二转移结构6”表面的粘着力或累积在转移表面的突起62与第二半导体外延叠层单元4”表面之间的电荷所产生的静电吸引力,选择性地对第二半导体外延叠层单元4”再次进行吸附作用,将第二半导体外延叠层单元4”转移至第二转移结构6”上。
最后,如图4E所示,再将第二半导体外延单元4”由第二转移结构6”转移至操作基板7上。当然,若只进行一次转移步骤时,第二半导体外延单元4”亦可以相似的方式直接由转移结构6转移至操作基板7上。
如图5A所示,操作基板7上具有多个电极区域8及多个外延区域9,其中,电极区域8与外延区域9以一定的距离相隔,而操作基板7的材料可例如为蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)或氮化铝(AlN)。或者,操作基板7为PCB基板或FR4基板。FR4基板为玻璃布基板,是由玻璃布浸以环氧酚醛树脂等材料经高温高压热压而成的板状层压制品。将置于转移结构6(或是第二转移结构6”)上的多个第二半导体外延叠层单元4”转移至操作基板7上,其方式例如为形成粘着层10于操作基板7与第二半导体外延叠层单元4”之间,通过加热的方式对操作基板7与第二半导体外延叠层单元4”进行粘着。因为加热的作用,同时可使第二半导体外延叠层单元4”与转移结构6(6”)之间的吸附力下降(转移表面6’的粘着性因加热而降低),再加上粘着层10对第二半导体外延叠层单元4”与操作基板7的吸附力,可以将第二半导体外延叠层单元4”自转移结构6(6”)上转移至操作基板7。其中,粘着层10的材料可以为有机高分子材料、金属材料或金属合金材料。此外,为了增加元件的出光效率或其他目的,还可以选择性地在操作基板7的表面7”进行粗糙化,使表面7”包括至少一突起(图未示)和/或至少一凹洞(图未示)。如图5A中B-B’线段侧视图5B所示,选择性地转移部分第二半导体外延叠层单元4”于操作基板7的外延区域9上,并与电极区域8以特定距离相隔。
最后,如图6所示,在操作基板7的电极区域8形成第一电极11,第一电极11并通过自其本体延伸的金属导线12或透过其他导电介质,例如为氧化铟锡、氧化镉锡、氧化锌、氧化铟、氧化锡、氧化铜铝、氧化铜镓、氧化锶铜、氧化铝锌、氧化锌镓或上述材料的任意组合等的透明导电材料与转移并设置在相对应外延区域9的第二半导体外延叠层单元4”各自电性连结。
此外,为达到元件导电的目的,制作步骤中还可包括形成第二电极(图未示)于第二半导体外延叠层单元4”与操作基板7之间或操作基板7相对于第二半导体外延叠层单元4”的相反侧。
请参照图7A及图8,显示为依据本发明精神上述的制作方式所制作的单一半导体光电元件20及半导体光电元件30的侧视图。半导体光电元件20及30例如可以为太阳能电池或发光二极管。
如图7A至图7C所示,半导体光电元件20包含操作基板7,半导体外延叠层单元4设置于操作基板7之上。接着,放大半导体外延叠层单元4如图7B所示,半导体外延叠层单元4包含设置于操作基板7之上,具有第一导电特性的第一半导体材料层13,例如为p型半导体材料层,以及设置于第一半导体材料层13之上,具有第二导电特性的第二半导体材料层14,例如为n型半导体材料层。当半导体光电元件20及30为发光二极管元件时,半导体外延叠层单元4则又可包含发光层15,设置于第一半导体材料层13与第二半导体材料层14之间。
参考图7A,在半导体光电元件20之中还包含透明导电层16,设置于操作基板7之上。透明导电层16包含第一表面16’以及大致平行第一表面的第二表面16”。在第一表面16’上,第二半导体材料层14与透明导电层16有部分直接接触,定义为一个直接接触部18。在第二表面16”相对于第一表面16’直接接触部的位置则称为直接接触对应部18’,放大如图7C所示。请注意,图7C中为清楚表示透明导电层16与半导体外延叠层单元4中第二半导体材料层14两者接触的相对位置,故稍微分隔两者,但两者实质上为相互接触。其中,透明导电层16的材料可为氧化铟锡、氧化镉锡、氧化锌、氧化铟、氧化锡、氧化铜铝、氧化铜镓、氧化锶铜、氧化铝锌、氧化锌镓或上述材料的任意组合。为了增加元件出光或吸光的效率,在优选的情况下,覆盖于半导体外延叠层单元4之上的透明导电层16透光效率应大于90%。
继续参考图7A,为达成元件与外界的电性连结,在本实施例之中,在操作基板7之上,还包含有一个第一电极11设置在透明导电层16上直接接触部18与直接接触对应部18’之外的区域,通过透明导电层16与半导体外延叠层单元4进行电性连结。透过这样的设计,由于半导体外延叠层单元4上方覆盖的为透明的材料,半导体光电元件20不论是出光或吸光的效率都可以获得大幅的提升。值得注意的是,为了增加元件结构的稳固与效率,在半导体外延叠层单元4的部分表面还可以选择性的以绝缘材料层17进行保护,绝缘材料可例如以为常见的氧化硅或氮化硅材料。此外,如上述制作方法中所述,在本结构中,半导体外延叠层单元4与操作基板7之间还可选择性的设置一层粘着层10以达到相互粘着的效果。
接着参照图8,图8为根据本发明精神所制作的另一半导体光电元件30。在此实施例中,与前一实施例相似的结构则不再赘述。不同的是,本实施例中,半导体光电元件30上的第一电极11还包括多个金属导线12自第一电极延伸至直接接触对应部18’,通过金属较低的电阻值特性增加元件的导电效率,其俯视图可以一并参照图6。其中,第一电极11的材料可以由钛、铝、金、铬、镍、锗或上述的任意合金所构成的单层或多层金属结构,金属导线12优选为具有宽度小于20μm,而金属导线12亦可以选择性地与第一电极11由不同材料所制成。
此外,为达到元件导电的目的,结构中还可包括形成第二电极(图未示)于半导体外延叠层单元4与操作基板7之间或操作基板7相对于半导体外延叠层单元4的相反侧,即操作基板的下表面71。为了增加元件的出光效率或其他目的,在操作基板7的表面亦可以包括有至少一突起(图未示)和/或至少一凹洞(图未示)的粗糙化结构。
图9A所示为依据本发明精神所制作的一种发光二极管结构40。在结构40中,包括操作基板7,操作基板7具有表面7”,表面上包括多个第一外延区域19与多个第二外延区域21。每一个外延区域中,皆包括一个上述的半导体光电元件(在此为发光二极管元件)。也就是说,在每一个外延区域上,皆包括一个发光二极管外延叠层单元。值得注意的是,在第一外延区域19上所包括的是放射第一主放射波长的第一发光二极管外延叠层单元22,在本实施例中第一主放射波长为放射红光,波长介于600nm至650nm之间。当然,根据不同的需求,第一主放射波长或可以为绿光,波长介于510nm至550nm之间,或可以为蓝光,波长介于390nm至440nm之间;而在第二外延区域21上所包括的是放射第二主放射波长的第二发光二极管外延叠层单元23,在本实施例中第二主放射波长为放射绿光,波长介于510nm至550nm之间。由实施例中可知,第一主放射波长可不等于第二主放射波长。
通过上述实施例所介绍的半导体光电元件的制作方式,即使在单一操作基板上包含有两种(如本结构40)或以上不同的外延叠层单元(在此为具有不同主放射波长的发光二极管外延叠层单元),可以容易地依据需求经过一次的转移,即可选择性自生长基板上转移多个生长于单一相同生长基板上不同位置但可放射相同主放射波长的发光二极管外延叠层单元至操作基板上。因此,以图9A的结构40为例,仅需要两次的转移动作,即第一次自生长红光发光二极管元件的生长基板转移红光外延叠层单元,第二次自生长绿光发光二极管元件的生长基板转移绿光外延叠层单元,即可完成操作基板上所有外延叠层单元设置的初步结构,而不需以人工选取或机器手臂夹取等方式一单元一单元地转移,可缩短工艺的时间。
同样的,请参考图9B,在发光二极管结构40之中,每一个发光二极管外延叠层单元22及23分别包含具有第一导电特性的第一半导体材料层13,例如为p型半导体材料层,设置于第一半导体材料层13之上,具有第二导电特性的第二半导体材料层14,例如为n型半导体材料层,以及发光层15,设置于第一半导体材料层13与第二半导体材料层14之间。
此外,如同上述的实施例所述,为达到元件导电的目的,在结构40中,每一个第一发光二极管外延叠层单元22和/或第二发光二极管外延叠层单元23还可包括一个第一电极(图未示)设置于半导体外延叠层单元相对于操作基板7的相反侧,在本实施例,即为设置在半导体外延叠层单元之上;或是设置于半导体外延叠层单元与操作基板7的表面7”之间;或是操作基板7相对于半导体外延叠层单元的相反侧,即操作基板的下表面。为了增加元件的出光效率或其他目的,在操作基板7的表面亦可以包括有至少一突起(图未示)和/或至少一凹洞(图未示)的粗糙化结构。
值得注意的是,每一次进行转移工艺的时候,操作基板7与转移结构6(6”)之间会有产生对位误差的可能性。因此,进行选择性转移工艺的发光二极管结构将可能发生如图10的情况。以发光二极管结构50为例,定义第一方向24平行操作基板7的表面7”,由于放射第一主放射波长的第一发光二极管外延叠层单元22是在同一次转移工艺中一起转移到操作基板7上,因此,会产生转移结构本身的角度偏移间接影响附着在转移结构上所有的第一发光二极管外延叠层单元22一起产生相同的对位角度偏移的情况。相同地,放射第二主放射波长的第二发光二极管外延叠层单元23是在同一次转移工艺中一起转移到操作基板7上,因此,也会有一起产生相同的对位角度偏移的情况。以其中一个第一发光二极管外延叠层单元22为例,具有任一一个平行于操作基板7表面7”的第一边25。对每一个第一发光二极管外延叠层单元22的第一边25作延长线,会发现所有的延长线会具有实质平行的第一延长方向26。相同地,以其中任一个第二发光二极管外延叠层单元23为例,会具有一个相对应于第一发光二极管外延叠层单元22平行于操作基板7表面7”的第一边27。对每一个第二发光二极管外延叠层单元23的第一边27作延长线,会发现所有的延长线具有实质平行的第二延长方向28。由于两次转移所产生的对位角度偏移不尽相同,因此,以原本定义的第一方向24为基准,第一延长方向26与第一方向24会产生夹角θ1,而第二延长方向28与第一方向24会产生另一夹角θ2,而且θ1不等于θ2。本实施例中,θ1约等于70度而θ2约等于90度。
通过以上的说明,可了解本发明所揭示的一种半导体光电元件的转移制作方法除了完整地保留半导体光电元件的生长基板,可以重复使用之外,并且可以以具有选择性地方式单次转移多个半导体光电元件单元于操作基板上,简化工艺。这种方式,对于发展中的多色发光元件或是多色显示器的制作,具有节省成本以及缩短工艺时间的良好功效。
本发明所列举的各实施例仅用以说明本发明,并非用以限制本发明的范围。任何人对本发明所作的任何显而易知的修饰或变更皆不脱离本发明的精神与范围。
Claims (9)
1.一种半导体光电元件的制作方法,包括:
提供一第一基板;
形成一牺牲层于该第一基板上;
形成一半导体外延叠层于该牺牲层上;
分隔该半导体外延叠层和该牺牲层为多个半导体外延叠层单元和多个牺牲层,且该多个半导体外延叠层单元与该多个牺牲层一一对应;
形成一图案化层,覆盖于该多个半导体外延叠层单元上,对于无需转移的该半导体外延叠层单元,以完全覆盖的方式包覆其下裸露的牺牲层的侧壁,对于需要转移的该半导体外延叠层单元,以部分覆盖的方式包覆其表面并裸露出其下的牺牲层的侧壁;
移除该需要转移的半导体外延叠层单元下方的该牺牲层;
以及
转移该需要转移的半导体外延叠层单元至一第二基板上。
2.如权利要求1所述的制作方法,其中在转移该需要转移的半导体外延叠层单元至该第二基板的步骤后,该无需转移的半导体外延叠层单元留于该第一基板上。
3.如权利要求1所述的制作方法,其中在转移该需要转移的半导体外延叠层单元至该第二基板的步骤后,去除附着于该需要转移的半导体外延叠层单元的该图案化层。
4.如权利要求1所述的制作方法,其中该图案化层包含光阻材料。
5.如权利要求1所述的制作方法,其中该第二基板具有突起相对应于该需要转移的半导体外延叠层单元。
6.如权利要求1所述的制作方法,还包括形成多个第一电极电性连结于该多个半导体外延叠层单元。
7.如权利要求6所述的制作方法,其中该多个半导体外延叠层单元与该多个第一电极隔开一距离。
8.如权利要求1所述的制作方法,还包括形成一粘着层接合该第二基板与该需要转移的半导体外延叠层单元。
9.如权利要求1所述的制作方法,还包括二次转移该需要转移的半导体外延叠层单元至一第三基板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410319735.0A CN104091862B (zh) | 2010-08-06 | 2010-08-06 | 半导体光电元件及其制作方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410319735.0A CN104091862B (zh) | 2010-08-06 | 2010-08-06 | 半导体光电元件及其制作方法 |
CN201010249195.5A CN102376826B (zh) | 2010-08-06 | 2010-08-06 | 半导体光电元件及其制作方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010249195.5A Division CN102376826B (zh) | 2010-08-06 | 2010-08-06 | 半导体光电元件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104091862A CN104091862A (zh) | 2014-10-08 |
CN104091862B true CN104091862B (zh) | 2017-06-23 |
Family
ID=51639560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410319735.0A Active CN104091862B (zh) | 2010-08-06 | 2010-08-06 | 半导体光电元件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104091862B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106847999B (zh) * | 2017-02-28 | 2018-08-03 | 南通壹选工业设计有限公司 | 一种太阳能发电组件的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW434917B (en) * | 1999-09-09 | 2001-05-16 | Epistar Corp | Light emitting diode array |
CN1491436A (zh) * | 2001-02-08 | 2004-04-21 | �Ҵ���˾ | 芯片转移方法及装置 |
CN101517700A (zh) * | 2006-09-20 | 2009-08-26 | 伊利诺伊大学评议会 | 用于制造可转移半导体结构、器件和器件构件的松脱策略 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6913985B2 (en) * | 2003-06-20 | 2005-07-05 | Oki Data Corporation | Method of manufacturing a semiconductor device |
-
2010
- 2010-08-06 CN CN201410319735.0A patent/CN104091862B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW434917B (en) * | 1999-09-09 | 2001-05-16 | Epistar Corp | Light emitting diode array |
CN1491436A (zh) * | 2001-02-08 | 2004-04-21 | �Ҵ���˾ | 芯片转移方法及装置 |
CN101517700A (zh) * | 2006-09-20 | 2009-08-26 | 伊利诺伊大学评议会 | 用于制造可转移半导体结构、器件和器件构件的松脱策略 |
Also Published As
Publication number | Publication date |
---|---|
CN104091862A (zh) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI557934B (zh) | 半導體光電元件 | |
US11901478B2 (en) | Method of selectively transferring semiconductor device | |
US11791436B2 (en) | Semiconductor light emitting device and method of fabricating the same | |
TWI427829B (zh) | 一種半導體光電元件及其製作方法 | |
US9455242B2 (en) | Semiconductor optoelectronic device | |
CN102376826B (zh) | 半导体光电元件及其制作方法 | |
CN110676355B (zh) | 发光元件的制作方法 | |
TWI590302B (zh) | 半導體發光元件及其製作方法 | |
CN104091862B (zh) | 半导体光电元件及其制作方法 | |
TWI536603B (zh) | 一種半導體光電元件及其製作方法 | |
TW201642328A (zh) | 選擇性轉移半導體元件的方法 | |
JP6453375B2 (ja) | 半導体素子を選択的にトランスファーする方法及び半導体構造 | |
TWI722242B (zh) | 一種半導體裝置 | |
TW202127527A (zh) | 一種半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |