[go: up one dir, main page]

CN104064451A - 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构 - Google Patents

低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构 Download PDF

Info

Publication number
CN104064451A
CN104064451A CN201410329164.9A CN201410329164A CN104064451A CN 104064451 A CN104064451 A CN 104064451A CN 201410329164 A CN201410329164 A CN 201410329164A CN 104064451 A CN104064451 A CN 104064451A
Authority
CN
China
Prior art keywords
amorphous silicon
depressed part
lug boss
resilient coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410329164.9A
Other languages
English (en)
Inventor
张晓星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410329164.9A priority Critical patent/CN104064451A/zh
Priority to US14/398,448 priority patent/US20160020096A1/en
Priority to PCT/CN2014/084443 priority patent/WO2016004665A1/zh
Publication of CN104064451A publication Critical patent/CN104064451A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种低温多晶硅的制作方法及使用该方法的TFT基板的制作方法与TFT基板结构，该低温多晶硅的制作方法包括如下步骤：步骤1、提供一基板(1)；步骤2、在基板(1)上沉积形成缓冲层(2)；步骤3、对缓冲层(2)进行图案化处理，形成具有不同厚度的凸起部(21)与凹陷部(23)；步骤4、在具有凸起部(21)与凹陷部(23)的缓冲层(2)上沉积形成非晶硅层(3)；步骤5、对非晶硅层(3)进行准分子激光退火预处理；步骤6、对非晶硅层(3)进行准分子激光退火制程，使用激光束对非晶硅层(3)整面进行扫描，使非晶硅层(3)熔融并重结晶形成多晶硅层(4)。该方法能够对非晶硅层重结晶时的结晶位置和结晶方向进行有效控制。

Description

低温多晶硅的制作方法及使用该方法的TFT基板的制作方法与TFT基板结构
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅的制作方法及使用该方法的TFT基板的制作方法与TFT基板结构。
背景技术
随着平板显示的发展，高分辨率，低能耗的面板需求不断被提出。低温多晶硅(Low Temperature Poly-Silicon，LTPS)由于具有较高的电子迁移率，而在液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器Organic Light Emitting Diode，OLED)技术中得到了业界的重视，被视为实现低成本全彩平板显示的重要材料。对平板显示而言，采用低温多晶硅材料具有高分辨率、反应速度快、高亮度、高开口率、低能耗等优点，而且低温多晶硅可在低温下制作，并可用于制作C-MOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)电路，因而被广泛研究，用以达到面板高分辨率，低能耗的需求。
低温多晶硅是多晶硅技术的一个分支。多晶硅的分子结构在一颗晶粒中的排列状态是整齐而有方向性的，因此电子迁移率比排列杂乱的非晶硅(a-Si)快了200-300倍，极大的提高了平板显示的反应速度。在多晶硅技术发展的初期，为了将玻璃基板从非晶硅结构转变为多晶硅结构，就必须借助一道激光退火(Laser Anneal)的高温氧化工序，制得高温多晶硅(HighTemperature Poly-Silicon，HTPS)，此时玻璃基板的温度将超过摄氏1000度。与传统的高温多晶硅相比，低温多晶硅虽然也需要激光照射，但它采用的是准分子激光作为热源，激光经过透射系统后，会产生能量均匀分布的激光束并被投射于非晶硅结构的玻璃基板上，当非晶硅结构的玻璃基板吸收准分子激光的能量后，就会转变成为多晶硅结构。由于整个处理过程基本是在摄氏600度以下完成，一般普通的玻璃基板均可承受，这就大大降低了制造成本。而除了制造成本降低外，低温多晶硅的优点还体现在：电子迁移速率更快、稳定性更高。
目前制作低温多晶硅的方法主要有：固相结晶(Solid PhaseCrystallization，SPC)、金属诱导结晶(Metal-Induced Crystallization，MIC)、与准分子激光退火(Excimer Laser Annealing，ELA)等多种制作方法。其中，ELA是目前使用最为广泛、相对成熟的制作低温多晶硅的方法，其利用激光的瞬间脉冲照射到非晶硅表面，使非晶硅熔化并重新结晶。但是单纯的ELA结晶技术对于晶格的均一性和晶格结晶方向不能做到有效控制，所以结晶状况在整个基板的分布上很不均匀，造成显示效果的不均一。
如图1-5所示，传统的低温多晶硅及TFT基板的制作方法主要包括如下步骤：步骤1、提供一玻璃基板100；步骤2、在玻璃基板100上沉积形成缓冲层200，该缓冲层200的厚度均匀；步骤3、在缓冲层200上沉积形成非晶硅层300；步骤4、对非晶硅层300进行准分子激光退火预处理；步骤5、对非晶硅层300进行准分子激光退火制程，使用激光束(Laser)对非晶硅层300整面进行扫描(Scan)，使非晶硅层300熔融并重结晶形成多晶硅层400；步骤6、对多晶硅层400进行成形处理，形成多晶硅半导体层450；步骤7、在多晶硅半导体层450上依次形成栅极绝缘层500、栅极600、绝缘层700、源/漏极800，所述源/漏极800与多晶硅半导体层450连接。
由于在非晶硅层重结晶的过程中，会按照低能量向高能量方向、低温向高温方向结晶，而上述低温多晶硅及TFT基板的制作方法将非晶硅层直接形成于厚度均匀的缓冲层上，在准分子激光退火的过程中，非晶硅层各个区域的受热情况趋于一致，不存在温度梯度，所以重结晶的起点与晶格的结晶方向是凌乱的，导致重结晶后的多晶硅层晶格尺寸偏小，晶格间晶界偏多，结晶状况在整个基板的分布上很不均匀，影响电子迁移率，造成显示效果的不均一。
为了获取更好的多晶硅，诞生了一些侧向结晶技术，以期可以更好的控制晶格和晶向的均一性，比如，SLS方式的结晶技术，或者mask shield方式的结晶技术，还有部分定点对非晶硅加厚的方式后做ELA晶化。但是这些方式都需要额外的技术和工艺，而且对mask的精度要求十分严苛，导致量产困难。
发明内容
本发明的目的在于提供一种低温多晶硅的制作方法，能够对非晶硅层重结晶形成多晶硅层时的结晶位置和结晶方向进行有效控制，减少晶界数量，使结晶状况在整个基板上的分布较均匀。
本发明的另一目的在于提供一种使用该低温多晶硅的制作方法的TFT基板的制作方法，能够对非晶硅层重结晶形成多晶硅层时的结晶位置和结晶方向进行有效控制，减少沟道区域的晶界数量，使结晶状况在整个基板上的分布较均匀，提高TFT基板的性能。
本发明的目的还在于提供一种TFT基板结构，能够提高电子迁移率，提高TFT基板的性能，改善显示效果。
为实现上述目的，本发明提供一种低温多晶硅的制作方法，包括如下步骤：
步骤1、提供一基板；
步骤2、在基板上沉积形成缓冲层；
步骤3、对缓冲层进行图案化处理，形成具有不同厚度的凸起部与凹陷部；
步骤4、在具有凸起部与凹陷部的缓冲层上沉积形成非晶硅层；
步骤5、对非晶硅层进行准分子激光退火预处理；
步骤6、对非晶硅层进行准分子激光退火制程，使用激光束对非晶硅层整面进行扫描，使非晶硅层熔融并重结晶形成多晶硅层。
所述缓冲层的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
所述步骤3中的凸起部与凹陷部的排列方向与步骤6中激光束的排列方向一致，而与激光束的扫描方向垂直；所述步骤3中的凸起部与凹陷部的排列方向与欲形成的多晶硅半导体层的沟道长度方向相对应。
所述凸起部与凹陷部的厚度差大于500A；所述步骤6中非晶硅层熔融并重结晶形成多晶硅层，位于凹陷部的非晶硅先进行结晶，之后沿着由凹陷部向凸起部的方向结晶。
本发明还提供一种使用该低温多晶硅的制作方法的TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板；
步骤2、在基板上沉积形成缓冲层；
步骤3、对缓冲层进行图案化处理，形成具有不同厚度的凸起部与凹陷部；
步骤4、在具有凸起部与凹陷部的缓冲层上沉积形成非晶硅层；
步骤5、对非晶硅层进行准分子激光退火预处理；
步骤6、对非晶硅层进行准分子激光退火制程，使用激光束对非晶硅层整面进行扫描，使非晶硅层熔融并重结晶形成多晶硅层；
步骤7、对多晶硅层进行成形处理，形成多晶硅半导体层；
步骤8、在多晶硅半导体层上依次形成栅极绝缘层、栅极、绝缘层、源/漏极，所述源/漏极与多晶硅半导体层连接。
所述缓冲层的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
所述步骤3中的凸起部与凹陷部的排列方向与步骤6中激光束的排列方向一致，而与激光束的扫描方向垂直；所述步骤3中的凸起部与凹陷部的排列方向与步骤7形成的多晶硅半导体层的沟道长度方向相对应。
所述凸起部与凹陷部的厚度差大于500A；所述步骤6中非晶硅层熔融并重结晶形成多晶硅层，位于凹陷部的非晶硅先进行结晶，之后沿着由凹陷部向凸起部的方向结晶。
本发明还提供一种由该TFT基板的制作方法制作而成的TFT基板结构，包括：包括一基板、位于基板上的缓冲层、位于缓冲层上的多晶硅半导体层、位于多晶硅半岛体层与缓冲层上的栅极绝缘层、位于栅极绝缘层上的栅极、位于栅极与栅极绝缘层上的绝缘层，及位于绝缘层上的源/漏极，所述源/漏极与所述多晶硅半导体层连接，所述缓冲层具有厚度不同的凸起部与凹陷部。
所述凸起部与凹陷部的排列方向与多晶硅半导体层的沟道长度方向相对应，所述凸起部与凹陷部的厚度差大于500A，所述缓冲层的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
本发明的有益效果：本发明的低温多晶硅的制作方法，通过对缓冲层进行图案化处理，形成具有不同厚度的凸起部与凹陷部，使得在激光准分子退火过程中，凸起部的保温效果优于凹陷部的保温效果，从而构成温度梯度，实现对非晶硅层重结晶形成多晶硅层时的结晶位置和结晶方向进行有效控制，减少晶界数量，使结晶状况在整个基板上的分布较均匀，且该方法简便、易于操作。本发明的使用该低温多晶硅的制作方法的TFT基板的制作方法，通过对缓冲层进行图案化处理，形成具有不同厚度的凸起部与凹陷部，使得在激光准分子退火过程中，凸起部的保温效果优于凹陷部的保温效果，从而构成温度梯度，实现对非晶硅层重结晶形成多晶硅层时的结晶位置和结晶方向进行有效控制，减少沟道区域的晶界数量，使结晶状况在整个基板上的分布较均匀，提高TFT基板的性能。本发明的由该TFT基板的制作方法制作而成的TFT基板结构，其缓冲层具有厚度不同的凸起部与凹陷部，使得位于该缓冲层上的多晶硅半导体层在形成过程中的结晶位置和结晶方向得到有效控制，沟道区域的晶界数量得以减少，从而具有较高的电子迁移率，能够提高TFT基板的性能，改善显示效果。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为传统的低温多晶硅及TFT基板的制作方法的步骤2的剖面示意图；
图2为传统的低温多晶硅及TFT基板的制作方法的步骤3的剖面示意图；
图3为传统的低温多晶硅及TFT基板的制作方法的步骤5的剖面示意图；
图4为传统的低温多晶硅及TFT基板的制作方法的步骤6的剖面示意图；
图5为传统的低温多晶硅及TFT基板的制作方法的步骤7的剖面示意图；
图6为本发明低温多晶硅的制作方法的流程图；
图7为本发明使用该低温多晶硅的制作方法的TFT基板的制作方法的流程图；
图8为本发明低温多晶硅的制作方法及使用该方法的TFT基板的制作方法的步骤2的剖面示意图；
图9为本发明低温多晶硅的制作方法及使用该方法的TFT基板的制作方法的步骤3的剖面示意图；
图10为本发明低温多晶硅的制作方法及使用该方法的TFT基板的制作方法的步骤3的俯视示意图；
图11为本发明低温多晶硅的制作方法及使用该方法的TFT基板的制作方法的步骤4的剖面示意图；
图12为本发明低温多晶硅的制作方法及使用该方法的TFT基板的制作方法的的步骤6的剖面示意图；
图13为本发明低温多晶硅的制作方法及使用该方法的TFT基板的制作方法的的步骤6的俯视示意图；
图14为本发明使用该低温多晶硅的制作方法的TFT基板的制作方法的步骤7的剖面示意图；
图15为本发明使用该低温多晶硅的制作方法的TFT基板的制作方法的步骤7的俯视示意图；
图16为本发明使用该低温多晶硅的制作方法的TFT基板的制作方法的步骤8的剖面示意图暨本发明TFT基板结构的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图6及图8至图13，本发明提供一种低温多晶硅的制作方法，包括如下步骤：
步骤1、提供一基板1。
所述基板1为透明基板，优选的，所述基板1为玻璃基板。
步骤2、在基板1上沉积形成缓冲层2。
如图8所示，在该步骤2中沉积形成的缓冲层2的厚度是均匀的。所述缓冲层2的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
步骤3、对缓冲层2进行图案化处理，形成具有不同厚度的凸起部21与凹陷部23。
如图9、图10所示，所述凸起部21与凹陷部23之间存在厚度差，具体的，该厚度差大于500A。特别需要说明的是，所述凸起部21与凹陷部23的排列方向与后续步骤6中激光束的排列方向一致，而与激光束的扫描方向垂直，且与欲形成的多晶硅半导体层的沟道长度方向相对应。
步骤4、在具有凸起部21与凹陷部23的缓冲层2上沉积形成非晶硅层3。
如图11所示，在该步骤4中，位于所述凸起部21的非晶硅层3与位于所述凹陷部23的非晶硅层3的厚度是一致的。
步骤5、对非晶硅层3进行准分子激光退火预处理。
步骤6、对非晶硅层3进行准分子激光退火制程，使用激光束对非晶硅层3整面进行扫描，使非晶硅层3熔融并重结晶形成多晶硅层4。
如图12、图13所示，该步骤6对非晶硅层3进行准分子激光退火制程，使用激光束对非晶硅层3整面进行扫描。激光束的排列方向与欲形成的多晶硅半导体层的沟道长度方向一致，激光束的扫描方向与欲形成的多晶硅半导体层的沟道长度方向垂直。所述非晶硅层3吸收激光束的能量后温度升高直至熔融状态并进行重结晶。由于所述凸起部21处较厚，保温效果较好，位于凸起部21的非晶硅层3温度较高，熔化较完全；所述凹陷部23处较薄，保温效果较差，位于凹陷部23的非晶硅层3温度相对较低，熔化相对不完全，所述凸起部21与凹陷部23之间形成了温度梯度。由于非晶硅重结晶过程中会按照低能量向高能量方向、低温向高温方向结晶，位于温度相对较低的凹陷部23的非晶硅先进行结晶，之后沿着温度由低到高的方向结晶，即沿着由凹陷部23向凸起部21的方向结晶，最终晶格在沟道长度方向的中部相遇，从而对所述非晶硅层3重结晶形成多晶硅层4时的结晶位置和结晶方向进行了有效控制，减少了晶界数量，使结晶状况在整个基板上的分布较均匀。
请参阅图7至图16，在上述低温多晶硅的制作方法的基础上，本发明还提供一种使用该方法的TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板1。
所述基板1为透明基板，优选的，所述基板1为玻璃基板。
步骤2、在基板1上沉积形成缓冲层2。
如图8所示，在该步骤2中沉积形成的缓冲层2的厚度是均匀的。所述缓冲层2的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
步骤3、对缓冲层2进行图案化处理，形成具有不同厚度的凸起部21与凹陷部23。
如图9、图10所示，所述凸起部21与凹陷部23之间存在厚度差，具体的，该厚度差大于500A。特别需要说明的是，所述凸起部21与凹陷部23的排列方向与后续步骤6中激光束的排列方向一致，而与激光束的扫描方向垂直，且与后续步骤7中形成的多晶硅半导体层45的沟道长度方向相对应。
步骤4、在具有凸起部21与凹陷部23的缓冲层2上沉积形成非晶硅层3。
如图11所示，在该步骤4中，位于所述凸起部21的非晶硅层3与位于所述凹陷部23的非晶硅层3的厚度是一致的。
步骤5、对非晶硅层3进行准分子激光退火预处理。
步骤6、对非晶硅层3进行准分子激光退火制程，使用激光束对非晶硅层3整面进行扫描，使非晶硅层3熔融并重结晶形成多晶硅层4。
如图12、图13所示，该步骤6对非晶硅层3进行准分子激光退火制程，使用激光束对非晶硅层3整面进行扫描。激光束的排列方向与后续步骤7中形成的多晶硅半导体层45的沟道长度方向一致，激光束的扫描方向与后续步骤7中形成的多晶硅半导体层45的沟道长度方向垂直。所述非晶硅层3吸收激光束的能量后温度升高直至熔融状态并进行重结晶。由于所述凸起部21处较厚，保温效果较好，位于凸起部21的非晶硅层3温度较高，熔化较完全；所述凹陷部23处较薄，保温效果较差，位于凹陷部23的非晶硅层3温度相对较低，熔化相对不完全，所述凸起部21与凹陷部23之间形成了温度梯度。由于非晶硅重结晶过程中会按照低能量向高能量方向、低温向高温方向结晶，位于温度相对较低的凹陷部23的非晶硅先进行结晶，之后沿着温度由低到高的方向结晶，即沿着由凹陷部23向凸起部21的方向结晶，最终晶格在沟道长度方向的中部相遇，从而对所述非晶硅层3重结晶形成多晶硅层4时的结晶位置和结晶方向进行了有效控制，减少了沟道区域的晶界数量，使结晶状况在整个基板上的分布较均匀。
步骤7、如图14、图15所示，对多晶硅层4进行成形处理，形成多晶硅半导体层45。
步骤8、如图16所示，在多晶硅半导体层45上依次形成栅极绝缘层5、栅极6、绝缘层7、源/漏极8，所述源/漏极8与多晶硅半导体层45连接。
本发明还提供一种由该TFT基板的制作方法制作而成的TFT基板结构，请参阅图16，该TFT基板结构包括：一基板1、位于基板1上的缓冲层2、位于缓冲层2上的多晶硅半导体层45，所述缓冲层2具有厚度不同的凸起部21与凹陷部23。
由于所述缓冲层2具有厚度不同的凸起部21与凹陷部23，使得位于该缓冲层2上的多晶硅半导体层45在形成过程中的结晶位置和结晶方向得到有效控制，沟道区域的晶界数量得以减少，从而具有较高的电子迁移率，能够提高TFT基板的性能，改善显示效果。
所述TFT基板结构，还包括位于多晶硅半岛体层45与缓冲层2上的栅极绝缘层5、位于栅极绝缘层5上的栅极6、位于栅极6与栅极绝缘层5上的绝缘层7，及位于绝缘层7上的源/漏极8，所述源/漏极8与所述多晶硅半导体层45连接。
所述凸起部21与凹陷部23的排列方向与多晶硅半导体层45的沟道长度方向相对应。
所述凸起部21与凹陷部23的厚度差大于500A。
所述缓冲层2的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
综上所述，本发明的低温多晶硅的制作方法，通过对缓冲层进行图案化处理，形成具有不同厚度的凸起部与凹陷部，使得在激光准分子退火过程中，凸起部的保温效果优于凹陷部的保温效果，从而构成温度梯度，实现对非晶硅层重结晶形成多晶硅层时的结晶位置和结晶方向进行有效控制，减少晶界数量，使结晶状况在整个基板上的分布较均匀，且该方法简便、易于操作。本发明的使用该低温多晶硅的制作方法的TFT基板的制作方法，通过对缓冲层进行图案化处理，形成具有不同厚度的凸起部与凹陷部，使得在激光准分子退火过程中，凸起部的保温效果优于凹陷部的保温效果，从而构成温度梯度，实现对非晶硅层重结晶形成多晶硅层时的结晶位置和结晶方向进行有效控制，减少沟道区域的晶界数量，使结晶状况在整个基板上的分布较均匀，提高TFT基板的性能。本发明的由该TFT基板的制作方法制作而成的TFT基板结构，其缓冲层具有厚度不同的凸起部与凹陷部，使得位于该缓冲层上的多晶硅半导体层在形成过程中的结晶位置和结晶方向得到有效控制，沟道区域的晶界数量得以减少，从而具有较高的电子迁移率，能够提高TFT基板的性能，改善显示效果。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种低温多晶硅的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(1)；
步骤2、在基板(1)上沉积形成缓冲层(2)；
步骤3、对缓冲层(2)进行图案化处理，形成具有不同厚度的凸起部(21)与凹陷部(23)；
步骤4、在具有凸起部(21)与凹陷部(23)的缓冲层(2)上沉积形成非晶硅层(3)；
步骤5、对非晶硅层(3)进行准分子激光退火预处理；
步骤6、对非晶硅层(3)进行准分子激光退火制程，使用激光束对非晶硅层(3)整面进行扫描，使非晶硅层(3)熔融并重结晶形成多晶硅层(4)。
2.如权利要求1所述的低温多晶硅的制作方法，其特征在于，所述缓冲层(2)的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
3.如权利要求1所述的低温多晶硅的制作方法，其特征在于，所述步骤3中的凸起部(21)与凹陷部(23)的排列方向与步骤6中激光束的排列方向一致，而与激光束的扫描方向垂直；所述步骤3中的凸起部(21)与凹陷部(23)的排列方向与欲形成的多晶硅半导体层的沟道长度方向相对应。
4.如权利要求1所述的低温多晶硅的制作方法，其特征在于，所述凸起部(21)与凹陷部(23)的厚度差大于500A；所述步骤6中非晶硅层(3)熔融并重结晶形成多晶硅层(4)，位于凹陷部(23)的非晶硅先进行结晶，之后沿着由凹陷部(23)向凸起部(21)的方向结晶。
5.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(1)；
步骤2、在基板(1)上沉积形成缓冲层(2)；
步骤3、对缓冲层(2)进行图案化处理，形成具有不同厚度的凸起部(21)与凹陷部(23)；
步骤4、在具有凸起部(21)与凹陷部(23)的缓冲层(2)上沉积形成非晶硅层(3)；
步骤5、对非晶硅层(3)进行准分子激光退火预处理；
步骤6、对非晶硅层(3)进行准分子激光退火制程，使用激光束对非晶硅层(3)整面进行扫描，使非晶硅层(3)熔融并重结晶形成多晶硅层(4)；
步骤7、对多晶硅层(4)进行成形处理，形成多晶硅半导体层(45)；
步骤8、在多晶硅半导体层(45)上依次形成栅极绝缘层(5)、栅极(6)、绝缘层(7)、源/漏极(8)，所述源/漏极(8)与多晶硅半导体层(45)连接。
6.如权利要求5所述的TFT基板的制作方法，其特征在于，所述缓冲层(2)的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
7.如权利要求5所述的TFT基板的制作方法，其特征在于，所述步骤3中的凸起部(21)与凹陷部(23)的排列方向与步骤6中激光束的排列方向一致，而与激光束的扫描方向垂直；所述步骤3中的凸起部(21)与凹陷部(23)的排列方向与步骤7形成的多晶硅半导体层(45)的沟道长度方向相对应。
8.如权利要求5所述的TFT基板的制作方法，其特征在于，所述凸起部(21)与凹陷部(23)的厚度差大于500A；所述步骤6中非晶硅层(3)熔融并重结晶形成多晶硅层(4)，位于凹陷部(23)的非晶硅先进行结晶，之后沿着由凹陷部(23)向凸起部(21)的方向结晶。
9.一种TFT基板结构，其特征在于，包括一基板(1)、位于基板(1)上的缓冲层(2)、位于缓冲层(2)上的多晶硅半导体层(45)、位于多晶硅半岛体层(45)与缓冲层(2)上的栅极绝缘层(5)、位于栅极绝缘层(5)上的栅极(6)、位于栅极(6)与栅极绝缘层(5)上的绝缘层(7)，及位于绝缘层(7)上的源/漏极(8)，所述源/漏极(8)与所述多晶硅半导体层(45)连接，其特征在于，所述缓冲层(2)具有厚度不同的凸起部(21)与凹陷部(23)。
10.如权利要求9所述的TFT基板结构，其特征在于，所述凸起部(21)与凹陷部(23)的排列方向与多晶硅半导体层(45)的沟道长度方向相对应，所述凸起部(21)与凹陷部(23)的厚度差大于500A，所述缓冲层(2)的材料为SiNx、SiOx、或者SiNx与SiOx的组合。
CN201410329164.9A 2014-07-10 2014-07-10 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构 Pending CN104064451A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410329164.9A CN104064451A (zh) 2014-07-10 2014-07-10 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构
US14/398,448 US20160020096A1 (en) 2014-07-10 2014-08-15 Manufacture Method Of Low Temperature Poly Silicon, Manufacturing Method Of TFT Substrate Utilizing The Method, And TFT Substrate Structure
PCT/CN2014/084443 WO2016004665A1 (zh) 2014-07-10 2014-08-15 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410329164.9A CN104064451A (zh) 2014-07-10 2014-07-10 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构

Publications (1)

Publication Number Publication Date
CN104064451A true CN104064451A (zh) 2014-09-24

Family

ID=51552114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410329164.9A Pending CN104064451A (zh) 2014-07-10 2014-07-10 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构

Country Status (3)

Country Link
US (1) US20160020096A1 (zh)
CN (1) CN104064451A (zh)
WO (1) WO2016004665A1 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104900532A (zh) * 2015-06-15 2015-09-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105097669A (zh) * 2015-07-13 2015-11-25 深圳市华星光电技术有限公司 一种显示面板及其制造方法
CN105719958A (zh) * 2014-12-17 2016-06-29 超科技公司 具有超短停留时间的激光退火系统及方法
WO2016155055A1 (zh) * 2015-03-27 2016-10-06 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN106206257A (zh) * 2016-08-12 2016-12-07 昆山国显光电有限公司 制备低温多晶硅薄膜及晶体管的方法
CN106449363A (zh) * 2016-10-31 2017-02-22 武汉华星光电技术有限公司 低温多晶硅层制造方法、阵列基板制造方法及阵列基板
WO2017067336A1 (zh) * 2015-10-23 2017-04-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN106784412A (zh) * 2017-03-30 2017-05-31 武汉华星光电技术有限公司 柔性有机发光二极管显示器及其制作方法
CN107735865A (zh) * 2015-06-12 2018-02-23 伊斯曼柯达公司 公共衬底上的垂直和平面薄膜晶体管
CN108630711A (zh) * 2018-05-21 2018-10-09 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN108831894A (zh) * 2018-06-14 2018-11-16 深圳市华星光电技术有限公司 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
WO2019071692A1 (zh) * 2017-10-12 2019-04-18 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
WO2019214509A1 (zh) * 2018-05-09 2019-11-14 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板
US10600825B2 (en) 2018-05-21 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for TFT array substrate and TFT array substrate
CN111094637A (zh) * 2017-09-27 2020-05-01 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
CN112599619A (zh) * 2020-12-29 2021-04-02 成都晔凡科技有限公司 制造太阳能电池片的方法和太阳能电池片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599035B (zh) * 2016-08-11 2017-09-11 創王光電股份有限公司 垂直結構薄膜電晶體及其製造方法
CN106548980B (zh) * 2017-02-09 2018-09-14 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US20220281133A1 (en) * 2019-08-23 2022-09-08 Silfex, Inc. 3d printing of fully dense and crack free silicon with selective laser melting/sintering at elevated temperatures
CN112563197B (zh) * 2020-11-24 2022-03-22 惠科股份有限公司 一种主动开关及其制作方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183875A1 (en) * 2001-12-28 2003-10-02 Atsuo Isobe Semiconductor device and semiconductor device production system
CN1501449A (zh) * 2002-11-12 2004-06-02 友达光电股份有限公司 多晶硅层的制作方法
CN102005413A (zh) * 2010-09-27 2011-04-06 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器阵列基板的制造方法
CN103745916A (zh) * 2013-12-30 2014-04-23 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
TW569350B (en) * 2002-10-31 2004-01-01 Au Optronics Corp Method for fabricating a polysilicon layer
TW200610059A (en) * 2004-09-01 2006-03-16 Au Optronics Corp Semiconductor device and method of fabricating an LTPS layer
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183875A1 (en) * 2001-12-28 2003-10-02 Atsuo Isobe Semiconductor device and semiconductor device production system
CN1501449A (zh) * 2002-11-12 2004-06-02 友达光电股份有限公司 多晶硅层的制作方法
CN102005413A (zh) * 2010-09-27 2011-04-06 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器阵列基板的制造方法
CN103745916A (zh) * 2013-12-30 2014-04-23 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105719958B (zh) * 2014-12-17 2020-08-14 威科仪器有限公司 具有超短停留时间的激光退火系统及方法
CN105719958A (zh) * 2014-12-17 2016-06-29 超科技公司 具有超短停留时间的激光退火系统及方法
WO2016155055A1 (zh) * 2015-03-27 2016-10-06 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN107735865B (zh) * 2015-06-12 2021-10-22 伊斯曼柯达公司 公共衬底上的垂直和平面薄膜晶体管
CN107735865A (zh) * 2015-06-12 2018-02-23 伊斯曼柯达公司 公共衬底上的垂直和平面薄膜晶体管
WO2016202062A1 (zh) * 2015-06-15 2016-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US10651211B2 (en) 2015-06-15 2020-05-12 Boe Technology Group Co., Ltd. Thin film transistor and preparation method thereof, array substrate and display apparatus
CN104900532B (zh) * 2015-06-15 2018-10-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104900532A (zh) * 2015-06-15 2015-09-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105097669A (zh) * 2015-07-13 2015-11-25 深圳市华星光电技术有限公司 一种显示面板及其制造方法
WO2017067336A1 (zh) * 2015-10-23 2017-04-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
US10084000B2 (en) 2015-10-23 2018-09-25 Boe Technology Group Co., Ltd. Array substrate, manufacturing method therefor, display panel, and display apparatus
CN106206257A (zh) * 2016-08-12 2016-12-07 昆山国显光电有限公司 制备低温多晶硅薄膜及晶体管的方法
CN106449363A (zh) * 2016-10-31 2017-02-22 武汉华星光电技术有限公司 低温多晶硅层制造方法、阵列基板制造方法及阵列基板
CN106784412A (zh) * 2017-03-30 2017-05-31 武汉华星光电技术有限公司 柔性有机发光二极管显示器及其制作方法
CN111094637B (zh) * 2017-09-27 2022-04-22 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
CN111094637A (zh) * 2017-09-27 2020-05-01 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
WO2019071692A1 (zh) * 2017-10-12 2019-04-18 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
US11342178B2 (en) 2017-10-12 2022-05-24 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
WO2019214509A1 (zh) * 2018-05-09 2019-11-14 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
US11521989B2 (en) 2018-05-09 2022-12-06 Beijing Boe Technology Development Co., Ltd. Display substrate, display apparatus and manufacturing method of display substrate
WO2019223195A1 (zh) * 2018-05-21 2019-11-28 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
US10600825B2 (en) 2018-05-21 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for TFT array substrate and TFT array substrate
CN108630711A (zh) * 2018-05-21 2018-10-09 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN108831894A (zh) * 2018-06-14 2018-11-16 深圳市华星光电技术有限公司 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板
CN112599619A (zh) * 2020-12-29 2021-04-02 成都晔凡科技有限公司 制造太阳能电池片的方法和太阳能电池片

Also Published As

Publication number Publication date
WO2016004665A1 (zh) 2016-01-14
US20160020096A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
CN104064451A (zh) 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构
US9761447B2 (en) Method for manufacturing TFT substrate and TFT substrate manufactured thereof
EP2735629B1 (en) Method of manufacturing low temperature polysilicon film, thin film transistor and manufacturing method thereof
TWI224868B (en) Method of forming poly-silicon thin film transistor
US10312273B2 (en) Low temperature poly-silicon TFT substrate structure and manufacture method thereof
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN103985637A (zh) 低温多晶硅薄膜晶体管及其制作方法和显示装置
US20170098667A1 (en) Low temperature poly-silicon tft substrate structure and manufacture method thereof
CN103700695A (zh) 低温多晶硅薄膜及其制备方法、晶体管
WO2015180450A1 (zh) 低温多晶硅薄膜晶体管及其制备方法和显示器件
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
CN102832169A (zh) 阵列基板及其制备方法、显示器件
CN103730336B (zh) 定义多晶硅生长方向的方法
CN106128940B (zh) 一种低温多晶硅薄膜的制备方法
CN104037066A (zh) 定义多晶硅生长方向的方法
WO2016065768A1 (zh) 低温多晶硅的制作方法及tft基板的制作方法
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
CN107068552A (zh) 一种多晶硅薄膜的制作方法、薄膜晶体管和阵列基板
US10269925B2 (en) Manufacture method of low temperature poly-silicon TFT substrate and low temperature poly-silicon TFT substrate
WO2019085096A1 (zh) 一种柔性oled显示面板的制备方法及柔性oled显示面板
TWI331366B (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
CN108428620B (zh) 低温多晶硅及其产品、制备方法和制备装置、激光组件
CN203367289U (zh) 薄膜晶体管阵列基板及补偿电路
KR101391939B1 (ko) 플라즈마 이온 주입에 의한 비결정질 반도체 박막을 결정화하는 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924

RJ01 Rejection of invention patent application after publication