[go: up one dir, main page]

CN104037149A - 引线框和基板半导体封装 - Google Patents

引线框和基板半导体封装 Download PDF

Info

Publication number
CN104037149A
CN104037149A CN201310150287.1A CN201310150287A CN104037149A CN 104037149 A CN104037149 A CN 104037149A CN 201310150287 A CN201310150287 A CN 201310150287A CN 104037149 A CN104037149 A CN 104037149A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
lead frame
package
bearing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310150287.1A
Other languages
English (en)
Inventor
M·L·小秦
A·M·黛斯卡尔汀
李博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201310150287.1A priority Critical patent/CN104037149A/zh
Priority to US14/142,924 priority patent/US9190353B2/en
Publication of CN104037149A publication Critical patent/CN104037149A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种引线框和基板半导体封装。一种半导体芯片封装包括具有支座、围绕支座的多个引线以及通过支座的中心窗口的引线框。基板具有底侧和上侧的。所述底侧的外围部分固定在所述支座上且底侧的中心部分通过中心窗口暴露。半导体芯片固定于所述基板的上侧。所述半导体芯片与多个引线以及所述基板电连接。模塑料覆盖所述引线框、基板和所述半导体芯片的至少一部分。芯片封装借助于基板暴露于中心窗口的引线和BGA焊盘可电连接于其他器件或电路板。

Description

引线框和基板半导体封装
技术领域
本发明涉及一种半导体封装，更具体地涉及一种引线框和基于基板的多芯片组件。
背景技术
半导体器件封装实现基本功能，例如提供电连接以及保护管芯或芯片免受机械和环境应力。不断进步的降低半导体芯片尺寸的工艺允许封装尺寸减小。然而，管芯(die)中集成的电路功能和复杂性的增加需要增加外部连接，进而增加了封装尺寸减小的复杂性。
典型地对表面安装的半导体管芯进行密封。这种表面安装器件通常包括多于一个的嵌入式或密封管芯。用于连接外部电路的电接触件或者暴露在封装件的侧面和/或底面上且与半导体管芯上的电接触焊盘内部连接。例如，暴露器件的接触件可以是球栅阵列(BGA)或栅格阵列(LGA)。多种技术可用于将封装件的暴露的电接触件与嵌入的半导体管芯的内部接触件连接。
对于单个的器件的暴露的电接触表面以及相邻电接触表面之间的间隔指定最小值。这种规范需要在封装的器件的总体尺寸和单个电接触表面的数目之间折中。
具有高密度输入/输出的封装是所期望的。利用对于单个封装的占用面积上的引线化封装平台可以增加输入和输出的可用技术来设计并构造封装件也是所期望的。
发明内容
简单来说，本发明的优选实施例针对包括引线框的半导体芯片封装件件，封装的器件具有附接于且电连接到基板的第一半导体芯片，以及固定在所述封装器件上侧的第二半导体芯片。所述引线框包括支座，围绕支座的多个引线以及通过支座的中心窗口。封装器件包括覆盖第一半导体芯片和基板的至少一部分的第一模塑料(mold compound)。封装器件具有底侧和上侧。所述底侧的外围部分固定于所述支座且底侧的中心部分通过中心窗口暴露。第二半导体芯片固定于封装器件的上侧。第二半导体芯片与多个引线电连接。第二模塑料覆盖封装器件、第二半导体芯片以及引线框的至少一部分。
另一方面，本发明的一个优选实施例针对包括引线框的半导体芯片封装，引线框具有支座、围绕所述支座的多个引线以及通过所述支座的中心窗口。基板具有底侧和上侧。所述底侧的外围部分固定在所述支座上且底侧的中心部分通过中心窗口暴露。半导体芯片固定于所述基板的上侧。所述半导体芯片与所述多个引线以及所述基板电连接。模塑料覆盖所述引线框和所述半导体芯片的至少一部分。
另一方面，本发明的一个优选实施例针对一种组装半导体芯片封装结构的方法，该半导体芯片封装结构具有支座和多个引线的引线框、具有底侧和上侧的基板、半导体芯片和模塑料。基板的底侧安装于引线框从而使得底侧的外围部分面向支座并且底侧的中心部分通过支座的中心窗口暴露。所述半导体芯片通过键合丝线电连接于所述基板以及所述引线框的引线。利用模塑料密封组件，从而使得底侧的中心部分通过中心窗口暴露并且引线的远端部分通过模塑料暴露。
附图说明
借助于实施例阐述本发明且并不限于其中由附图所示出的实施例，其中相同标记表示类似元件。附图中的元件被简要清晰的描述且不必按其比例画出。在附图中：
图1根据本发明的一个优选实施例的引线框的顶视图；
图1A是附图1中的所述引线框沿1A-1A线的剖面图；
图2A是根据第一优选实施例的靠近附图1中的引线框放置的优选基板的前视图，其中一个机械装置相对于引线框放置基板。
图2B是根据第二优选实施例的靠近附图1中的引线框放置的优选基板封装的前视图，其中一个机械装置相对于引线框放置基板封装。
图3是根据第一优选实施例的与图2A中的基板和引线框组装结合的半导体芯片的前视图，其中一个机械装置相对于引线框和基板放置芯片。
图4是图3的组件的前视图，其中芯片丝线键合于基板并且丝线键合加热块支撑图2A中的基板和芯片；
图5A是图3中的其上固定有模塑料的基板、引线框和芯片组件的前视图；
图5B是图2B中的基板封装和引线框组件的前视图，其上固定有半导体芯片和模塑料；
图6是图5A的半导体芯片封装组件或图5B的半导体芯片封装组件的底视图；以及
图7是图5B的半导体芯片封装组件的前视图，放置为要安装于电路板上。
具体实施方式
在下文描述中使用的一些术语仅出于方便并且不作为限制。词语“右”、“左”、“下面”、“上面”、“上”和“下”指明在已经做了标记的附图中的方向。词语“向内”或“远端”以及“向外”或“接近”分别指代朝向或者远离器件或相关部分的几何中心或取向。所述术语包括上文列出的词语，由其派生的词语以及类似引入的词语。
参考图1、1A、5A以及5B，本发明的优选实施例针对一种半导体芯片封装，总体标记为10，10’，包括具有支座14、围绕支座14的多个引线16以及通过支座14的中心窗口18的引线框12。所述引线框12优选由铜材料构成但是并不限于铜，可以由其他能够维持引线框12的常规尺寸和形状、承受引线框12正常工作条件且实现优选引线框12的功能的导电材料构成。优选引线框12的中心窗口18大致为方形，但是中心窗口18并不限于此形状。中心窗口18可以具有形成在引线框12中以及优选在支座14中的几乎任何形状。例如，中心窗口18可具有限定在引线框12中的大致矩形、大致圆形、大致椭圆形或其他相关形状和/或尺寸。
在优选实施例中，多个引线16包括从引线框12的第一边12a延伸的多个第一引线20，从引线框12的第二边12b延伸的多个第二引线22，从引线框12的第三边12c延伸的多个第三引线24以及从引线框12的第四边12d延伸的多个第四引线26。多个引线12不限于从引线框12的第一、第二、第三以及第四边12a、12b、12c和12d延伸的多个第一、第二、第三以及第四引线20、22、24、26，且通常是为了第一和第二优选实施例中的优选大致方形引线框12如此配置。例如，对于大致为圆形、椭圆形或其他弧形外边缘形状的引线框，多个引线16通常被均匀间隔且是连续的。然而，对于优选的大致为方形或矩形的包括第一、第二、第三以及第四边12a、12b、12c和12d的引线框12，引线框12优选包括各自从边12a、12b、12c和12d延伸的第一、第二、第三以及第四引线20、22、24、26。从边12a、12b、12c和12d延伸的多个引线16有利于在单封装占用面积上增加用于优选半导体芯片封装10、10’的输入和输出或外部连接以及提升封装复杂性。
在优选实施例中，引线框12大致为方形。如下所述，引线框12不限于大致的方形且可以具有能够实现引线框12典型功能以及承受引线框12正常工作条件的几乎任何形状。例如，引线框12可以是大致矩形、圆形或设计者所需要的几乎任何形状。
优选实施例中的中心窗口18由第一支座内壁18a、第二支座内壁18b、第三支座内壁18c以及第四支座内壁18d限定，它们限定为大致正方形的优选中心窗口18。中心窗口18不限于正方形且可以具有矩形、圆形或设计者所需要的几乎任何形状从而有利于优选半导体芯片封装组件10、10’的功能。
优选中心窗口18具有在第一和第三支座内壁18a、18c之间测得的宽度W以及在第二和第四支座内壁18b、18d之间测得的长度L。在优选实施例中，宽度W大致等于长度L，从而限定出大致的正方形中心窗口18。如所描述的，长度L和宽度W可以具有不同的尺寸，例如长度L大于宽度W或宽度W大于长度L或当中心窗口18为圆形时共同限定一个直径，这依赖于所需设计和设计者的选择。
参考图2A、2B、5A和5B，半导体芯片封装10的第一优选实施例包括一个裸基板28，而半导体芯片封装组件10’的第二优选实施例包括基板封装或封装器件28’。此处使用相同的附图标记以标识半导体芯片封装10、10’的第一和第二优选实施例中的相同元件，通过使用符号标记(’)区别第二优选实施例的组成部分。半导体芯片封装10、10’的第一和第二优选实施例大致为类似构造，除了第一优选实施例的裸基板28以及第二优选实施例的基板封装或封装器件28’。
优选半导体芯片封装10，10’包括具有底侧30、30’以及上侧32、32’的基板28和基板封装28’。底侧30、30’的外围部分34、34’固定于支座14并且底侧30、30’的中心部分36、36’通过半导体芯片封装10，10’中的中心窗口18暴露。基板28和基板封装28’的中心部分36、36’通过中心窗口18暴露从而为优选实施例的半导体芯片封装10、10’提供附加的输入/输出能力。
基板封装或封装器件28’包括附接且电连接于基板29b’的第一半导体芯片29a’以及覆盖封装器件28’的第一半导体芯片29a’和基板29b’的至少一部分的模塑料29c’。封装器件28’的第一半导体芯片29a’优选利用焊料球31’电连接于封装器件28’的基板28b’，但是并不限于此且能够以几乎允许基板28b’和第一半导体芯片29a’之间电连接以及能够承受半导体芯片封装组件10’的正常工作条件的任何方式电连接于基板28b’。例如，第一半导体芯片29a’可以通过键合丝线或通过键合丝线与焊料球31’或其他电连接机制和/或方法与基板29b’连接。
参考附图6，在优选实施例中，基板28和基板封装28’可包括处于中心部分36的基板球栅阵列焊盘38。相应地，基板球栅阵列焊盘38通过半导体芯片封装组件10，10’的中心窗口18暴露。基板球栅阵列焊盘38为半导体芯片封装组件10，10’提供输入和输出。优选的半导体芯片封装组件10，10’不限于包括通过中心部分36中的中心窗口18暴露的基板球栅阵列焊盘38而是可包括几乎任何在半导体芯片封装组件10，10’的中心部分36处允许连至或源自基板28或基板封装28’的输入和输出或外部连接的连接元件或机制。
参考附图1A-3，基板28或基板封装28’优选具有基板外围边缘40，40’并且支座14优选具有支座外围边缘42。基板外围边缘40、40’与支座外围边缘42具有几乎相同的尺寸，从而在半导体芯片封装组件10，10’中，基板外围边缘40、40’位于支座外围边缘42处。在第一优选实施例中，裸基板28可被切割或或锯切使得其基板外围边缘40大致与支座外围边缘42相同或具有相同的尺寸以便组装。在第二优选实施例中，优选将基板封装28’或支座14形成的尺寸为使得基板外围边缘40’与支座外围边缘42的尺寸基本上相同。相应地，仅基板28和基板封装28’底侧30，30’的外围部分34，34’各自被支座14覆盖并且通过中心窗口18暴露中心部分36，36’。基板外围边缘40，40’不限制为具有与支座外围边缘42相同或基本上相同的尺寸，依赖于半导体芯片封装10，10’的特定设计或设计者的需求，基板外围边缘40，40’和支座外围边缘42可另外设定大小和尺寸。
基板28或基板封装28’底侧30，30’的外围部分34，34’优选利用粘合剂固定于支座14。在优选实施例中，基板28或基板封装28’利用环氧树脂粘合剂或热固粘合带固定于支座14，但是并不限于此。外围部分34，34’可采用本领域技术人员已知的其他粘合剂固定于支座14或可另外采用例如卡紧、扣紧方式固定于支座14或者另外将基板28或基板封装28’固定于引线框12。优选的粘合剂可包括环氧树脂粘合剂、热固粘合剂、热塑粘合剂、粘合带或能够将28或基板封装28’固定于引线框12的其他粘合剂。在优选实施例中，基板28或基板封装28’包括多层金属互连以及多输入/输出布局。
在半导体芯片封装10，10’的优选实施例中，外围部分34，34’面对或面向结合于支座14且中心窗口18通常被外围部分34，34’界定。
参考图2A-5B，在优选实施例中，分别地，半导体芯片44固定于基板28的上侧32且第二半导体芯片44’固定于基板封装的上侧32’。半导体芯片44和44’分别与多个引线16以及基板28和基板封装28’电连接，或者分别与至少一些引线16以及基板28和基板封装28’电连接。在半导体芯片封装10的第一优选实施例中，半导体芯片44固定于裸基板28且电连接于其上及引线框12。在第二优选实施例中，第二半导体芯片44’通过例如管芯附接粘合剂或粘合带固定于基板封装28’。半导体芯片44和第二半导体芯片44’优选通过本领域技术人员熟知的丝线键合方式连接到多个引线16和基板28或基板封装28’。丝线键合工具46优选被设计和用于支撑基板28和基板封装28’以及丝线键合期间支座14以及基板28和基板封装28’之间的任何平面度差异。丝线键合工具46可以包括台阶46a，以便在丝线键合期间通过接合中心窗口18而防止振跳来支撑基板28或基板封装28’以及引线框12。
参考图5A-7，在第一优选实施例中，模塑料48固定于引线框12和半导体芯片44的至少一部分从而保护芯片44、基板28和引线框12。类似地，在第二优选实施例中，第二模塑料48’固定于引线框12、封装器件28’以及第二半导体芯片44’的至少一部分从而保护第二半导体芯片44’、引线框12和封装器件28’。在半导体芯片封装10，10’的优选实施例中，模塑料48和第二模塑料48’将引线框12、基板28或基板封装28’以及半导体芯片44或第二半导体芯片44’固定在一起。在优选实施例中，模塑料48或第二模塑料48’包括环氧树脂模塑料，但是并不限于此，还可以包括能够实现优选实施中的模塑料48或第二模塑料48’的通常尺寸和形状且承受模塑料48，48’正常工作条件的几乎任何模塑料。
参考图1-7，在操作中，可通过将基板28或基板封装28’的底侧30，30’安装到引线框12组装优选的半导体芯片封装10，10’，从而使得底侧30，30’的外围部分34，34’面对或面向结合于支座14，且底侧30，30’的中心部分36，36’通过引线框12的中心窗口18暴露。在将基板28或基板封装28’安装到引线框12之前，基板28或基板封装28’的基板外围边缘40，40’的尺寸优选设定为大致具有与支座14的支座外围边缘42相同的尺寸。在基板28或基板封装28’的安装之前，中心窗口18也优选形成在引线框12和支座14中。基板28或基板封装28’优选利用环氧树脂配剂(epoxy dispense)或热固粘合带附接到引线框12，但是并不限于此且可用其他方式固定于引线框12。
在第一优选实施例中，基板28用作半导体芯片44的基座平台，半导体芯片44优选是本领域已知的形成在硅基板上的集成电路，用于半导体芯片44到基板28的附接。半导体芯片44优选利用环氧树脂配剂或热固粘合带附接于基板28。半导体芯片44优选在丝线键合之前安装到基板28上。
然后半导体芯片44或第二半导体芯片44’优选分别丝线键合到基板28或引线框12。丝线键合工具46的台阶46a优选在丝线键合工艺期间支撑基板28或基板封装28’从而防止丝线键合期间的引线框12、基板28或基板封装28’和芯片44的反弹或常见的移动。丝线键合工具46可以包括丝线键合加热块46。
参考图5A-7，组件包括模或模塑料48，48’或被模或模塑料48，48’密封，从而使得基板28或基板封装28’的底侧30，30’的中心部分36，36’通过中心窗口18暴露。中心部分36、36’优选由中心窗口18的长度L和宽度W限定从而提供通过中心窗口18的输入和输出。多个引线16以及由通过中心窗口18提供的输入和输出的这种结合提供了改进的丝线键合复杂性并且可以利用基板28或基板封装28’的多层金属互连和多输入/输出布局在基板引脚指上进行丝线键合。第一和第二优选实施例的优选半导体芯片封装10、10’开发了出集成具有高密度丝线键合(高密度丝线键合通常由封装引线数量和内部引线的容量所限制)的多功能硅或半导体芯片44、44’的可能性，以在引线封装平台上处理多条丝线。
参考附图7，优选半导体芯片封装10、10’可安装于电路板50。中心部分36，36’可包括基板球栅阵列焊盘38并且电路板50可包括补偿球栅阵列52。球栅阵列52可与基板球栅阵列焊盘38互连从而提供基板28或基板封装28’与电路板50之间的连接。另外，多个引线16优选安装于电路板50的引线互连焊盘54从而在优选半导体芯片封装10、10’与电路板50之间提供进一步输入/输出。
优选半导体芯片封装10、10’联合电路板50与基板28或基板封装28’之间通过中心窗口18的的互连以及电路板50之间的利用多个引线16的互连。因此，在不使用焊料球的情况下，半导体芯片封装10、10’可实现用于芯片封装10、
10’的多个或增加的输入/输出。
在优选实施例中，所使用的将基板28或基板封装28’固定于引线框12的粘合剂导致第一固化工艺，并且随后的半导体芯片44固化到基板28或基板封装28’导致第二固化工艺。优选半导体芯片封装10，10’不限于包括多步固化工艺，并且部件可部分结合地组装，且随后在单个固化工艺中固化以加速组装及生产。
半导体芯片44，44’优选在引线框12中通过键合丝线56丝线键合或电连接到基板28或基板封装28’。在优选实施例中，多条键合丝线56用于将半导体芯片44与多条引线16互连。
在优选实施例中，在将半导体芯片封装10，10’安装于电路板50之前，球栅阵列或焊料柱52优选附接于电路板50。球栅阵列或焊料柱52相对于电路板50的预附接有利于到基板28或基板封装28’的球栅阵列焊盘38的互连。球栅阵列52以及基板球栅阵列焊盘38的尺寸以及间隔优选设定为彼此匹配，从而实现好的互连特性且减小回流工艺后的焊料开裂。
较之传统封装，第一和第二优选实施例的优选半导体芯片封装10、10’对相同的封装占用面积通常能够增加输入/输出。由于增加了封装复杂性，这些优选的半导体芯片封装10、10’通常赠强了封装应用。
如本领域技术人员所熟知的，在组装工艺中，优选的基板28，封装基板28’以及半导体芯片44、44’可利用工具58布置及精确操控。
在权利要求数中，词语“包括”、“包含”或“具有”不排除除那些权利要求已经列出的其他元件或步骤的存在。进而，此处使用的词组“一”或“一个”限定为一个或多个。同样，在权利要求中的介绍性词语例如“至少一个”以及“一个或多个”的使用不应被解释为暗示了，另外的权利要求元件经由不定冠词“a”或“an”的引入，限制了包括这样引入的权利要求元件的任何特定权利要求为仅包含一个这样的元件的发明，即使当相同的权利要求包括介绍性词语“一个或多个”或“至少一个”以及不定冠词如“a(一)”或“an(一个)”。对于定冠词同样有效。除非另外说明，词语如“第一”或“第二”用于区别该词语所描述的元件。因此，这些词语并非意图说明这些元件的时间的或其他的优先级。在相互不同方案中引用的某一方案的事实并非表示这些方案的组合不能被更有效的使用。
附图提供关于在上述说明书中未详细描述的组件、系统以及方法的附加详细说明，并且在阅读本申请，包括附图之后，对本领域技术人员来说，优选组件、系统以及方法的操作是显然的。
本领域技术人员应该理解，在不脱离发明概念的前提下，上述实施例可以改变。例如，元件的不同组合可布置在一起并且从多个实施例组合以限定半导体芯片封装组件，以及多个优选半导体芯片封装能够经由电路板50彼此连接。因而可理解到，本发明不限于所公开的特定实施例，而是意图覆盖处于如权利要求书所限定的本发明精神和范围内的修改。

Claims (9)

1.一种半导体芯片封装，包括：
引线框，其具有支座，围绕所述支座的多个引线以及通过所述支座的中心窗口；
封装器件，其包括附接且电连接于基板的第一半导体芯片以及覆盖所述第一半导体芯片和基板的至少一部分的第一模塑料，所述封装器件具有底侧和上侧，所述底侧的外围部分固定于所述支座且所述底侧的中心部分通过所述中心窗口暴露；
第二半导体芯片，其固定于所述封装器件的所述上侧，其中所述第二半导体芯片与所述多个引线电连接；以及
第二模塑料，其覆盖所述引线框的至少一部分、所述封装器件和所述第二半导体芯片。
2.权利要求1所述的半导体芯片封装，其中所述第一半导体芯片通过焊料球和键合丝线中的一种电连接到所述基板。
3.权利要求2所述的半导体芯片封装，其中所述第二半导体芯片通过键合丝线电连接到所述多个引线。
4.权利要求1所述的半导体芯片封装，其中所述封装器件的所述中心部分包括基板球栅阵列焊盘。
5.权利要求1所述的半导体芯片封装，其中所述基板包括多层金属互连和多输入/输出布局。
6.一种半导体芯片封装，包括：
引线框，其具有支座、围绕所述支座的多个引线以及通过所述支座的中心窗口；
具有底侧和上侧的基板，其中所述底侧的外围部分固定于所述支座且所述底侧的中心部分通过所述中心窗口暴露；
固定于所述基板的所述上侧的半导体芯片，其中所述半导体芯片与所述多个引线和所述基板电连接；以及
覆盖所述引线框和所述半导体芯片的至少一部分的模塑料。
7.权利要求6所述的半导体芯片封装，其中所述基板的所述中心部分包括球栅阵列焊盘。
8.权利要求6所述的半导体芯片封装，其中所述半导体芯片通过键合丝线电连接到所述多个引线和所述基板，并且所述键合丝线以所述模塑料覆盖。
9.权利要求6所述的半导体芯片封装，其中所述基板包括多层金属互连和多输入/输出布局。
CN201310150287.1A 2013-03-05 2013-03-05 引线框和基板半导体封装 Pending CN104037149A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310150287.1A CN104037149A (zh) 2013-03-05 2013-03-05 引线框和基板半导体封装
US14/142,924 US9190353B2 (en) 2013-03-05 2013-12-30 Lead frame and substrate semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310150287.1A CN104037149A (zh) 2013-03-05 2013-03-05 引线框和基板半导体封装

Publications (1)

Publication Number Publication Date
CN104037149A true CN104037149A (zh) 2014-09-10

Family

ID=51467867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150287.1A Pending CN104037149A (zh) 2013-03-05 2013-03-05 引线框和基板半导体封装

Country Status (2)

Country Link
US (1) US9190353B2 (zh)
CN (1) CN104037149A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111443230A (zh) * 2019-01-17 2020-07-24 英飞凌科技股份有限公司 具有可布线模制引线框的电流传感器设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
EP4525037A1 (en) 2023-07-26 2025-03-19 Diodes Incorporated Semiconductor chip package and manufacturing method therefor
CN119381375A (zh) * 2023-07-26 2025-01-28 达尔科技股份有限公司 半导体芯片封装件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
JPH07211852A (ja) * 1994-01-21 1995-08-11 Sony Corp リードフレーム、それを用いた半導体装置及びその製造装置
US20090278242A1 (en) * 2008-05-12 2009-11-12 Advanced Semiconductor Engineering, Inc. Stacked type chip package structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012386A (en) 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5252784A (en) 1990-11-27 1993-10-12 Ibiden Co., Ltd. Electronic-parts mounting board and electronic-parts mounting board frame
JPH0837252A (ja) 1994-07-22 1996-02-06 Nec Corp 半導体装置
US6201186B1 (en) * 1998-06-29 2001-03-13 Motorola, Inc. Electronic component assembly and method of making the same
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6667439B2 (en) * 2000-08-17 2003-12-23 Authentec, Inc. Integrated circuit package including opening exposing portion of an IC
US6440779B1 (en) * 2001-05-16 2002-08-27 Siliconware Precision Industries Co., Ltd. Semiconductor package based on window pad type of leadframe and method of fabricating the same
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6894400B1 (en) * 2004-05-25 2005-05-17 Agere Systems Inc. Robust electronic device packages
TW200729429A (en) * 2006-01-16 2007-08-01 Siliconware Precision Industries Co Ltd Semiconductor package structure and fabrication method thereof
US8354742B2 (en) * 2008-03-31 2013-01-15 Stats Chippac, Ltd. Method and apparatus for a package having multiple stacked die
US8097963B1 (en) * 2009-04-28 2012-01-17 Maxim Integrated Products, Inc. Electrically conductive matrix for z-axis interconnect
US8304887B2 (en) 2009-12-10 2012-11-06 Texas Instruments Incorporated Module package with embedded substrate and leadframe
US9437561B2 (en) * 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
JPH07211852A (ja) * 1994-01-21 1995-08-11 Sony Corp リードフレーム、それを用いた半導体装置及びその製造装置
US20090278242A1 (en) * 2008-05-12 2009-11-12 Advanced Semiconductor Engineering, Inc. Stacked type chip package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111443230A (zh) * 2019-01-17 2020-07-24 英飞凌科技股份有限公司 具有可布线模制引线框的电流传感器设备

Also Published As

Publication number Publication date
US9190353B2 (en) 2015-11-17
US20140252581A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
US6720666B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
CN102683221B (zh) 半导体装置及其组装方法
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
US8692387B2 (en) Stacked die semiconductor package
US7378301B2 (en) Method for molding a small form factor digital memory card
TWI489563B (zh) 預先模鑄成形且封裝粘著的多晶粒半導體封裝
US20100164078A1 (en) Package assembly for semiconductor devices
CN103165562A (zh) 无引线封装半导体器件
US9147600B2 (en) Packages for multiple semiconductor chips
CN101118895A (zh) 具有内置热沉的半导体器件
CN104051334A (zh) 半导体封装和封装半导体装置的方法
CN101256966B (zh) 半导体器件及制备方法
WO2008127816A1 (en) Optical coupler package
JP2008047918A (ja) 蓋アタッチ・アタッチメントが機械的に分離されたプラスチック・オーバーモールドされたパッケージ
CN101286502A (zh) 半导体封装结构
CN104037149A (zh) 引线框和基板半导体封装
US7692290B2 (en) Heat slug and semiconductor package
US7439098B2 (en) Semiconductor package for encapsulating multiple dies and method of manufacturing the same
US9305898B2 (en) Semiconductor device with combined power and ground ring structure
US10468319B2 (en) Low-profile electronic package
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
TWI616994B (zh) 一種無基板器件及其製造方法
US9870986B2 (en) Single or multi chip module package and related methods
CN103972196A (zh) 利用倒装芯片片芯附接的阵列引线框架封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140910

WD01 Invention patent application deemed withdrawn after publication