[go: up one dir, main page]

CN103996661B - Sram版图的生成方法 - Google Patents

Sram版图的生成方法 Download PDF

Info

Publication number
CN103996661B
CN103996661B CN201410253555.7A CN201410253555A CN103996661B CN 103996661 B CN103996661 B CN 103996661B CN 201410253555 A CN201410253555 A CN 201410253555A CN 103996661 B CN103996661 B CN 103996661B
Authority
CN
China
Prior art keywords
unit
sram
nmos
size
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410253555.7A
Other languages
English (en)
Other versions
CN103996661A (zh
Inventor
马杰
刘梅
崔丛丛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410253555.7A priority Critical patent/CN103996661B/zh
Publication of CN103996661A publication Critical patent/CN103996661A/zh
Application granted granted Critical
Publication of CN103996661B publication Critical patent/CN103996661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种SRAM版图的生成方法，先形成第一单元，然后复制第一单元形成第二单元，连接第一单元和第二单元构成SRAM，把SRAM中相同的参数归类，可以实现SRAM版图的自动生成，从而能够高效完成不同尺寸大小SRAM版图的实现，简化SRAM版图的设计，从而降低人工设计版图过程中产生的错误率，并缩短SRAM版图实现时间。

Description

SRAM版图的生成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种SRAM版图的生成方法。
背景技术
SRAM(Static Random Access Memory，静态随机存储记忆体)是一种只要供电就保持数据的半导体存储器。SRAM具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等优点，广泛应用于各种电子器件中。因此，SRAM是任何一个半导体逻辑制程都不可缺少的部分。
基本的SRAM单元由两个交叉耦合的反相器和两个存取晶体管(通常为NMOS晶体管)构成，属于一个典型的六晶体管SRAM(6T SRAM)。具体的，SRAM可划分为第一反相器(Inverter)、第二反相器和两个NMOS晶体管(简称为NPASS)，其中第一反相器由第一PMOS晶体管和第一NMOS晶体管组成，第二反相器由第二PMOS晶体管和第二NMOS晶体管组成，加上两个NMOS晶体管一共由六个晶体管(Transistor)组成。
传统SRAM版图的生成方法是通过软件分别对每一个晶体管进行生成，然后组合成SRAM。虽然传统SRAM版图的生成方法可以满足目前SRAM版图的设计要求，但是由于SRAM中有6个晶体管，并且每个晶体管均有多个尺寸需要定义，例如栅极尺寸、有源区尺寸、以及注入层和阱层的尺寸均需要定义，因此，传统的SRAM版图的生成方法效率不高，尤其当SRAM需要对尺寸进行修改的时候，需要改动的尺寸较多，这样人为操作经常会对SRAM版图的生成产生不必要的错误，并且耗费大量的时间和精力。
发明内容
本发明的目的在于提供一种SRAM版图的生成方法，能够归类相同的参数，实现SRAM版图的自动生成，提高效率。
为了实现上述目的，本发明提出了一种SRAM版图的生成方法，包括步骤：
定义第一反相器栅极的形状和尺寸；
由所述第一反相器栅极的形状和尺寸定义出第一反相器中的第一PMOS晶体管和第一NMOS晶体管有源区的形状和尺寸；
定义第一输入端NMOS栅极的形状和尺寸；
以所述第一输入端NMOS栅极的形状和尺寸定义出所述第一输入端NMOS有源区的形状和尺寸；
以所述第一输入端NMOS有源区的形状和尺寸定义出第一注入层和第一阱层的形状和尺寸；
使所述第一PMOS晶体管和第一NMOS晶体管的漏极连接在一起，使所述第一输入端NMOS和第一NMOS晶体管的有源区连接在一起，并且使所述第一输入端NMOS和第一NMOS晶体管的漏极也连接在一起，从而构成第一单元；
复制所述第一单元，旋转180度，形成第二单元；
使所述第一单元中的第一PMOS晶体管漏极和第二单元中的第二反相器栅极相连，使所述第二单元中的第二PMOS晶体管漏极和第一单元中的第一反相器栅极相连，从而生成SRAM版图。
进一步的，所述第一PMOS晶体管和第一NMOS晶体管的漏极通过通孔连线和金属连线连接在一起。
进一步的，所述第一输入端NMOS和第一NMOS晶体管的漏极通过通孔连线连接在一起。
进一步的，所述第一单元中的第一PMOS晶体管漏极和第二单元中的第二反相器栅极通过通孔连线相连。
进一步的，所述第二单元中的第二PMOS晶体管漏极和第一单元中的第一反相器栅极通过通孔连线相连。
进一步的，所述通孔连线均通过金属连线引出。
与现有技术相比，本发明的有益效果主要体现在：先形成第一单元，然后复制第一单元形成第二单元，连接第一单元和第二单元构成SRAM，把SRAM中相同的参数归类，可以实现SRAM版图的自动生成，从而能够高效完成不同尺寸大小SRAM版图的实现，简化SRAM版图的设计，从而降低人工设计版图过程中产生的错误率，并缩短SRAM版图实现时间。
附图说明
图1为本发明一实施例中SRAM版图的生成方法的流程图；
图2为本发明一实施例中第一单元的结构示意图；
图3为本发明一实施例中SRAM版图的结构示意图。
具体实施方式
下面将结合示意图对本发明的SRAM版图的生成方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想是，由于6T SRAM具有第一反相器、第一输入端NMOS、第二反相器以及第二输入端NMOS组成，并且第一反相器中第一NMOS晶体管、第一PMOS晶体管分别和第二反相器中中的第二NMOS晶体管、第二PMOS晶体管参数完全相同，并且第一输入端NMOS和第二输入端NMOS的参数也完全相同，因此可以将具有大量相同的参数进行归类，形成第一单元，然后复制第一单元进行旋转获得第二单元，将第一单元和第二单元进行连接即可以获得6T SRAM版图。
具体的，请参考图1、图2和图3，图1为本发明一实施例中SRAM版图的生成方法的流程图，图2为本发明一实施例中第一单元的结构示意图，图3为本发明一实施例中SRAM版图的结构示意图；在本实施例中，提出的SRAM版图的生成方法，包括步骤：
S100：定义第一反相器栅极61的形状和尺寸；
在步骤S100中，第一反相器栅极61的形状和尺寸可以根据具体的工艺要求来决定，不同的栅极61尺寸可以获得不同尺寸的SRAM版图。
S200：由所述第一反相器栅极61的形状和尺寸定义出第一反相器10中的第一PMOS晶体管12和第一NMOS晶体管11有源区的形状和尺寸；
S300：定义第一输入端NMOS栅极62的形状和尺寸；
同样的，在步骤S300中，第一输入端NMOS栅极62的形状和尺寸可以根据具体的工艺要求来决定，不同的第一输入端NMOS栅极62尺寸可以获得不同尺寸的SRAM版图。
S400：以所述第一输入端NMOS栅极62的形状和尺寸定义出所述第一输入端NMOS30有源区的形状和尺寸；
S500：以所述第一输入端NMOS30有源区的形状和尺寸定义出第一注入层13和第一阱层14的形状和尺寸；
S600：使所述第一PMOS晶体管12和第一NMOS晶体管11的漏极连接在一起，使所述第一输入端NMOS30和第一NMOS晶体管11的有源区连接在一起，并且使所述第一输入端NMOS30和第一NMOS晶体管11的漏极也连接在一起，从而构成第一单元，如图2所示；
S700：复制所述第一单元，旋转180度，形成第二单元；
其中，所述第二单元中包括第二反相器20、第二输入端NMOS40、第二注入层和第二阱层，所述第二反相器20中包括第二反相器栅极63、第一PMOS晶体管22和第一NMOS晶体管21，所述第二输入端NMOS40包括第二输入端NMOS栅极64，如图3所示，在此，为了附图的简洁，图3中省略了第一注入层13、第一阱层14、第二注入层、第二阱层以及部分金属连线。
S800：使所述第一单元中的第一PMOS晶体管12漏极和第二单元中的第二反相器栅极63相连，使所述第二单元中的第二PMOS晶体管22漏极和第一单元中的第一反相器栅极61相连，从而生成SRAM版图。
在本实施例中，所述第一PMOS晶体管12和第一NMOS晶体管11的漏极通过通孔连线50和金属连线70连接在一起；所述第一输入端NMOS30和第一NMOS晶体管11的漏极通过通孔连线50连接在一起；所述第一单元中的第一PMOS晶体管12漏极和第二单元中的第二反相器栅极63通过通孔连线50相连；所述第二单元中的第二PMOS晶体管漏极22和第一单元中的第一反相器栅极61通过通孔连线50相连；实际生产中，所述通孔连线50均通过金属连线70引出，以方便外接电路。
采用本实施例提出的SRAM版图生成方法，采用SMARTCELL软件进行实现，无需针对每一个晶体管进行尺寸的修改和定义，只需要修改较少的自变量，如第一反相器栅极的形状和尺寸、第一输入端NMOS栅极的形状和尺寸即可实现对6个晶体管的全部形状和尺寸的修改。因此，可以较快捷的获得不同尺寸的SRAM，降低了人工修改较多参数可能出现的错误概率。
综上，在本发明实施例提供的SRAM版图的生成方法中，先形成第一单元，然后复制第一单元形成第二单元，连接第一单元和第二单元构成SRAM，把SRAM中相同的参数归类，可以实现SRAM版图的自动生成，从而能够高效完成不同尺寸大小SRAM版图的实现，简化SRAM版图的设计，从而降低人工设计版图过程中产生的错误率，并缩短SRAM版图实现时间。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (6)

1.一种SRAM版图的生成方法，包括步骤：
定义第一反相器栅极的形状和尺寸；
由所述第一反相器栅极的形状和尺寸定义出第一反相器中的第一PMOS晶体管和第一NMOS晶体管有源区的形状和尺寸；
定义第一输入端NMOS栅极的形状和尺寸；
以所述第一输入端NMOS栅极的形状和尺寸定义出所述第一输入端NMOS有源区的形状和尺寸；
以所述第一输入端NMOS有源区的形状和尺寸定义出第一注入层和第一阱层的形状和尺寸；
使所述第一PMOS晶体管的漏极和第一NMOS晶体管的漏极连接在一起，使所述第一输入端NMOS的有源区和第一NMOS晶体管的有源区连接在一起，并且使所述第一输入端NMOS的漏极和第一NMOS晶体管的漏极也连接在一起，从而构成第一单元；
复制所述第一单元，旋转180度，形成第二单元；
使所述第一单元中的第一PMOS晶体管漏极和第二单元中的第二反相器栅极相连，使所述第二单元中的第二PMOS晶体管漏极和第一单元中的第一反相器栅极相连，从而生成SRAM版图。
2.如权利要求1所述的SRAM版图的生成方法，其特征在于，所述第一PMOS晶体管的漏极和第一NMOS晶体管的漏极通过通孔连线和金属连线连接在一起。
3.如权利要求2所述的SRAM版图的生成方法，其特征在于，所述第一输入端NMOS的漏极和第一NMOS晶体管的漏极通过通孔连线连接在一起。
4.如权利要求3所述的SRAM版图的生成方法，其特征在于，所述第一单元中的第一PMOS晶体管漏极和第二单元中的第二反相器栅极通过通孔连线相连。
5.如权利要求4所述的SRAM版图的生成方法，其特征在于，所述第二单元中的第二PMOS晶体管漏极和第一单元中的第一反相器栅极通过通孔连线相连。
6.如权利要求5所述的SRAM版图的生成方法，其特征在于，所述通孔连线均通过金属连线引出。
CN201410253555.7A 2014-06-09 2014-06-09 Sram版图的生成方法 Active CN103996661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410253555.7A CN103996661B (zh) 2014-06-09 2014-06-09 Sram版图的生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410253555.7A CN103996661B (zh) 2014-06-09 2014-06-09 Sram版图的生成方法

Publications (2)

Publication Number Publication Date
CN103996661A CN103996661A (zh) 2014-08-20
CN103996661B true CN103996661B (zh) 2017-02-08

Family

ID=51310775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410253555.7A Active CN103996661B (zh) 2014-06-09 2014-06-09 Sram版图的生成方法

Country Status (1)

Country Link
CN (1) CN103996661B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852031B (zh) * 2019-07-02 2023-05-16 深圳信息职业技术学院 一种实现棍棒图设计中有源区共用的方法
CN115394844B (zh) * 2022-10-26 2023-04-07 合肥晶合集成电路股份有限公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015614A (ja) * 1999-06-30 2001-01-19 Matsushita Electronics Industry Corp 半導体記憶装置
CN1763928A (zh) * 2004-10-18 2006-04-26 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN101859774A (zh) * 2005-10-07 2010-10-13 株式会社瑞萨科技 半导体器件及其制造方法
CN102136479A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 Sram单元
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853791B2 (en) * 2006-11-06 2014-10-07 Infineon Technologies Ag SRAM memory cell having a dogleg shaped gate electrode structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015614A (ja) * 1999-06-30 2001-01-19 Matsushita Electronics Industry Corp 半導体記憶装置
CN1763928A (zh) * 2004-10-18 2006-04-26 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN101859774A (zh) * 2005-10-07 2010-10-13 株式会社瑞萨科技 半导体器件及其制造方法
CN102136479A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 Sram单元
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列

Also Published As

Publication number Publication date
CN103996661A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
US9412742B2 (en) Layout design for manufacturing a memory cell
US20210406439A1 (en) Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
TWI538095B (zh) 在標準元件中之電源繞線
US9984192B2 (en) Cell having shifted boundary and boundary-shift scheme
CN103956184B (zh) 一种基于dice结构的改进sram存储单元
US12147750B2 (en) Multiplexer
CN103996661B (zh) Sram版图的生成方法
JP2008041097A5 (zh)
CN104202032A (zh) 单相位时钟低电平异步复位低功耗触发器及其控制方法
US9703911B2 (en) Method for library having base cell and VT-related
CN102386908B (zh) 一种绝热多米诺电路及绝热多米诺三值与门电路
CN104836570A (zh) 一种基于晶体管级的与/异或门电路
CN105070316B (zh) 一种具有复制单元字线电压抬升技术的sram时序控制电路
Shizuku et al. A 24-transistor static flip-flop consisting of nors and inverters for low-power digital vlsis
US11159163B2 (en) Single phase clock-gating circuit
CN104881515A (zh) 一种考虑可制造性的基于本体的设计方法
US9697889B1 (en) Method and apparatus for read assist to achieve robust static random access memory (SRAM)
CN104575588A (zh) 双胞胎存储单元
US11532352B2 (en) Enhanced read sensing margin for SRAM cell arrays
US9747399B2 (en) Method and apparatus for providing rule patterns on grids
TW202240455A (zh) 多位元胞元
US12085970B1 (en) High-voltage IO drivers
CN106155181A (zh) 半导体架构和相应半导体装置
US11876516B2 (en) Non-fighting level shifters
CN114710150B (zh) 一种cmos全加器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant