CN103985677A - 超薄塑封半导体元器件框架、元器件及其制备方法 - Google Patents
超薄塑封半导体元器件框架、元器件及其制备方法 Download PDFInfo
- Publication number
- CN103985677A CN103985677A CN201410256976.5A CN201410256976A CN103985677A CN 103985677 A CN103985677 A CN 103985677A CN 201410256976 A CN201410256976 A CN 201410256976A CN 103985677 A CN103985677 A CN 103985677A
- Authority
- CN
- China
- Prior art keywords
- framework
- chip
- ultra
- pin
- semiconductor components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000004033 plastic Substances 0.000 title abstract description 18
- 229920003023 plastic Polymers 0.000 title abstract description 18
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000003466 welding Methods 0.000 claims abstract description 57
- 238000005260 corrosion Methods 0.000 claims abstract description 26
- 230000007797 corrosion Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000003825 pressing Methods 0.000 claims abstract description 3
- 239000007788 liquid Substances 0.000 claims description 35
- 239000004593 Epoxy Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- 239000011148 porous material Substances 0.000 claims description 12
- 239000007921 spray Substances 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910021591 Copper(I) chloride Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005266 casting Methods 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 5
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000011863 silicon-based powder Substances 0.000 claims description 5
- 238000005507 spraying Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 4
- 239000005022 packaging material Substances 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 14
- 239000010453 quartz Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 241000220317 Rosa Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000010257 thawing Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种超薄塑封半导体元器件框架，所述框架上通过机械模压或腐蚀的方法形成一层以上用于容纳芯片的台阶。还公开了一种超薄塑封半导体元器件，包括：一上述的超薄塑封半导体元器件框架；一个以上的芯片，多个焊丝和引脚，以及塑封体。还公开了超薄塑封半导体元器件的制备方法。本发明的超薄塑封半导体元器件框架被设计成多层台阶结构，有利于元器件整体封装厚度的减小，且不易露丝，组装得到的超薄塑封半导体元器件封装尺寸减小，适合应用于超薄电子产品中。框架和引脚上通孔的设计使得封装时封装材料可以挤入通孔中，使塑封体和框架结合更紧密。
Description
技术领域
本发明涉及到一种超薄塑封半导体元器件框架、元器件及其制备方法，属于半导体元器件制造领域。
背景技术
随着电子产品的轻薄化及产品性能的多功能化，产品的组装方式逐渐多芯片化，封装形式由贴片式逐步替代了插件式，且朝着微型化、超薄化的方面发展。这就需要依赖先进的设计技术、材料技术，特别是Mems技术等来实现这一系列的目标。Mems技术的发展使微型元器件及模块的研发提高到了一个新的水平，利用微电子机械加工技术将微米级的敏感元件、信号处理器、数据处理装置集成在同一芯片上已逐渐成为芯片设计的主流发展技术，同时，对于由于客观原因不能组合设计的芯片，往往采用多芯片组装的方式，来实现产品多功能的需要。
多芯片组装工艺中，经常会遇到芯片间的厚薄不同，大小不一的情况，这会导致整个成品的封装尺寸变大（长、宽、高度）。以贴片速度传感器为例，如图1所示，使用平面框架，框架上组装有1个芯片3，框架1的厚度为0.11mm，由于操作时焊丝4的弧度需要达到0.10mm才能保证焊丝不会接触到框架或者芯片的其他位置，因此塑封体6的厚度需要达到0.45mm才能保证不露丝，亦即现有技术的速度传感器最低厚度为0.45mm。对于目前越做越薄的电子产品例如手机、平板电脑而言，封装的半导体元器件的尺寸特别是厚度严重影响其超薄化进程。而且由于框架材料与封装材料的异质性，封装半导体元器件使用一段时间后容易开裂，影响产品质量。
发明内容
本发明的目的是提供一种能有效降低芯片封装厚度的超薄塑封半导体元器件框架。
为达到发明目的，本发明采用的技术方案为：一种超薄塑封半导体元器件框架，用于一个以上的芯片组装，所述框架上通过机械模压或腐蚀的方法形成一层以上用于容纳芯片的台阶，框架在台阶位置的厚度小于框架其他位置的厚度，同一台阶位置的厚度相同，不同台阶位置的厚度可以不相同。
优选的，所述框架所用材料为铜合金。
本发明还公开了一种超薄塑封半导体元器件，包括：
一上述的超薄塑封半导体元器件框架；
一个以上的芯片，粘合在超薄塑封半导体元器件框架的台阶位置；
多个焊丝和引脚，焊丝一端连在芯片上，另一端与引脚连接；
塑封体，超薄塑封半导体元器件框架的全部或部分、芯片的全部、焊丝的全部和引脚的部分封装在塑封体中。
优选的，所述框架位于塑封体以内、不会被芯片覆盖的部分设有多个通孔，所述通孔直径小于0.1mm。
优选的，框架以其上塑封体厚的一面为正面，另一面为反面，所述通孔位于框架正面的一端直径小于位于框架反面的一端直径。
优选的，所述引脚位于塑封体以内的部分设有多个通孔，所述通孔直径小于0.1mm。
本发明还公开了上述的超薄塑封半导体元器件的制备方法，其步骤包括：
a、 将合适厚度的铜合金片材切成框架形状，清洁框架表面；
b、 在框架不需要形成台阶的位置表面上均匀涂覆一层抗蚀液，将框架浸入腐蚀液中进行腐蚀，腐蚀到预定厚度时取出，形成第一层台阶，其中腐蚀液的配方为：水中添质量分数为10~15%的FeCl3、3~5%的CuCl2和2~4%的HCl；
c、 有需要的时候，重复步骤b形成第二层或者更多层台阶；
d、 用温度50~60℃，质量分数为4-8%的NaOH溶液喷淋框架表面以去除表面涂覆的抗蚀液，喷淋压力为2~3kg/cm2，然后用30~40℃的水喷淋框架表面；
e、 在温度350-400℃下，将芯片置于框架的台阶位置上，芯片表面的背金层熔化，与框架台阶表面融合，形成欧姆接触；
f、 将铜质焊接引线的一端焊接在芯片的焊区，另一端焊接在引脚上，形成芯片与引脚之间的焊丝；
g、 将焊接后的框架整体放入浇注模具中，使框架、芯片、焊丝的全部及引脚与焊丝焊接的一端位于浇注腔内，再将由二氧化硅、环氧树脂、硅微粉组分的包封材料加热融化后注入浇注腔中，待其冷却固化后取出。
优选的，步骤c完成后，将框架整体和引脚全部涂覆一层抗蚀液，在框架不会被芯片覆盖的位置以及引脚将要被封装的一端将抗蚀液融化出一个个的细孔，细孔在框架正反面的位置一一对应，其中框架反面位置的细孔直径大于框架正面位置对应的细孔直径，然后将框架浸入腐蚀液中进行腐蚀，腐蚀到通孔形成后取出，再进行步骤d。
优选的，步骤c完成后，将框架不会被芯片覆盖的位置及引脚将要被封装的一端用模具冲压出多个通孔，冲压出的通孔在框架正面一侧的直径小于在框架反面一侧的直径。
本发明的超薄塑封半导体元器件框架被设计成多层台阶结构，适合于不同厚度的芯片组装其上，降低元器件整体厚度，焊丝的弧度也可以降低，有利于元器件整体封装厚度的减小，且不易露丝，组装得到的超薄塑封半导体元器件封装尺寸减小，适合应用于超薄电子产品中。由于芯片位于台阶上，芯片与框架之间的高度差减小，控制焊丝弧度的难度降低，因此焊接焊丝的难度也降低，有利于提高成品率。框架上通孔的设计使得封装时封装材料可以挤入通孔中，在塑封体和框架之间形成一个个的“钉子”，使塑封体和框架结合更紧密，不易分层、开裂。通孔上细下粗的造型能更加牢固的将塑封体与框架结合起来。
附图说明
图1为现有技术的贴片速度传感器的结构示意图。
图2为本发明实施例1的超薄塑封速度传感器框架的结构示意图。
图3为本发明实施例3的高精度可编程石英时钟模块框架的正面示意图，图中框架内的白色部分为镂空部分。
图4为本发明实施例3的高精度可编程石英时钟模块框架的反面示意图，图中框架内的白色部分为镂空部分。
图5为本发明实施例3的高精度可编程石英时钟模块封装前的正面结构示意图，图中框架内的白色部分为镂空部分。
图6为本发明实施例3的高精度可编程石英时钟模块封装后的反面结构示意图，图中框架内的白色部分为镂空部分，黑色整体部分为晶振，黑色方框框起来的部分为塑封体。
下面结合附图对本发明的实施方式进行进一步的说明。
具体实施方式
实施例1
本超薄塑封半导体元器件为超薄塑封速度传感器，其制备方法步骤包括：
a、 将0.11mm厚度的铜合金片材切成框架形状，清洁框架表面；
b、 在框架不需要形成台阶的位置表面上均匀涂覆一层抗蚀液，抗蚀液可以采用光致抗蚀剂，也可以采用其他耐腐蚀、涂覆后易凝结的高分子溶液，例如聚乙烯醇-肉桂酸脂类溶液，将框架浸入腐蚀液中进行腐蚀，腐蚀到台阶厚度为0.05mm时取出，形成第一层台阶，其中腐蚀液的配方为：水中添质量分数为10%的FeCl3、5%的CuCl2和2%的HCl，根据腐蚀速度确定腐蚀时间；
c、 将框架整体和引脚全部涂覆一层抗蚀液，在框架不会被芯片覆盖的位置以及引脚将要被封装的一端将抗蚀液融化出一个个的细孔，细孔在框架正反面的位置一一对应，其中框架反面位置的细孔直径大于框架正面位置对应的细孔直径，然后将框架浸入腐蚀液中进行腐蚀，腐蚀到通孔形成后取出；
d、 用温度50℃，质量分数为4%的NaOH溶液喷淋框架及引脚表面以去除表面涂覆的抗蚀液，喷淋压力为3kg/cm2，然后用30℃的水喷淋框架及引脚表面以将抗蚀液完全去除；
e、 在温度350℃下，将速度传感器芯片置于框架的台阶位置上，芯片表面的背金层熔化，与框架台阶表面融合，形成欧姆接触；
f、 将铜质焊接引线的一端焊接在芯片的焊区，另一端焊接在引脚上，形成芯片与引脚之间的焊丝，焊丝的弧度为0.06mm；
g、 将焊接后的框架整体放入浇注模具中，使框架、芯片、焊丝的全部及引脚与焊丝焊接的一端位于浇注腔内，再将由二氧化硅、环氧树脂、硅微粉组分的包封材料加热融化后注入浇注腔中，待其冷却固化后取出，封装厚度为0.30mm。
封装后的超薄塑封速度传感器的结构示意图见图2，框架1上设有一个台阶2，芯片3位于台阶2中，焊丝4一端连接芯片3，另一端连接引脚5，塑封体6将框架1、芯片3、焊丝4的全部和引脚5的一部分封装在内。塑封体上还设有激光印字7。框架1非台阶的位置上还设有上细下粗的通孔8。其中框架整体厚度为0.11mm，台阶厚度为0.05mm，焊丝4的弧度为0.06mm，引脚与框架的尺寸一致，为0.11mm，引脚的厚度也可以稍微厚一些，最后塑封体的厚度为0.30mm，比现有的速度传感器的封装厚底减少了0.15mm。因为塑封体在框架正面的厚度比较高，在框架反面的厚度极低，因此塑封体与框架开裂的地方往往就在框架反面与塑封体接触的地方，设计成上细下粗的通孔可以更好的将框架反面与塑封体的结合，防止塑封体开裂、脱落。
对于通孔直径的要求，一般与塑封体的面积有关，塑封体的面积大，通孔直径可以略大一下，塑封体的面积小，通孔的直径也相应变小。
实施例2
本超薄塑封半导体元器件为超薄塑封声电传感器，其制备方法步骤包括：
a、 将厚度为0.11mm的铜合金片材切成框架形状，清洁框架表面；
b、 在框架不需要形成台阶的位置表面上均匀涂覆一层抗蚀液，将框架浸入腐蚀液中进行腐蚀，腐蚀到台阶厚度为0.05mm时取出，形成第一层台阶，其中腐蚀液的配方为：水中添质量分数为15%的FeCl3、3%的CuCl2和4%的HCl；
c、 将框架不会被芯片覆盖的位置及引脚将要被封装的一端用模具冲压出多个通孔，冲压出的通孔在框架正面一侧的直径小于在框架反面一侧的直径；
d、 用温度60℃，质量分数为8%的NaOH溶液喷淋框架表面以去除表面涂覆的抗蚀液，喷淋压力为3kg/cm2，然后用40℃的水喷淋框架表面；
e、 在温度400℃下，将芯片置于框架的台阶位置上，芯片表面的背金层熔化，与框架台阶表面融合，形成欧姆接触；
f、 将铜质焊接引线的一端焊接在芯片的焊区，另一端焊接在引脚上，形成芯片与引脚之间的焊丝；
g、 将焊接后的框架整体放入浇注模具中，使框架、芯片、焊丝的全部及引脚与焊丝焊接的一端位于浇注腔内，再将由二氧化硅、环氧树脂、硅微粉组分的包封材料加热融化后注入浇注腔中，待其冷却固化后取出，得到超薄塑封速度传感器。
得到的超薄塑封速度传感器与实施例1的结构一致。
实施例3
本超薄塑封半导体元器件为高精度可编程石英时钟模块，其制备方法步骤包括：
a、 将厚度0.3mm的铜合金片材切成长条装框架形状，清洁其表面，每个长条装框架可在后续步骤中切割成多个高精度可编程石英时钟模块框架；
b、 在长条装框架不需要形成台阶的位置表面上均匀涂覆一层抗蚀液，将长条装框架浸入腐蚀液中进行腐蚀，腐蚀到台阶厚度为0.2mm时取出，形成第一层台阶，形成的第一层台阶位于框架正面，其中腐蚀液的配方为：水中添质量分数为12%的FeCl3、4%的CuCl2和3%的HCl；
c、 在长条装框架不需要形成第二层台阶的位置表面上均匀涂覆一层抗蚀液，将框架浸入腐蚀液中进行腐蚀，腐蚀到台阶厚度为0.1mm时取出，形成第二层台阶，形成的第二层台阶位于框架反面，将长条装框架不需要镂空的位置表面上均匀涂覆一层抗蚀液，然后将长条装框架浸入腐蚀液中进行腐蚀，腐蚀到长条装框架上的镂空形成后取出；
d、 用温度55℃，质量分数为6%的NaOH溶液喷淋长条装框架表面以去除表面涂覆的抗蚀液，喷淋压力为2.5kg/cm2，然后用35℃的水喷淋长条装框架表面；
e、 在温度380℃下，将可编程的芯片置于长条装框架的每个框架正面的第一层台阶位置上，将晶振置于框架反面的第二层台阶位置上，芯片及晶振表面的背金层熔化，与框架台阶表面融合，形成欧姆接触；
f、 将铜质焊接引线的一端焊接在芯片的焊区，另一端根据需要焊接在引脚上或者晶振的焊区，将铜质焊接引线的一端焊接在晶振的焊区，另一端焊接在框架上，形成焊丝；
g、 将焊接后的长条装框架整体放入浇注模具中，使框架的部分、芯片、晶振、焊丝的全部及引脚与焊丝焊接的一端位于浇注腔内，再将由二氧化硅、环氧树脂、硅微粉组分的包封材料在178℃融化后注入浇注腔中，浇注压力为2.8—3.2T，待其冷却固化后再进行塑封体切割，划分成一个个独立的产品，框架被封装的部分以比晶振面积略大为宜。
如图3-6所示，本超薄塑封半导体元器件为高精度可编程石英时钟模块，框架1的基础厚度为0.3mm，对框架1进行多层腐蚀，使框架1正面形成一个中间低、四周高的第一层台阶21，第一层台阶的厚度为0.1mm，第一层台阶中心位置放置一个可编程的芯片31，框架1反面形成一个中间低、四周高的第二层台阶22，第二层台阶的厚度为0.2mm，第二层台阶中心位置放置一个晶振32，芯片31上有6个焊区，与6根焊丝4连接，其中两根焊丝4的另一端焊接到晶振32上，另4根焊接到引脚5上，其中引脚为框架经镂空以后而形成的，框架的部分、芯片和晶振的全部、焊丝的全部和引脚的部分被封装起来形成塑封体。单纯使用晶振的石英时钟模块在温差变化大的环境下由于在不同温度下晶振的振荡频率不同，导致其走时不准。将可编程的芯片与晶振整合形成高精度可编程石英时钟模块，可以实现时钟模块的实时精确的振荡功能，能有效避免环境温度变化而造成的振荡频率的影响，且其尺寸与传统的石英时钟模块相当。而如果在传统的石英时钟模块框架上同时设置晶振和可编程的IC，则其体积太大，不适合很多电子产品的要求。
Claims (9)
1.一种超薄塑封半导体元器件框架，用于一个以上的芯片组装，其特征在于：所述框架上通过机械模压或腐蚀的方法形成一层以上用于容纳芯片的台阶，框架在台阶位置的厚度小于框架其他位置的厚度，同一台阶位置的厚度相同，不同台阶位置的厚度可以不相同。
2.根据权利要求1所述的超薄塑封半导体元器件框架，其特征在于：所述框架所用材料为铜合金。
3.一种超薄塑封半导体元器件，包括：
一权利要求1至2中任一项所述的超薄塑封半导体元器件框架；
一个以上的芯片，粘合在超薄塑封半导体元器件框架的台阶位置；
多个焊丝和引脚，焊丝一端连在芯片上，另一端与引脚连接；
塑封体，超薄塑封半导体元器件框架的全部或部分、芯片的全部、焊丝的全部和引脚的部分封装在塑封体中。
4.根据权利要求3所述的超薄塑封半导体元器件，其特征在于：所述框架位于塑封体以内、不会被芯片覆盖的部分设有多个通孔，所述通孔直径小于0.1mm。
5.根据权利要求4所述的超薄塑封半导体元器件框架，其特征在于：框架以其上塑封体厚的一面为正面，另一面为反面，所述通孔位于框架正面的一端直径小于位于框架反面的一端直径。
6.根据权利要求3所述的超薄塑封半导体元器件，其特征在于：所述引脚位于塑封体以内的部分设有多个通孔，所述通孔直径小于0.1mm。
7.权利要求5所述的超薄塑封半导体元器件的制备方法，其步骤包括：
a、将合适厚度的铜合金片材切成框架形状，清洁框架表面；
b、在框架不需要形成台阶的位置表面上均匀涂覆一层抗蚀液，将框架浸入腐蚀液中进行腐蚀，腐蚀到预定厚度时取出，形成第一层台阶，其中腐蚀液的配方为：水中添质量分数为10~15%的FeCl3、3~5%的CuCl2和2~4%的HCl；
c、重复步骤b形成第二层或者更多层台阶；
d、用温度50~60℃，质量分数为4-8%的NaOH溶液喷淋框架表面以去除表面涂覆的抗蚀液，喷淋压力为2~3kg/cm2，然后用30~40℃的水喷淋框架表面；
e、在温度350-400℃下，将芯片置于框架的台阶位置上，芯片表面的背金层熔化，与框架台阶表面融合，形成欧姆接触；
f、将铜质焊接引线的一端焊接在芯片的焊区，另一端焊接在引脚上，形成芯片与引脚之间的焊丝；
g、将焊接后的框架整体放入浇注模具中，使框架、芯片、焊丝的全部及引脚与焊丝焊接的一端位于浇注腔内，再将由二氧化硅、环氧树脂、硅微粉组分的包封材料加热融化后注入浇注腔中，待其冷却固化后取出。
8.根据权利要求6所述的超薄塑封半导体元器件的制备方法，其特征在于：步骤c完成后，将框架整体和引脚全部涂覆一层抗蚀液，在框架不会被芯片覆盖的位置以及引脚将要被封装的一端将抗蚀液融化出一个个的细孔，细孔在框架正反面的位置一一对应，其中框架反面位置的细孔直径大于框架正面位置对应的细孔直径，然后将框架浸入腐蚀液中进行腐蚀，腐蚀到通孔形成后取出，再进行步骤d。
9.根据权利要求6所述的超薄塑封半导体元器件的制备方法，其特征在于：步骤c完成后，将框架不会被芯片覆盖的位置及引脚将要被封装的一端用模具冲压出多个通孔，冲压出的通孔在框架正面一侧的直径小于在框架反面一侧的直径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410256976.5A CN103985677B (zh) | 2014-06-11 | 2014-06-11 | 超薄塑封半导体元器件框架、元器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410256976.5A CN103985677B (zh) | 2014-06-11 | 2014-06-11 | 超薄塑封半导体元器件框架、元器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103985677A true CN103985677A (zh) | 2014-08-13 |
| CN103985677B CN103985677B (zh) | 2016-09-07 |
Family
ID=51277592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410256976.5A Active CN103985677B (zh) | 2014-06-11 | 2014-06-11 | 超薄塑封半导体元器件框架、元器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103985677B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727879A (zh) * | 2017-10-31 | 2019-05-07 | 东莞新科技术研究开发有限公司 | 晶振焊接方法 |
| CN111261607A (zh) * | 2020-03-23 | 2020-06-09 | 上海艾为电子技术股份有限公司 | 一种芯片的制造方法 |
| CN112786464A (zh) * | 2020-12-31 | 2021-05-11 | 江苏和睿半导体科技有限公司 | 一种先进四方扁平无引脚封装工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060153A (zh) * | 2007-05-15 | 2007-10-24 | 佛山市国星光电科技有限公司 | 一种侧面发光二极管及其制造工艺 |
| CN101859713A (zh) * | 2009-04-10 | 2010-10-13 | 日月光半导体制造股份有限公司 | 先进四方扁平无引脚封装结构及其制造方法 |
| CN102629599A (zh) * | 2012-04-06 | 2012-08-08 | 天水华天科技股份有限公司 | 四边扁平无引脚封装件及其生产方法 |
| CN103021996A (zh) * | 2012-12-28 | 2013-04-03 | 华天科技（西安）有限公司 | 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法 |
-
2014
- 2014-06-11 CN CN201410256976.5A patent/CN103985677B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060153A (zh) * | 2007-05-15 | 2007-10-24 | 佛山市国星光电科技有限公司 | 一种侧面发光二极管及其制造工艺 |
| CN101859713A (zh) * | 2009-04-10 | 2010-10-13 | 日月光半导体制造股份有限公司 | 先进四方扁平无引脚封装结构及其制造方法 |
| CN102629599A (zh) * | 2012-04-06 | 2012-08-08 | 天水华天科技股份有限公司 | 四边扁平无引脚封装件及其生产方法 |
| CN103021996A (zh) * | 2012-12-28 | 2013-04-03 | 华天科技（西安）有限公司 | 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727879A (zh) * | 2017-10-31 | 2019-05-07 | 东莞新科技术研究开发有限公司 | 晶振焊接方法 |
| CN111261607A (zh) * | 2020-03-23 | 2020-06-09 | 上海艾为电子技术股份有限公司 | 一种芯片的制造方法 |
| CN112786464A (zh) * | 2020-12-31 | 2021-05-11 | 江苏和睿半导体科技有限公司 | 一种先进四方扁平无引脚封装工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985677B (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102203927B (zh) | 一种器件塑封的方法及其封装结构 | |
| TW201304113A (zh) | 半導體感測裝置及其封裝方法 | |
| CN105374695A (zh) | 半导体器件的制造方法 | |
| US8293572B2 (en) | Injection molding system and method of chip package | |
| CN103985677A (zh) | 超薄塑封半导体元器件框架、元器件及其制备方法 | |
| CN104576406B (zh) | 一种封装基板的制作方法及所对应的封装基板 | |
| CN112614786A (zh) | 一种集成电路板的组装方法 | |
| CN104465575B (zh) | 半导体封装及其制造方法 | |
| CN104735596A (zh) | 一种硅麦克风封装结构及其制备方法 | |
| CN104241144A (zh) | 一种芯片塑封结构的制造方法 | |
| CN108321092A (zh) | 电路部件的制造方法和电路部件 | |
| CN103021889A (zh) | 一种再布线aaqfn封装器件的制造方法 | |
| CN104362246A (zh) | 具有金属基板的led器件封装方法 | |
| CN106698964B (zh) | 玻璃制品及其制作方法、显示屏组件及电子装置 | |
| CN208938954U (zh) | 一种无基岛框架封装结构 | |
| CN108649041B (zh) | 一种基于复合互连衬底的芯片封装结构及其方法 | |
| CN208093541U (zh) | 封装体 | |
| CN104810295A (zh) | 选择性电子封装组件的制造方法 | |
| US9293395B2 (en) | Lead frame with mold lock structure | |
| CN207801878U (zh) | 一种塑料封装石英晶体谐振器壳体及其石英晶体谐振器 | |
| JP2015080108A (ja) | パッケージの製造方法 | |
| CN107978567A (zh) | 一种三维陶瓷基板及其制备方法 | |
| CN104051386B (zh) | 具有模塑料形成的台阶的封装件 | |
| CN101533691A (zh) | 金属板电阻的结构与制造方法 | |
| CN114664033A (zh) | 一种小型报警器的封装结构及其封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |