[go: up one dir, main page]

CN103956338A - 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 - Google Patents

一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 Download PDF

Info

Publication number
CN103956338A
CN103956338A CN201410175378.5A CN201410175378A CN103956338A CN 103956338 A CN103956338 A CN 103956338A CN 201410175378 A CN201410175378 A CN 201410175378A CN 103956338 A CN103956338 A CN 103956338A
Authority
CN
China
Prior art keywords
shaped channel
fin
semiconductor substrate
channel device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410175378.5A
Other languages
English (en)
Other versions
CN103956338B (zh
Inventor
王鹏飞
周炜超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201410175378.5A priority Critical patent/CN103956338B/zh
Publication of CN103956338A publication Critical patent/CN103956338A/zh
Application granted granted Critical
Publication of CN103956338B publication Critical patent/CN103956338B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体器件制造技术领域，具体为一种集成U形沟道器件和鳍形沟道器件的集成电路及其制备方法。在半导体衬底内形成带有掺杂阱的沟槽隔离结构，掺杂阱上形成多晶硅牺牲栅极，并在其两侧分别形成源极和漏极，覆盖所形成的结构，淀积层间介质，抛光露出并蚀掉多晶硅牺牲栅极，通过光刻，在半导体衬底内形成U形沟道器件；再通过光刻，在半导体衬底内形成鳍形沟道结构，然后形成栅介质层和栅电极以形成鳍形沟道器件。本发明方法可在同一个芯片上集成鳍形沟道器件作为高性能器件并同时集成U形沟道器件作为低功耗器件，从而得到有很大形状差异的器件，获得小的关断电流和大的开启电流，提升芯片的性能。

Description

一种集成U形沟道器件和鳍形沟道器件的集成电路及其制备方法
技术领域
本发明属于半导体器件制造技术领域，具体涉及一种集成U形沟道器件和鳍形沟道器件的集成电路及其制备方法。
背景技术
近年来，以硅集成电路为核心的微电子器件技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。随着半导体芯片集成度的不断增加，在芯片上往往需要同时集成高性能器件和低功耗器件，以提高芯片的性能。传统技术是通过调节器件的阈值电压来实现这两种器件，工艺过程复杂，难于控制。
在半导体器件尺寸不断缩小的同时，MOS晶体管的沟道长度也在不断的缩短，当MOS晶体管的沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。为解决随沟道长度的缩小而漏电流增大的问题，具有较长沟道长度的U形沟道器件和鳍形沟道器件（FinFET）被发明。U形沟道器件在不增大芯片面积的情况下可以有效增大沟道长度，从而可以降低漏电流。鳍形沟道器件具有漏电流小以及亚阈值摆幅小的特点，现已被广泛应用。
发明内容
本发明的目的在于提供一种同时集成U形沟道器件和鳍形沟道器件的集成电路及其制备方法，以方便的在同一个芯片上同时集成高性能器件和低功耗器件。
本发明所提供的同时集成U形沟道器件和鳍形沟道器件的集成电路的制备方法，具体步骤如下：
步骤S1：在半导体衬底内形成沟槽隔离结构并形成多个掺杂阱；
步骤S2：在所述多个掺杂阱之上分别形成多晶硅牺牲栅极，在所述多晶硅牺牲栅极的两侧分别形成栅极侧墙；
步骤S3：在所述多晶硅牺牲栅极的两侧分别形成源极和漏极；
步骤S4：在所形成的结构上，淀积层间介质，并抛光以露出所述多晶硅牺牲栅极，然后刻蚀掉所述多晶硅牺牲栅极，之后进行步骤S5或者S6；
步骤S5：首先通过光刻，暴露出需要形成U形沟道结构器件的区域，选择性刻蚀半导体衬底，在半导体衬底内形成U形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成U形沟道器件；接着再次通过光刻，暴露出需要形成鳍形沟道结构器件的区域，选择性刻蚀沟槽隔离结构，再各向同性刻蚀半导体衬底，在半导体衬底内形成鳍形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成鳍形沟道器件；
步骤S6：首先通过光刻，暴露出需要形成鳍形沟道结构器件的区域，选择性刻蚀沟槽隔离结构，再各向同性刻蚀半导体衬底，在半导体衬底内形成鳍形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成鳍形沟道器件；接着再次通过光刻，暴露出需要形成U形沟道结构器件的区域，选择性刻蚀半导体衬底，在半导体衬底内形成U形沟道结构，然后形成栅介质层和栅电极以形成U形沟道器件。
本发明中，进一步地，在所述步骤S5或者S6之后，或者在步骤S4和步骤S5之间，或者在步骤S4和S6之间，还包括步骤S7，所述步骤S7为：
首先通过光刻，暴露出需要形成鳍形沟道结构器件的区域，选择性刻蚀所述半导体衬底，在半导体衬底内形成U形沟道结构，再选择性刻蚀沟槽隔离结构，然后各向同性刻蚀所述半导体衬底，在半导体衬底内形成带U形沟道结构的鳍形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成带U形沟道的鳍形沟道器件。
本发明中，优选地，所述步骤S3中，在所述多晶硅牺牲栅极的两侧分别形成源极和漏极的方法是，通过离子注入工艺分别在半导体衬底形成内源极和漏极。
本发明中，优选地，所述步骤S3中：在所述多晶硅牺牲栅极的两侧分别形成源极和漏极的方法是，先在所述多晶硅牺牲栅极的两侧进行源、漏刻蚀，然后外延锗化硅或者碳化硅材料并进行离子注入，在所述多晶硅牺牲栅极的两侧分别形成源极和漏极。
本发明中，优选地，所述半导体衬底可以为硅或者绝缘体上的硅中的任意一种。
本发明中，步骤S5是在半导体衬底内选择的对应区域内先形成U形沟道器件然后再形成鳍形沟道器件；步骤S6是在半导体衬底内选择的对应区域内先形成鳍形沟道器件再形成U形沟道器件；步骤S7是在半导体衬底内选择的对应区域内形成带U形沟道的鳍形沟道器件。可选的，U形沟道器件、鳍形沟道器件和带U形沟道器件的鳍形沟道器件的形成顺序可以互换。
采用本发明的同时集成U形沟道器件和鳍形沟道器件的集成电路的制备方法，能在同一个芯片上集成鳍形沟道器件作为高性能器件，并同时集成U形沟道器件作为低功耗器件，从而得到有很大形状差异的集成电路器件，获得小的关断电流和大的开启电流，提升芯片的性能。
采用本发明的一种同时集成U形沟道器件和鳍形沟道器件的集成电路制备方法，还可以方便的在同一个芯片上同时集成带U形沟道的鳍形沟道器件，以得到更小的关断电流，降低芯片的功耗。
附图说明
图1至图10是本发明的一种同时集成U形沟道器件和鳍形沟道器件的集成电路制备方法的一个实施例的工艺流程图；
图11是普通的平面MOSFET、使用水平沟道的FinFET器件和本专利申请中的U形沟道器件的鳍形沟道器件的转移特性曲线比较。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制备引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
首先，如图1和图2所示，其中，图2为图1所示结构沿AA方向的剖面图。在提供的半导体衬底200内形成沟槽隔离结构202，沟槽隔离结构202将半导体衬底200分割为多个有源区，然后通过离子注入工艺在所形成的有源区内形成掺杂阱，掺杂阱可以为n型掺杂阱，也可以为p型掺杂阱，图1展示了在相邻的有源区内分别形成n型掺杂阱203和p型掺杂阱204的一个实施例的俯视图示意图，其中n型掺杂阱203用于形成p型MOS（PMOS）器件，p型掺杂阱204用于形成n型MOS（NMOS）器件。沟槽隔离结构202的形成工艺通常为：先在半导体衬底200的表面形成一层缓存层201，接着在缓冲层201之上淀积一层硬掩膜层，半导体衬底200可以为硅或者绝缘体上的硅中的任意一种，缓冲层201通常为一层热生长的几纳米厚的氧化硅薄膜，硬掩膜层为氮化硅薄膜，氧化硅薄膜用于改善氮化硅薄膜与硅衬底的应力对硅衬底的影响。接下来通过光刻工艺定义出沟槽隔离结构202的位置，然后对氮化硅薄膜进行刻蚀，并以氮化硅薄膜为掩膜层对半导体衬底200进行刻蚀，在半导体衬底200内形成凹槽，之后在凹槽内淀积绝缘材料以形成沟槽隔离结构202，沟槽隔离结构202通常由二氧化硅材料形成。 
剥除氮化硅掩膜层后，在所形成结构的表面淀积一层多晶硅，并在多晶硅层之上淀积一层防反射层205，防反射层205用于改善后续对多晶硅进行刻蚀时所形成的形状。接下来通过光刻工艺定义出多晶硅牺牲栅极的位置，然后对防反射层206和多晶硅层进行刻蚀，刻蚀后剩余的多晶硅材料形成多晶硅牺牲栅极504，如图3所示。
接下来，在多晶硅牺牲栅极504的两侧分别形成栅极侧墙206。然后，对半导体衬底200进行离子注入，首先在n型掺杂阱203内形成PMOS器件的p型源极301和p型漏极302；然后在p型掺杂阱204内形成NMOS器件的n型源极303和n型漏极304，如图4所示。可选的，可以先在栅极侧墙206的两侧进行源、漏刻蚀，然后选择性外延锗化硅材料或者碳化硅材料并进行离子注入，以分别形成PMOS器件和NMOS器件的源极和漏极。
接下来，覆盖所形成的结构，淀积一层层间介质207，并通过化学机械抛光技术对层间介质207进行抛光，直至露出多晶硅牺牲栅极504，然后刻蚀掉多晶硅牺牲栅极504，形成的结构如图5所示。层间介质207通常为绝缘材料，比如磷硅玻璃或二氧化硅。
接下来，通过光刻工艺定义出PMOS器件的区域，然后刻蚀掉暴露出的缓冲层201，接着选择性刻蚀半导体衬底200中的n型掺杂阱203，在n型掺杂阱203内形成U形凹槽，隐藏掉沟槽隔离结构202后的PMOS器件区域的三维结构示意图如图6所示。之后，淀积栅极介质和栅极金属并抛光，以形成PMOS器件的栅介质层401和栅电极402，所形成的PMOS器件的三维结构示意图如图7所示，其中PMOS器件为U形沟道器件。
接下来，通过光刻工艺定义出NMOS器件的区域，接着选择性刻蚀沟槽隔离结构202，然后对半导体衬底200中的p型掺杂阱204进行各向同性刻蚀，对p型掺杂阱204进行各向同性刻蚀后的NMOS器件区域的三维结构示意图如图8所示。之后，淀积栅极介质和栅极金属并抛光，以形成NMOS器件的栅介质层403和栅电极404，所形成的NMOS器件沿垂直于电流沟道长度方向的剖面图如图9所示，其中NMOS器件为鳍形沟道器件。
上面的实施例中是先形成U形沟道器件，再形成鳍形沟道器件。采用本发明的一种同时集成U形沟道器件和鳍形沟道器件的集成电路制备方法也可以先形成鳍形沟道器件，再形成U形沟道器件。
采用本发明的一种同时集成U形沟道器件和鳍形沟道器件的集成电路制备方法还可以方便的在同一芯片上同时集成带U形沟道的鳍形沟道器件，其主要形成过程可以为：在形成如图6所示的U形凹槽后，先对沟槽隔离结构202进行选择性刻蚀，然后对半导体衬底200进行各向同性刻蚀，形成带U形沟道的鳍形沟道结构，如图10所示。最后进行栅极介质和栅极金属的淀积和抛光，即可形成带U形沟道的鳍形沟道器件。上述实施例中是先形成U形沟道器件和鳍形沟道器件，然后形成U形沟道的鳍形沟道器件，由于在选中的半导体衬底的区域中形成其中一个器件时，可以对半导体衬底中的其它区域进行遮蔽，因此，不会对其它器件造成影响，所以可选的，本发明中的 U形沟道器件、鳍形沟道器件和带U形沟道器件的鳍形沟道器件的形成顺序可以互换。
图11是普通的平面MOSFET、普通的水平沟道FinFET器件和本专利申请中的U形沟道器件的鳍形沟道器件的转移特性曲线比较。可以看到，普通的水平沟道FinFET的漏电流和亚阈值摆幅均比相同栅长的平面MOSFET小很多，同时驱动电流也有提升。而本专利申请实现的U型沟道FinFET与水平沟道的FinFET相比，能在几乎不降低驱动电流的情况下进一步减小器件的漏电流和亚阈值摆幅，其中亚阈值摆幅甚至能接近MOSFET的60mv/dec的极限。而且当器件其他尺寸不变， U型沟道FinFET的U型槽越深，漏电流就越小。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (6)

1. 一种集成U形沟道器件和鳍形沟道器件的集成电路的制备方法，包括以下步骤：
步骤S1：在半导体衬底内形成沟槽隔离结构并形成多个掺杂阱；
步骤S2：在所述多个掺杂阱之上分别形成多晶硅牺牲栅极，在所述多晶硅牺牲栅极的两侧分别形成栅极侧墙；
步骤S3：在所述多晶硅牺牲栅极的两侧分别形成源极和漏极；
其特征在于，还包括以下步骤：
步骤S4：在所形成的结构上，淀积层间介质，并抛光以露出所述多晶硅牺牲栅极，然后刻蚀掉所述多晶硅牺牲栅极，之后进行步骤S5或者S6；
步骤S5：首先通过光刻，暴露出需要形成U形沟道结构器件的区域，选择性刻蚀半导体衬底，在半导体衬底内形成U形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成U形沟道器件；接着再次通过光刻，暴露出需要形成鳍形沟道结构器件的区域，选择性刻蚀沟槽隔离结构，再各向同性刻蚀半导体衬底，在半导体衬底内形成鳍形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成鳍形沟道器件；
步骤S6：首先通过光刻，暴露出需要形成鳍形沟道结构器件的区域，选择性刻蚀沟槽隔离结构，再各向同性刻蚀半导体衬底，在半导体衬底内形成鳍形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成鳍形沟道器件；接着再次通过光刻，暴露出需要形成U形沟道结构器件的区域，选择性刻蚀半导体衬底，在半导体衬底内形成U形沟道结构，然后形成栅介质层和栅电极以形成U形沟道器件。
2. 如权利要求1所述的集成U形沟道器件和鳍形沟道器件的集成电路的制备方法，其特征在于，在所述步骤S5或者S6之后，或者在步骤S4和步骤S5之间，或者在步骤S4和S6之间，还包括步骤S7，所述步骤S7为：
首先通过光刻，暴露出需要形成鳍形沟道结构器件的区域，选择性刻蚀所述半导体衬底，在半导体衬底内形成U形沟道结构，再选择性刻蚀沟槽隔离结构，然后各向同性刻蚀所述半导体衬底，在半导体衬底内形成带U形沟道结构的鳍形沟道结构，去除光刻胶，然后形成栅介质层和栅电极以形成带U形沟道的鳍形沟道器件。
3. 如权利要求1所述的集成U形沟道器件和鳍形沟道器件的集成电路的制备方法，其特征在于，所述步骤S3中，在所述多晶硅牺牲栅极的两侧分别形成源极和漏极的方法是，通过离子注入工艺分别在半导体衬底内形成源极和漏极。
4. 如权利要求1所述的集成U形沟道器件和鳍形沟道器件的集成电路制备方法，其特征在于，所述步骤S3中：在所述多晶硅牺牲栅极的两侧分别形成的源极和漏极的方法是，先在所述多晶硅牺牲栅极的两侧进行源、漏刻蚀，然后外延锗化硅或者碳化硅材料并进行离子注入，在所述多晶硅牺牲栅极的两侧分别形成源极和漏极。
5. 如权利要求1所述的集成U形沟道器件和鳍形沟道器件的集成电路的制备方法，其特征在于，所述半导体衬底为硅或者绝缘体上的硅中的任意一种。
6. 采用如权利要求1-5之一所述的制备方法获得的集成U形沟道器件和鳍形沟道器件的集成电路。
CN201410175378.5A 2014-04-29 2014-04-29 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 Expired - Fee Related CN103956338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410175378.5A CN103956338B (zh) 2014-04-29 2014-04-29 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410175378.5A CN103956338B (zh) 2014-04-29 2014-04-29 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法

Publications (2)

Publication Number Publication Date
CN103956338A true CN103956338A (zh) 2014-07-30
CN103956338B CN103956338B (zh) 2016-11-16

Family

ID=51333593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410175378.5A Expired - Fee Related CN103956338B (zh) 2014-04-29 2014-04-29 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法

Country Status (1)

Country Link
CN (1) CN103956338B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405886A (zh) * 2014-09-10 2016-03-16 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105405884A (zh) * 2014-09-10 2016-03-16 中国科学院微电子研究所 一种FinFET结构及其制造方法
WO2016037399A1 (zh) * 2014-09-10 2016-03-17 中国科学院微电子研究所 一种U型FinFET或非门结构及其制造方法
WO2016037395A1 (zh) * 2014-09-10 2016-03-17 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470298A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET器件结构及其制造方法
CN105470299A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN107170803A (zh) * 2016-03-07 2017-09-15 台湾积体电路制造股份有限公司 鳍型场效晶体管
CN108493249A (zh) * 2018-03-21 2018-09-04 上海华力集成电路制造有限公司 Soi嵌入式三栅极晶体管及其制造方法
US11189712B2 (en) 2019-08-22 2021-11-30 International Business Machines Corporation Formation of vertical transport field-effect transistor structure having increased effective width

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315892A (zh) * 2007-05-29 2008-12-03 南亚科技股份有限公司 制造自对准鳍状场效应晶体管装置的方法
US20130052781A1 (en) * 2011-08-25 2013-02-28 Sheng-Huei Dai Method of Forming Non-planar FET
US20130175611A1 (en) * 2012-01-10 2013-07-11 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315892A (zh) * 2007-05-29 2008-12-03 南亚科技股份有限公司 制造自对准鳍状场效应晶体管装置的方法
US20130052781A1 (en) * 2011-08-25 2013-02-28 Sheng-Huei Dai Method of Forming Non-planar FET
US20130175611A1 (en) * 2012-01-10 2013-07-11 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405884B (zh) * 2014-09-10 2019-01-22 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105405886B (zh) * 2014-09-10 2018-09-07 中国科学院微电子研究所 一种FinFET结构及其制造方法
WO2016037399A1 (zh) * 2014-09-10 2016-03-17 中国科学院微电子研究所 一种U型FinFET或非门结构及其制造方法
WO2016037395A1 (zh) * 2014-09-10 2016-03-17 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470253A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470298A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET器件结构及其制造方法
CN105470299A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470254A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种U型FinFET或非门结构及其制造方法
CN105405886A (zh) * 2014-09-10 2016-03-16 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470253B (zh) * 2014-09-10 2018-08-10 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105405884A (zh) * 2014-09-10 2016-03-16 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470299B (zh) * 2014-09-10 2018-10-02 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470254B (zh) * 2014-09-10 2018-10-02 中国科学院微电子研究所 一种U型FinFET或非门结构及其制造方法
CN105470298B (zh) * 2014-09-10 2018-10-02 中国科学院微电子研究所 一种FinFET器件结构及其制造方法
CN107170803A (zh) * 2016-03-07 2017-09-15 台湾积体电路制造股份有限公司 鳍型场效晶体管
CN107170803B (zh) * 2016-03-07 2022-01-28 台湾积体电路制造股份有限公司 鳍型场效晶体管
US12211842B2 (en) 2016-03-07 2025-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing FinFETs by fin-recessing processes to form v-shaped concaves and rounded concaves into gate stacks
CN108493249A (zh) * 2018-03-21 2018-09-04 上海华力集成电路制造有限公司 Soi嵌入式三栅极晶体管及其制造方法
CN108493249B (zh) * 2018-03-21 2021-02-02 上海华力集成电路制造有限公司 Soi嵌入式三栅极晶体管及其制造方法
US11189712B2 (en) 2019-08-22 2021-11-30 International Business Machines Corporation Formation of vertical transport field-effect transistor structure having increased effective width
US11646362B2 (en) 2019-08-22 2023-05-09 International Business Machines Corporation Vertical transport field-effect transistor structure having increased effective width and self-aligned anchor for source/drain region formation

Also Published As

Publication number Publication date
CN103956338B (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN103956338B (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
JP6075565B2 (ja) シリコン・ナノチューブｍｏｓｆｅｔ
CN104766886B (zh) FinFET器件和方法
CN104124174B (zh) 半导体结构及其形成方法
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
TWI688044B (zh) 半導體裝置、鰭式場效電晶體裝置及其製造方法
TWI660461B (zh) 半導體元件及其製作方法
TW201318077A (zh) 替換源極／汲極鰭片式場效電晶體（ｆｉｎｆｅｔ）之製造方法
CN103187439B (zh) 半导体结构及其形成方法、cmos及其形成方法
CN110571192A (zh) 半导体结构及其形成方法
CN103515215B (zh) 一种鳍式场效应管制作方法
CN107958873A (zh) 鳍式场效应管及其形成方法
CN102983079B (zh) 半导体工艺
CN113206090B (zh) 一种cfet结构、其制备方法以及应用其的半导体器件
CN103151383B (zh) 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法
CN104425594B (zh) 鳍式场效应晶体管及其形成方法
CN106158748A (zh) 半导体元件及其制作方法
CN108807179B (zh) 半导体结构及其形成方法
CN103700631A (zh) 无结mos fet器件的制备方法
CN103515205B (zh) 一种FinFET沟道掺杂方法
CN102214611B (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN104347508B (zh) 半导体结构及其形成方法
CN103681342B (zh) 一种导电沟道制作方法
CN107039520A (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161116

CF01 Termination of patent right due to non-payment of annual fee