CN103915422A - 用于半导体结构的方法和装置 - Google Patents

Abstract

本发明公开了用于半导体结构的方法和装置。一种半导体结构可以包括第一器件和第二器件，第一器件具有其上形成有第一接合层的第一表面并且第二器件具有其上形成有第二接合层的第一表面。第一接合层可以提供到第一器件中的至少一个电气器件的导电路径。第二接合层可以提供到第二器件中的至少一个电气器件的导电路径。第一器件或第二器件中的一个可以包括MEMS电气器件。第一和/或第二接合层可以由吸气材料形成，该吸气材料可以提供逸气吸收。

Description

用于半导体结构的方法和装置

技术领域

本发明涉及用于半导体结构的方法和装置。

背景技术

在半导体工艺中，在半导体晶圆上制造集成电路。半导体晶圆可以在彼此的顶部上堆叠或接合从而形成所谓的三维(“3D”)IC。一些半导体晶圆包括微电子机械系统(“MEMS”)，这是一种形成具有微米级(米的百万分之一)尺寸的微结构的技术。通常，MEMS器件在硅晶圆上构建并且在材料薄膜中实现。

MEMS应用包括惯性传感器应用，诸如运动传感器、加速计和陀螺仪。其他MEMS应用包括光学应用(诸如活动反射镜)和RF应用(诸如RF开关和共振器)。然而，MEMS器件将其自身独特的要求引入到集成工艺中。电连接MEMS器件是具有独特挑战的方面。

发明内容

为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种装置，包括：第一器件，具有其上形成有第一接合层的表面，所述第一接合层提供与所述第一器件的电连接；第二器件，具有其上形成有第二接合层的表面，所述第二接合层提供与所述第二器件的电连接；位于所述第一器件和所述第二器件之间的微室；以及其中，所述第一接合层和所述第二接合层接合在一起，并且所述第一接合层和所述第二接合层中的至少一层包含暴露于所述微室的吸气材料。

在所述的装置中，所述第一接合层包括第一层和第二层，所述第一层包含所述吸气材料并且所述第二层包含共晶金属材料。

在所述的装置中，所述第二接合层包括第一层和第二层，所述第一层包含所述吸气材料并且所述第二层包含共晶金属材料。

在所述的装置中，所述吸气材料包括选自由锆、钡、钛、基于铝的合金和它们的组合所组成的组中的材料。

在所述的装置中，所述第一接合层或所述第二接合层包括共晶合金材料。

在所述的装置中，所述第一接合层或所述第二接合层包括选自由铟、金、锡、铜和它们的组合所组成的组中的材料。

在所述的装置中，在所述第一器件和所述第二器件中的至少一个器件中形成有电气器件。

在所述的装置中，在所述第一器件和所述第二器件中的至少一个器件中形成有MEMS型电气器件，其中所述MEMS型电气器件暴露于所述微室。

根据本发明的另一方面，提供了一种装置，包括：器件，具有互连结构、腔和在所述器件内形成的至少一个电气器件；以及接合层，覆盖所述器件的所述互连结构，所述接合层包含导电吸气材料，所述导电吸气材料具有与所述至少一个电气器件连接的一部分和暴露于所述腔的一部分。

在所述的装置中，所述吸气材料包括选自由锆、钡、钛、基于铝的合金和它们的组合所组成的组中的材料。

在所述的装置中，所述接合层被形成为具有约200nm至约5000nm的厚度。

根据本发明的又一方面，提供了一种形成半导体结构的方法，包括：在第一器件的第一表面上形成第一接合层；在第二器件的第一表面上形成第二接合层，所述第二器件包括一个或多个微室；以及将所述第一接合层接合至所述第二接合层从而在所述第一器件和所述第二器件之间形成电连接，其中所述第一接合层和所述第二接合层中的至少一层包含暴露于所述一个或多个微室的吸气材料。

在所述的方法中，所述接合包括加热达到约100℃至约500℃范围内的第一温度。

在所述的方法中，所述接合包括施加约10KN至约100KN范围内的压力。

在所述的方法中，所述第一接合层或所述第二接合层包括第一层和第二层，所述第一层包含所述吸气材料并且所述第二层包含共晶材料。

所述的方法还包括图案化所述第一接合层或所述第二接合层以覆盖所述第一器件的相应第一表面或所述第二器件的相应第一表面的约10％至约90％。

在所述的方法中，所述第一接合层或所述第二接合层被形成为具有约200nm至约5000nm的厚度。

在所述的方法中，所述吸气材料包括选自由锆、钡、钛、基于铝的合金和它们的组合所组成的组中的材料。

在所述的方法中，所述第一接合层或所述第二接合层包含共晶合金材料。

在所述的方法中，所述第一接合层或所述第二接合层包含选自由铟、金、锡、铜和它们的组合所组成的组中的材料。

附图说明

为了更充分地理解本发明的实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：

图1示出根据实施例形成的半导体结构的截面图；

图2a至图2c示出根据各个实施例的接合层；

图3a至图3d示出根据实施例形成半导体结构的多个中间阶段；以及

图4示出根据实施例形成半导体结构的方法的流程图。

具体实施方式

下面，详细讨论本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅是出制造和使用所公开的主题的示例性具体方式，而不用于限制不同的实施例的范围。

在整个本说明书中提及的“一个实施例”或“实施例”意味着至少一个实施例包括关于该实施例描述的特定部件、结构或特征。因此在本说明书的各个地方出现的短语“在一个实施中”或“在实施例中”不一定全都是指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应理解，以下附图没有按比例绘制；而且这些附图只是为了举例说明的目的。

在详细地说明本发明的示例性实施例之前，先大体上讨论各个实施例及其有利特征。例如，在一些实施例中在两个晶圆或器件之间实施晶圆级接合(在本文中也被称为“晶圆级封装”)。例如，一个器件可以是MEMS器件而另一个器件可以是覆盖晶圆或CMOS器件。可以将这些器件接合在一起形成封装器件，该封装器件在接合后的器件之间的微室或腔中具有不透气真空环境。在封装器件的各个应用中，封装的微室内的真空度可以在约0.1至100mbar之间变化，这归因于器件的高热预算。由于微室内的压力可能发生变化，微室或腔内可能发生逸气(outgassing)。逸气可能影响封装器件的真空度。

如对多个实施例所描述的接合可以提供多种特征，用于在接合后的器件之间保持良好的不透气(机械)密封、吸收逸气、以及为连接接合后的器件提供导电路径。本文描述的实施例的优势可以包括(但是不限于)减少用于接合器件的接合面积，这通过提供用于连接器件(和/或可以在器件内形成的电气器件)的一个或多个导电路径以及通过吸收逸气在接合后的器件之间保持良好的不透气密封而实现。

图1示出根据实施例的半导体结构100的截面图。半导体结构100可以包括其上形成有第一接合层111的第一器件110和其上形成有第二接合层121的第二器件120。第一器件110可以通过相应的第一和第二接合层111，121与第二器件120接合在一起从而形成半导体结构100。第一接合层111和第二接合层121可以是导电材料层以在第一器件110和第二器件120之间提供电连接。半导体结构100可以包括在接合后的第一器件110和第二器件120之间形成的一个或多个腔或微室130。

第一器件110可以包括第一衬底112、一个或多个第一介电层113、一个或多个第一互连层114、一个或多个第一互连通孔115和一个或多个第一互连结构116。第一接合层111可以在第一器件110的第一表面110a上形成。第一互连通孔115可以在第一器件110的各个层和第一接合层111之间提供电连接以及在可以在第一器件110内形成的电气器件(未示出)和第一接合层111之间提供电连接。第一互连结构116可以提供用于将第一器件110和第二器件120接合在一起的结构部件和/或接合位置。

第二器件120可以包括第二衬底122、一个或多个第二介电层123、一个或多个第二互连层124、一个或多个第二互连通孔125和一个或多个第二互连结构126。第二器件120还可以包括一个或多个电气器件部分127，在该电气器件部分127中可以形成有电气器件(未示出)。第二接合层121可以在第二器件120的第二表面120a上形成。第二互连通孔125可以在第二器件120的各个层之间提供电连接以及在第二器件120内形成的电气器件和第二接合层121之间提供电连接。第二互连结构126可以提供用于将第一器件110和第二器件120接合在一起的结构部件和/或接合位置。

提供如图1中示出的第一互连结构116和/或第二互连结构126的形状仅仅出于说明目的而并不意图暗示其中的具体结构限制。例如，尽管如图1中示出的第一互连结构116被示出为从第一器件110延伸，第一互连结构116也可以形成为非延伸互连结构。提供第一器件110和/或第二器件120内描绘的连接和层仅仅出于说明目的而并不意图暗示其中的具体限制。在各个实施例中，第一器件110和/或第二器件120可以是中介层、半导体器件、晶圆或管芯。

第一接合层111和第二接合层121可以在电气器件(未示出)之间提供低电阻导电路径，这些电气器件可以在第一器件110和第二器件120内形成。第一接合层111和第二接合层121还可以在第一器件110和第二器件120之间提供不透气密封。第一接合层111和/或第二接合层121可以提供逸气的吸收。在多个实施例中，第一接合层111和/或第二接合层121可以被形成为具有约200nm至约5000nm的厚度。

在多个实施例中，第一接合层111和/或第二接合层121可以由共晶合金材料(诸如AlCu、AlGe或其他类似的材料)制成。在多个实施例中，第一接合层111或第二接合层121可以是低熔点金属材料，诸如In、Au、Sn、Cu或其他类似材料。在多个实施例中，第一接合层111和/或第二接合层121中的一个或者二者都可以由吸气材料形成。吸气材料可以吸收逸气，这可以有助于保持在接合后的第一器件110和第二器件120之间的微室130内形成的真空。吸气材料还可以在电气器件(未示出)之间提供低电阻导电路径，这些电气器件可以在第一器件110和第二器件120内形成。在多个实施例中，吸气材料可以由包括例如锆、钡、钛、铝、基于铝的合金的材料或其他类似材料制成。

为了吸收逸气，接合层(举例来说，诸如第一接合层111或第二接合层121)可以包括吸气材料并且可以在可以暴露于微室130的一部分第一器件110和/或第二器件120上形成。例如，第一接合层111和/或第二接合层121可以在可以暴露于微室130的第一互连结构116和/或第二互连结构126的内部形成。

在实施例中，举例来说，在第一接合层111可以由吸气材料形成的情况下，可以形成第一接合层111用于覆盖第一互连结构116并且延伸到可以暴露于微室130的半导体结构100的内部。在另一实施例中，举例来说，在第二接合层121可以由吸气材料形成的情况下，可以图案化第二接合层121以包括位于第二互连结构126上的可以与第一互连结构116上的第一接合层111接触的一个部分和可以暴露于微室130的另一分离部分。

在实施例中，可以图案化或形成第一接合层111和/或第二接合层121以覆盖相应的第一表面110a和/或第二表面120a的一小部分，例如，小于相应的第一表面110a和/或第二表面120a的约50％。在另一实施例中，可以图案化或形成第一接合层111和/或第二接合层121以覆盖相应的第一表面110a和/或第二表面120a的一大部分，例如，相应的第一表面110a和/或第二表面120a的约90％。第一接合层111和/或第二接合层121的覆盖面积可以基于可以在第一器件110和/或第二器件120中形成的电气器件(未示出)的类型和/或密度。在多个实施例中，第一接合层111和/或第二接合层121的覆盖部分可以在相应的第一表面110a和/或第二表面120a的约10％至约90％的范围内变化。第一接合层111和/或第二接合层121可以由与非CMOS兼容材料相反的CMOS兼容材料形成，非CMOS兼容材料利用特别处理的非晶衬底实现在器件上形成接合层。

第一接合层111和第二接合层121可以通过CVD、PVD(诸如溅射或蒸发)、电子枪、离子束、能量束、镀层、一种或多种削减蚀刻工艺、单镶嵌技术和/或双镶嵌技术等或其他可接受的方法形成。在多个实施例中，第一接合层111和/或第二接合层121可以包括多个吸气材料层和/或共晶材料层。

通过在第一器件110和第二器件120之间提供不透气密封和导电路径，相对于利用除了电连接接合后的器件的电接触件之外的陶瓷接合环的接合技术(诸如玻璃介质和熔融接合)，本文讨论的实施例可以提供降低的接合面积和电接触面积。通过提供逸气的吸收，本文讨论的实施例可以提供优于只由共晶材料形成的接合层的优势，只由共晶材料形成的接合层不提供逸气吸收。通过提供CMOS兼容接合层，本文讨论的实施例可以提供相对于热压缩接合技术的优势，热压缩接合技术利用非晶衬底并且通常与吸气材料不兼容。

在实施例中，第一器件110和/或第二器件120可以是其中可以形成有CMOS电气器件(未示出)的CMOS型器件。CMOS电气器件可以包括诸如晶体管、电容器、电阻器、它们的组合等有源和无源器件。可以使用任何合适的方法形成有源和无源器件。

在另一实施例中，第一器件110可以是其中可以不包括形成的无源或有源器件的帽型器件(cap-type device)(未示出)。帽型器件可以为第二器件120提供覆盖以不透气地密封第二器件120。在实施例中，帽型(未示出)第一器件110可以包括可以为帽型第一器件110内的信号连接提供路径的互连层。在另一实施例中，帽型(未示出)第一器件110可以包括可以为帽型第一器件110和第二器件120之间的信号连接提供路径的互连层。在又一实施例中，帽型(未示出)第一器件110可以包括用于在第二器件120和在帽型第一器件110的顶部上形成的又一器件(未示出)之间的信号连接的互连层。

在实施例中，第一器件110和/或第二器件120可以是MEMS型器件。在其中第二器件120可以是MEMS型器件的实施例中，电气器件部分127可以实现一种或多种MEMS电气器件(未示出)的形成。例如，电气器件部分127可以是在传感器、陀螺仪、加速计、RF器件或光学器件中执行功能的振动体、弹性弦或线圈。MEMS电气器件也可以在第二器件120的其他区域中形成。第二器件120还可以包括在其中形成的有源和/或无源器件(未示出)。这些有源和无源器件可以包括晶体管、电容器、电阻器、它们的组合等。可以使用任何合适的方法形成有源和无源器件。

在实施例中，第一和/或第二器件110，120的第一和/或第二衬底112，122可以包括块状硅。在其他实施例中，第一衬底112和/或第二衬底122可以包含任何半导体衬底、陶瓷衬底、石英衬底或类似材料。在一些实施例中，第一器件110和/或第二器件120可以包括绝缘体上硅(“SOI”)或其他类似的衬底。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。

在实施例中，第一和/或第二器件110，120的第一和/或第二互连结构116，126可以包括块状硅。在其他实施例中，第一互连结构116和/或第二互连结构126可以包含任何半导体材料、陶瓷、石英或类似材料。在一些实施例中，第一互连结构116和/或第二互连结构126可以包括绝缘体上硅(“SOI”)或类似材料。可以使用的其他材料包括多层、梯度或混合取向材料。

在实施例中，第二器件120的电气器件部分127可以包括块状硅。在其他实施例中，电气器件部分127可以包含任何半导体材料、陶瓷、石英或类似材料。在一些实施例中，电气器件部分可以包括绝缘体上硅(“SOI”)或类似材料。可以使用的其他材料包括多层、梯度或混合取向材料。

在实施例中，第一和/或第二器件110，120的第一和/或第二介电层113，123可以互相独立地由一种或多种介电材料(诸如氧化物、氮化物、氧化硅、氮化硅)、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如多孔碳掺杂的二氧化硅)、聚合物(诸如聚酰亚胺)、或它们的组合形成。在第一器件110和/或第二器件120的形成过程中，举例来说，可以通过诸如CVD、PVD(诸如溅射或蒸发)、等离子体增强化学汽相沉积(“PECVD”)、常压CVD(“APCVD”)、旋转涂覆玻璃工艺、一种或多种消减蚀刻工艺、单镶嵌技术和/或双镶嵌技术等工艺或其他可接受的方法沉积第一介电层113和/或第二介电层123。

第一器件110和/或第二器件120的第一互连层114和/或第二互连层124可以互相独立地由铜、铝、金或其他类似的材料形成从而分别在第一器件110和第二器件110内提供导电路径。举例来说，可以通过诸如CVD、PVD、电化学镀、一种或多种消减蚀刻工艺、单镶嵌技术、和/或双镶嵌技术等工艺或其他可接受的方法形成互连层114，124。

第一和/或第二器件110，120的第一和/或第二互连孔115，125可以互相独立地由铜、铝、钨、金、它们的组合和/或类似材料形成。在多个实施例中，第一互连通孔115和/或第二互连通孔125可以通过电化学沉积工艺或电化学镀工艺形成。在多个实施例中，多个第一介电层113或第二介电层123、第一互连层114或第二互连层124以及第一互连通孔115或第二互连通孔125分别可以用于在第一器件110或第二器件120内形成再分布层(“RDL”)(未示出)。可以使用合适的工艺(诸如上文所讨论的那些)形成RDL。

图2a至图2c示出可以根据各个实施例形成的各个接合层的截面图。尽管图2a至图2c只示出单个器件，本文讨论的实施例适用于如图1所示的第一和/或第二器件110，120的第一和/或第二接合层111，121。

如图2a中所示，接合层210可以在器件220的第一表面220a上方形成。举例来说，可以使用诸如覆盖沉积工艺(blanket deposition process)的工艺形成接合层210。如上所讨论的，接合层210可以是共晶合金材料、低熔点金属材料、吸气材料、它们的组合或类似材料中的任何材料。如图2b所示，可以图案化接合层212以提供在器件220的第一表面220a的局部化的接合层212的形成。这种局部化的接合层212图案可以用于例如为器件220内的特定电气器件(未示出)提供导电路径。接合层212可以是共晶合金材料、低熔点金属材料、吸气材料、它们的组合或类似材料中的任何材料。

图2c为接合层214提供图解，接合层214可以包括多个层，举例来说诸如可以在器件220的第一表面220a形成的第一层214.1和第二层214.2。第一层214.1和第二层214.2可以是共晶合金材料、低熔点金属材料、吸气材料、它们的组合或类似材料的组合中的任何材料。在实施例中，举例来说，第一层214.1可以由共晶合金材料制成并且第二层214.2可以由吸气材料制成。其他层组合在本发明的范围内。在多个实施例中，第一层214.1和/或第二层214.2可以在基本上整个第一表面220a形成或可以在器件220的第一表面220a上进行图案化。

参照图3a至图3c，示出根据实施例形成半导体结构的多个中间阶段。如图3a所示，可以在第一器件310的第一表面310a上形成第一接合层311。如上所述，第一器件310可以具有在其中形成的电气器件(未示出)。第一接合层311可以提供至这些电气器件的导电路径。在多个实施例中，可以在基本上整个第一表面310a形成第一接合层311或可以在第一器件310的第一表面310a图案化第一接合层311(如上文在图2b至图2c中讨论的)。

如图3b所示，第二接合层321可以在第二器件320的第一表面320a上形成。第二器件320可以具有在其中形成的电气器件(未示出)。第二接合层321可以提供至这些电气器件的导电路径。在多个实施例中，可以在基本上整个第一表面320a形成第二接合层321或可以在第二器件320的第一表面320a图案化第二接合层321(如上文在图2b至图2c中讨论的)。

在多个实施例中，第一器件310或第二器件320的电气器件(未示出)可以包括有源或无源器件、CMOS器件、和/或MEMS器件。在多个实施例中，第一接合层311和/或第二接合层321可以由共晶合金材料、低熔点金属材料、吸气材料或它们的组合形成。第一接合层311和/或第二接合层321可以通过CVD、PVD(诸如溅射或蒸发)、电子枪、离子束、能量束、镀层、一种或多种削减蚀刻工艺、单镶嵌技术和/或双镶嵌技术等或其他可接受的方法形成。在实施例中，第一接合层311和/或第二接合层321可以形成为包含如先前所讨论的材料的多个层。

如图3c所示，可以第一和第二器件310，320相应的第一和第二接合层311，321接触。在实施例中，可以施加热量达到第一温度。例如，第一温度可以在约100-500℃的范围内。

在其他实施例中，可以根据所选择的接合工艺或将要接合的器件改变第一温度。在实施例中，可以对第一器件310和/或第二器件320施加压力以促进第一接合层311和第二接合层321之间的接合。在实施例中，例如，该压力可以在约10-100KN的范围内。在其他实施例中，可以根据所选择的接合工艺或将要接合的器件来改变压力。在另一实施例中，在半导体结构340形成之后，可以实施后退火工艺，其中可以将半导体结构340加热至第二温度。

如图3d所示，半导体结构340可以通过接合第一器件310和第二器件320形成，其中器件310，320之间的电接触可以通过相应的第一和第二接合层311，321提供。半导体结构340的接合强度可以足以在接合之后可能实施的后续后段制造工艺的整个过程中保持接合后的第一器件310和第二器件320之间的良好的不透气密封。这些制造工艺可以包括(但不限于)可以通过化学机械抛光(“CMP”)或研磨实施的晶圆减薄、通过一种或多种回蚀刻在晶圆上或晶圆内形成后续的电气器件、镶嵌和/或双镶嵌工艺、半导体结构340的封装等。

参照图4，图4示出可以示出根据实施例形成半导体结构的方法400的流程图。如框410中所示，方法400可以在第一器件的第一表面上形成第一接合层。方法400可以在第二器件的第一表面上形成第二接合层(框420)。方法400可以使第一器件的第一接合层和第二器件的第二接合层互相接触(框430)。方法400可以加热已经接触的第一接合层和第二接合层至第一温度(框440)。可选地，方法400可以加热第一器件和/或第二器件并对第一器件和/或第二器件施加压力(也见框440)。压力可以促进第一器件和第二器件之间的接合和良好的不透气密封。方法400可以使第一和第二器件互相接合以形成半导体结构(框450)。

在实施例中，方法400可以图案化位于第一器件的第一表面上的第一接合层(框412)。在另一实施例中，方法400可以图案化位于第二器件的第一表面上的第二接合层(框422)。在实施例中，方法可以将半导体结构加热至第二温度(框460)。举例来说，第二热量可以对半导体结构提供退火。

在实施例中，提供了一种装置。该装置可以包括第一器件，该第一器件具有其上形成有第一接合层的表面，该第一接合层提供与第一器件的电连接；第二器件，该第二器件具有其上形成有第二接合层的表面，该第二接合层提供与第二器件的电连接；位于第一器件和第二器件之间的微室；以及其中第一接合层和第二接合层接合在一起，并且第一接合层或第二接合层中的至少一层包括暴露于微室的吸气材料。

在另一实施例中，提供了另一种装置。该装置可以包括器件，该器件具有互连结构、腔和在该器件内形成的至少一个电气器件；以及覆盖器件的互连结构的接合层，其中该接合层包括导电吸气材料，导电吸气材料具有与至少一个电气器件连接的一部分和暴露于腔的一部分。

在实施例中，提供了一种形成半导体结构的方法。该方法可以包括在第一器件的第一表面上形成第一接合层；在第二器件的第一表面上形成第二接合层，第二器件包括一个或多个微室；以及将第一接合层接合至第二接合层从而在第一器件和第二器件之间形成电连接，其中第一接合层或第二接合层中的至少一层包括暴露于一个或多个微室的吸气材料。

虽然已经详细地描述了本发明的实施例及其优点，但是应当理解在本文中可以进行多种变化、替换以及改变，而不背离所附的权利要求限定的本发明的精神和范围。例如，本领域的那些技术人员应该容易理解上述结构和步骤顺序可以改变但仍保留在本发明的范围内。

而且，本申请的范围预期并不限于说明书中所述的工艺、机器、生产、物质组成、装置、方法和步骤的具体实施例。作为本领域普通技术人员根据本发明将很容易地理解，根据本发明可以利用现在已有的或将来待开发的工艺、机器、生产、物质组成、装置、方法或步骤，实施与本文中所述的相应实施例基本上相同的功能或实现基本上相同的结果。因此，所附的权利要求预期在其范围内包括这些工艺、机器、生产、物质组成、装置、方法或步骤。

Claims (10)

1.一种装置，包括：

第一器件，具有其上形成有第一接合层的表面，所述第一接合层提供与所述第一器件的电连接；

第二器件，具有其上形成有第二接合层的表面，所述第二接合层提供与所述第二器件的电连接；

位于所述第一器件和所述第二器件之间的微室；以及

其中，所述第一接合层和所述第二接合层接合在一起，并且所述第一接合层和所述第二接合层中的至少一层包含暴露于所述微室的吸气材料。

2.根据权利要求1所述的装置，其中，所述第一接合层包括第一层和第二层，所述第一层包含所述吸气材料并且所述第二层包含共晶金属材料；或者

所述第二接合层包括第一层和第二层，所述第一层包含所述吸气材料并且所述第二层包含共晶金属材料。

3.根据权利要求1所述的装置，其中，所述吸气材料包括选自由锆、钡、钛、基于铝的合金和它们的组合所组成的组中的材料。

4.根据权利要求1所述的装置，其中，所述第一接合层或所述第二接合层包括共晶合金材料；或者

所述第一接合层或所述第二接合层包括选自由铟、金、锡、铜和它们的组合所组成的组中的材料。

5.根据权利要求1所述的装置，其中，在所述第一器件和所述第二器件中的至少一个器件中形成有电气器件；或者

在所述第一器件和所述第二器件中的至少一个器件中形成有MEMS型电气器件，其中所述MEMS型电气器件暴露于所述微室。

6.一种装置，包括：

器件，具有互连结构、腔和在所述器件内形成的至少一个电气器件；以及

接合层，覆盖所述器件的所述互连结构，所述接合层包含导电吸气材料，所述导电吸气材料具有与所述至少一个电气器件连接的一部分和暴露于所述腔的一部分。

7.一种形成半导体结构的方法，包括：

在第一器件的第一表面上形成第一接合层；

在第二器件的第一表面上形成第二接合层，所述第二器件包括一个或多个微室；以及

将所述第一接合层接合至所述第二接合层从而在所述第一器件和所述第二器件之间形成电连接，其中所述第一接合层和所述第二接合层中的至少一层包含暴露于所述一个或多个微室的吸气材料。

8.根据权利要求7所述的方法，其中，所述接合包括加热达到约100℃至约500℃范围内的第一温度。

9.根据权利要求8所述的方法，其中，所述接合包括施加约10KN至约100KN范围内的压力。

10.根据权利要求7所述的方法，还包括：

图案化所述第一接合层或所述第二接合层以覆盖所述第一器件的相应第一表面或所述第二器件的相应第一表面的约10％至约90％。