CN103809647A - 一种高电源抑制比基准电压源 - Google Patents

Abstract

一种高电源抑制比基准电压源，其中，包括带隙核心电路，为所述带隙核心电路供电高电源抑制比的非精确参考电压源和偏置电路，以及电压按比例放大器；所述电压按比例放大器利用所述高电源抑制比的非精确参考电压源生成一较稳定具有驱动能力的电压源，为所述带隙核心电路供电；所述带隙核心电路采用放大器和共源共栅结构给三极管提供电流。整个电路系统包含了一个较高电源抑制比的稳压源50dB，和一个具有共源共栅结构的带隙核心电路。两者结合在一起可以为基准电压提供120dB以上的电源抑制比，在各种corners和温度下提高了电路的稳定性。

Description

一种高电源抑制比基准电压源

技术领域

本发明涉及微电子集成电路设计领域，尤其是一种高电源抑制比的基准电压源。

背景技术

 在很多模拟芯片和数模混合芯片中都需要用到带隙基准电路提供精确，稳定的参考电压。然而在数模混合芯片中由于数字电路会产生很严重的高频噪声，通过带隙的电源耦合到带隙的输出基准电压源上面，进而影响模拟电路的性能。因此需要设计具有高电源抑制比的带隙基准电路。

现有的高电源抑制比的基准电压源，一般采用如图1所示的电路，或者是改进的图2所示的电路（图中的偏置电路省略掉）。图1电路中三级管Q1,Q2呈现负温度系数。假设V1，V2端电压相等，则R1上的电压呈现良好的正温度系数，且不受电流和温度的影响，进而使得R1上的电流呈现正温度系数。用电流镜p1将此电流镜像，并加在R2和Q3上面。这样就可以在R2上得到一个正温度系数的电压，通过电路中R2上的正温度系数电压和Q3上的负温度系数电压的叠加，进而在OUT端得到一个零温度系数的电压。，这个结果是在假设V1，V2相等的前提下得到的。电路中虽然存在反馈使得V1，V2尽量相等，但是电路中没有用到放大器做精确的比较，存在着很大的失调电压，即V1，V2之间存在一个失调电压Vos 。这个失调电压会受工艺和温度的变化的影响较大。实际上得到的基准电压为，这种电路虽然可以得到较高的电源抑制比90dB，但是较大的以及其较大的工艺温度关联性，使得在corners下面得到的基准电压的一致性并不是太理想。

于是有研究者对图1的方法进行了改进。如图2所示，电路设计了n1，n2作为隔离单元和比较单元对V1，和V2做了精确比较，而且在V5点制造了高阻节点，使得负反馈的环路增益得到了相当大的提高，这样即减小了失调电压，又进一步提高了电源抑制比（可以达到130dB以上）。但是由于增加了高阻节点V5，同时V3，和V4都是高阻节点，使得低频极点很靠近，这种方法很难得到较高的相位裕度，在各种corners和温度下电路的稳定性受到了很大的挑战。

发明内容

有鉴于此，本发明的一个目的是提出一种高电源抑制比基准电压源，以解决由于增加了高阻节点V5，同时V3，和V4都是高阻节点，使得低频极点很靠近，这种方法很难得到较高的相位裕度，在各种corners和温度下电路的不稳定的问题。

为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

在一些可选的实施例中，提供一种高电源抑制比基准电压源，其中，包括带隙核心电路，为所述带隙核心电路供电高电源抑制比的非精确参考电压源和偏置电路，以及电压按比例放大器；所述电压按比例放大器利用所述高电源抑制比的非精确参考电压源生成一较稳定具有驱动能力的电压源，为所述带隙核心电路供电；所述带隙核心电路采用放大器和共源共栅结构给三极管提供电流。

在一些可选的实施例中，所述高电源抑制比的非精确参考电压源和偏置电路包括：p1, p2,p3,p4,p5,p6,p7,p8,n1,n2,n3,n4,R10,R11,Q3,C1，其中，p1,p2,p3,p5,p7的源极接电源VDD，电容C1的A端与p1的漏极，p2的栅极相连，p1的栅极与p3的栅极，p5的栅极，p7的栅极，R8的A端相连，p3的漏极与p4的源极相连，p5的漏极与p6的源极相连，p4的栅极与p6的栅极，p8的栅极，R8的B端相连。p2的漏极与p4的漏极，n1的栅极，n3的栅极，R9的A端相连，n2的栅极与n4的栅极，R9的B端相连，n4的源极与R10的A端相连，p8的源极与p7的漏极相连，p8的漏极与R11的A端相连，Q3的射极与R11的B端相连，n2的源极，C1的另一端，R10的B端，Q3的基极与Q3的集电极，与地相连。

在一些可选的实施例中，所述电压按比例放大器，包括：p9 ,p10, n7, n8, n9,p13, p12,p11,n5, n6,R7, C2,R6,R5，其中，p9的栅极与p7的栅极相连，p10的栅极与p8的栅极相连，p9的源极，p11的源极，p12的源极，p13的源极，与VDD相连，p10的漏极，n7的栅极，n8的栅极与n7的漏极相连，n5的栅极与R11的A端相连，n5的源极，n6的源极与n8的漏极相连，n5的漏极，p11的漏极，p13的栅极与R7的A端相连，p11的栅极，p12的栅极，p12的漏极，与n6的漏极相连，p13的漏极，n9的漏极，R6的A端，与C2的右端相连，n6的栅极，R5的A端，与R6的B端相连，n7的源端，n8的源端，n9的源端，R5的B端与地相连，p9的源端，p11的源端，p12的源端，p13的源端与电源VDD相连。

在一些可选的实施例中，所述带隙核心电路，包括：p14, p19, p16, p17, p18, p21, C3, n10, n11, Q1,Q2,R1,R2,R3,和普通两级运放A2，其中，p14的源极，p16的源极，p17的源极，p21的源极，p18的源极与R6的A端相连，p14的漏极与p19的源极相连，p14的栅极，p16的栅极，与运放A2的输出端相连，p19的栅极，p17的栅极，p17的漏极，n11的漏极与p18的栅极相连，p19的漏极，p21的漏极，R1的A端，R2的A端，与p21的漏极相连，R1的B端，Q1的射极与运放A2的负向端相连，R2的B端，R3的A端与运放A2的正向端相连，R3的B端与Q2的发射极相连，p16的漏极，n10的漏极，n10的栅极，与n11的栅极相连，C3的A端，p21的栅极，与p18的漏极相连，Q1的基极，Q1的集电极，Q2的基极，Q2的集电极，n10的源极，n11的源极，C3的B极与地相连。

在一些可选的实施例中，所述带隙核心电路，p16，n10，n11，p17，p19组成了自偏置共源共栅电流漏，使得流过两个三极管支路的电流受电源电压的影响更小，进而使得到的基准电压更稳定，p18，p21，C3组成的启动电路使得上电之后带隙核心电路能够顺利启动。

有益效果：整个电路系统包含了一个较高电源抑制比的稳压源50dB，和一个具有共源共栅结构的带隙核心电路。两者结合在一起可以为基准电压提供120dB以上的电源抑制比，在各种corners和温度下提高了电路的稳定性。

为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。

说明书附图

图1为现有的高电源抑制比带隙电路的示意图；

图2为现有的改进的高电源抑制比带隙电路的示意图；

图3为本发明提出的高电源抑制比带隙电路的示意图；

图4为本发明在各种corners下电源抑制比的仿真结果；

图5为本发明在各种corners下的到的基准电压的温度特性。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

下面结合附图对本发明作更进一步的详细描述。

如图3所示，在一些可选的实施例中，提供一种高电源抑制比基准电压源，其中，包括带隙核心电路，为所述带隙核心电路供电高电源抑制比的非精确参考电压源和偏置电路，以及电压按比例放大器；所述电压按比例放大器利用所述高电源抑制比的非精确参考电压源生成一较稳定具有驱动能力的电压源，为所述带隙核心电路供电；所述带隙核心电路采用放大器和共源共栅结构给三极管提供电流，来保证电流受电源波动的影响较小，进而使得基准电压受电源波动的影响较小。

在一些可选的实施例中，所述高电源抑制比的非精确参考电压源和偏置电路包括：p1, p2,p3,p4,p5,p6,p7,p8,n1,n2,n3,n4,R10,R11,Q3,C1，其中，p1,p2,p3,p5,p7的源极接电源VDD，电容C1的A端与p1的漏极，p2的栅极相连，p1的栅极与p3的栅极，p5的栅极，p7的栅极，R8的A端相连，p3的漏极与p4的源极相连，p5的漏极与p6的源极相连，p4的栅极与p6的栅极，p8的栅极，R8的B端相连。p2的漏极与p4的漏极，n1的栅极，n3的栅极，R9的A端相连，n2的栅极与n4的栅极，R9的B端相连，n4的源极与R10的A端相连，p8的源极与p7的漏极相连，p8的漏极与R11的A端相连，Q3的射极与R11的B端相连，n2的源极，C1的另一端，R10的B端，Q3的基极与Q3的集电极，与地相连。高电源抑制比的非精确参考电压源，和偏置电路的设计思路是首先得到一个高电源抑制比的电流。本专业的技术人员可以知道，普通的与电源无关的偏置电流电路中由于mos管的沟道长度调制效应仍然会导致电流的电源依赖性。为了解决这个问题，可以在每个电路分支采用NMOS和PMOS共源共栅结构。这个设计中使用了电阻来产生适当的自偏置电压，使所有的MOS管都保持在饱和区。使得偏置电流具有50dB以上的电源抑制比。 即具有非线性正温度系数，将此电流通过映射加在电阻上就得到了一个近似正温度系数的电压。Q3的具有负温度系数。将正负温度系数的电压叠加，并且适当地调节和的比值，就可以得到一个近似零温度系数的电压（因为正负温度系数的电压都具有较大的非线性），即非精确参考电压源。实验可得这个电压在不同corners下的偏差范围是 1.1到1.13v。具有50dB的电源抑制比。

在一些可选的实施例中，所述电压按比例放大器，包括：p9 ,p10, n7, n8, n9,p13, p12,p11,n5, n6,R7, C2,R6,R5，其中，p9的栅极与p7的栅极相连，p10的栅极与p8的栅极相连，p9的源极，p11的源极，p12的源极，p13的源极，与VDD相连，p10的漏极，n7的栅极，n8的栅极与n7的漏极相连，n5的栅极与R11的A端相连，n5的源极，n6的源极与n8的漏极相连，n5的漏极，p11的漏极，p13的栅极与R7的A端相连，p11的栅极，p12的栅极，p12的漏极，与n6的漏极相连，p13的漏极，n9的漏极，R6的A端，与C2的右端相连，n6的栅极，R5的A端，与R6的B端相连，n7的源端，n8的源端，n9的源端，R5的B端与地相连，p9的源端，p11的源端，p12的源端，p13的源端与电源VDD相连。电压按比例放大器采用了常规的两级放大器。考虑到该运放的输出端的电流主要流向带隙电路，可以将n9的宽长比适当减小，避免多余的电流消耗。和产生了一个可控零点，适当调节可以将位于左半平面的第二极点抵消，即使驱动较大的电容负载，运算放大器仍然具有很好的稳定性。

一些可选的实施例中，所述带隙核心电路，包括：p14, p19, p16, p17, p18, p21, C3, n10, n11, Q1,Q2,R1,R2,R3,和普通两级运放A2，其中，p14的源极，p16的源极，p17的源极，p21的源极，p18的源极与R6的A端相连，p14的漏极与p19的源极相连，p14的栅极，p16的栅极，与运放A2的输出端相连，p19的栅极，p17的栅极，p17的漏极，n11的漏极与p18的栅极相连，p19的漏极，p21的漏极，R1的A端，R2的A端，与p21的漏极相连，R1的B端，Q1的射极与运放A2的负向端相连，R2的B端，R3的A端与运放A2的正向端相连，R3的B端与Q2的发射极相连，p16的漏极，n10的漏极，n10的栅极，与n11的栅极相连，C3的A端，p21的栅极，与p18的漏极相连，Q1的基极，Q1的集电极，Q2的基极，Q2的集电极，n10的源极，n11的源极，C3的B极与地相连。关于带隙核心电路，采用了共源共栅结构为三极管提供电流，p16，n10，n11，p17，为共源共栅管p19提供了偏置，从而使得流过三极管的电流受电源波动的影响较小。进而使得基准电压受电源波动的影响较小。这一改进可为基准电压增加10dB的电源抑制比。

在一些可选的实施例中，所述带隙核心电路，p16，n10，n11，p17，p19组成了自偏置共源共栅电流漏，使得流过两个三极管支路的电流受电源电压的影响更小，进而使得到的基准电压更稳定，p18，p21，C3组成的启动电路使得上电之后带隙核心电路能够顺利启动。p18，p21，c3是带隙的启动电路。当电压建立起来之后，c3的A端电压为零，p21的栅极为低电位，于是p21管导通，为带隙的Vref端提供启动电流。带隙启动后p17管建立了偏置电压，使p18管导通，导通电流给c3充电至高电位，随后p21管截止。

在SMIC40工艺下，图4给出了本发明实例在各种corners下电源抑制比的仿真结果。 图5给出了本发明实例在各种corners下得到的基准电压的温度特性。

本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本公开的保护范围。

Claims (6)

1.一种高电源抑制比基准电压源，其特征在于，

包括带隙核心电路，为所述带隙核心电路供电高电源抑制比的非精确参考电压源和偏置电路，以及电压按比例放大器；

所述电压按比例放大器利用所述高电源抑制比的非精确参考电压源生成一较稳定具有驱动能力的电压源，为所述带隙核心电路供电；

所述带隙核心电路采用放大器和共源共栅结构给三极管提供电流。

2.根据权利要求1所述一种高电源抑制比基准电压源，其特征在于，   所述高电源抑制比的非精确参考电压源和偏置电路包括：p1, p2,p3,p4,p5,p6,p7,p8,n1,n2,n3,n4,R10,R11,Q3,C1，其中，p1,p2,p3,p5,p7的源极接电源VDD，电容C1的A端与p1的漏极，p2的栅极相连，p1的栅极与p3的栅极，p5的栅极，p7的栅极，R8的A端相连，p3的漏极与p4的源极相连，p5的漏极与p6的源极相连，p4的栅极与p6的栅极，p8的栅极，R8的B端相连。

3.p2的漏极与p4的漏极，n1的栅极，n3的栅极，R9的A端相连，n2的栅极与n4的栅极，R9的B端相连，n4的源极与R10的A端相连，p8的源极与p7的漏极相连，p8的漏极与R11的A端相连，Q3的射极与R11的B端相连，n2的源极，C1的另一端，R10的B端，Q3的基极与Q3的集电极，与地相连。

4.根据权利要求1所述一种高电源抑制比基准电压源，其特征在于，所述电压按比例放大器，包括：p9 ,p10, n7, n8, n9,p13, p12,p11,n5, n6,R7, C2,R6,R5，其中，p9的栅极与p7的栅极相连，p10的栅极与p8的栅极相连，p9的源极，p11的源极，p12的源极，p13的源极，与VDD相连，p10的漏极，n7的栅极，n8的栅极与n7的漏极相连，n5的栅极与R11的A端相连，n5的源极，n6的源极与n8的漏极相连，n5的漏极，p11的漏极，p13的栅极与R7的A端相连，p11的栅极，p12的栅极，p12的漏极，与n6的漏极相连，p13的漏极，n9的漏极，R6的A端，与C2的右端相连，n6的栅极，R5的A端，与R6的B端相连，n7的源端，n8的源端，n9的源端，R5的B端与地相连，p9的源端，p11的源端，p12的源端，p13的源端与电源VDD相连。

5.根据权利要求1所述一种高电源抑制比基准电压源，其特征在于，   所述带隙核心电路，包括：p14, p19, p16, p17, p18, p21, C3, n10, n11, Q1,Q2,R1,R2,R3,和普通两级运放A2，其中，p14的源极，p16的源极，p17的源极，p21的源极，p18的源极与R6的A端相连，p14的漏极与p19的源极相连，p14的栅极，p16的栅极，与运放A2的输出端相连，p19的栅极，p17的栅极，p17的漏极，n11的漏极与p18的栅极相连，p19的漏极，p21的漏极，R1的A端，R2的A端，与p21的漏极相连，R1的B端，Q1的射极与运放A2的负向端相连，R2的B端，R3的A端与运放A2的正向端相连，R3的B端与Q2的发射极相连，p16的漏极，n10的漏极，n10的栅极，与n11的栅极相连，C3的A端，p21的栅极，与p18的漏极相连，Q1的基极，Q1的集电极，Q2的基极，Q2的集电极，n10的源极，n11的源极，C3的B极与地相连。

6.根据权利要求4所述一种高电源抑制比基准电压源，其特征在于，所述带隙核心电路，p16，n10，n11，p17，p19组成了自偏置共源共栅电流漏，使得流过两个三极管支路的电流受电源电压的影响更小，进而使得到的基准电压更稳定，p18，p21，C3组成的启动电路使得上电之后带隙核心电路能够顺利启动。

Images