[go: up one dir, main page]

CN103746707A - 基于fpga的并串数据转换电路 - Google Patents

基于fpga的并串数据转换电路 Download PDF

Info

Publication number
CN103746707A
CN103746707A CN201310538449.9A CN201310538449A CN103746707A CN 103746707 A CN103746707 A CN 103746707A CN 201310538449 A CN201310538449 A CN 201310538449A CN 103746707 A CN103746707 A CN 103746707A
Authority
CN
China
Prior art keywords
fpga
parallel
serial data
conversion circuit
data conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310538449.9A
Other languages
English (en)
Inventor
李洪涛
陈诚
顾陈
朱晓华
曾文浩
王超宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201310538449.9A priority Critical patent/CN103746707A/zh
Publication of CN103746707A publication Critical patent/CN103746707A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于FPGA的并串数据转换电路。并串数据转换电路由数据输出选择器及可产生选择脉冲的脉冲产生单元组成。数据输出选择器为一个N选1的选择器，脉冲产生单元由延时单元、反相器及与门构成，并使用布局布线约束技术使延时单元延时精确可控。本发明通过编程可实现高达吉赫兹的串行传输速度，并使用FPGA设计实现，具有较高的精确度、较强的通用性和适用性。

Description

基于FPGA的并串数据转换电路
技术领域
本发明属于一种并串数据转换电路，特别是一种基于FPGA的传输速度达吉赫兹并串数据转换电路。
背景技术
基于FPGA的并串数据转换电路用于将多位的并行数据转换为一位的串行数据。
目前FPGA中并串数据的转换主要通过并串数据转换的硬核来实现。并串数据的硬核只会在中高端的FPGA中出现，从而限制了低端FPGA的应用。而且由于硬核数量的限制，当并串数据转换需求较大时，需要使用专用的芯片来实现，这加大了成本，且由于引脚的增加，给电路设计带来极大的不便。
发明内容
本发明的目的在于提供一种基于FPGA的并串数据转换电路，这种电路能够实现将任意位宽的并行数据转换成串行数据。
实现本发明的技术解决方案是设计一种基于FPGA的并串数据转换电路，包括数据输出选择器及脉冲产生单元。所描述的数据输出选择器由N选1选择器构成，所描述的脉冲产生单元由延时单元、反相器及与门构成，脉冲产生单元的数量等于并行数据的位宽，脉冲产生单元使用布局布线约束技术，实现脉冲的宽度等于输入并行数据时钟的周期除以并行数据位宽。
所描述的N选1选择器、延时单元、反相器及与门均由FPGA的查找表实现。
所描述的布局布线约束技术使延时电路的阵列结构固定在FPGA内部，使用布局布线约束技术使脉冲精度可控。
将脉冲产生单元拓展，即增加脉冲产生单元的个数，可实现任意位并行数据的串行转换，具有较高的适用性。
本发明应用于FPGA中，可实现高达吉赫兹的串行传输速度。
本发明与现有技术相比，其显著优点：
1.        低端FPGA中没有并串数据转换的硬核，该发明可使低端FPGA直接实现并串数据转换功能。
2.        由于高端FPGA的并串数据转换硬核数量限制，当并串数据转换需求较大时，需要使用专用的芯片来实现，该发明可以替代专用芯片在FPGA中实现并串数据转换，给电路设计带来极大的便利。
附图说明
图1是4位并行数据转串行输出电路的总体结构。
图2是4选1选择器。
图3是脉冲产生单元1。
图4是延时单元。
图5是基本延时单元。
图6是反相器。
图7是与门。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明确，以下参照附图对本发明进一步详细说明。
本发明提供了一种基于FPGA的并串数据转换电路，由数据输出选择器及脉冲产生单元组成，具体实施结构如图1所示。图1所示的并串数据转换电路能够实现4位并行数据转换成串行输出；跟据用户需求，拓展脉冲产生单元，可实现任意位宽的并串数据转换。本发明以图1所示电路为例说明具体的实施方式。下面对各部分结构进行详细介绍：
数据选择器，如图1所示，为一个4选1选择器。并行数据通过4选1选择器输出成串行数据。
4选1选择器，如图2所示，由FPGA内部的查找表实现，对其编程使A0、A1、A2及A3为信号输入端，分别连接4位的并行输入数据，A4、A5、A6及A7为选择控制端，可选择从A0、A1、A2及A3输入的信号，信号经过查找表后从O端输出。
脉冲产生单元1，如图3所示，由延时单元、反相器及与门实现。脉冲产生单元1的输入是输入数据的时钟CLK0，CLK0经过延时单元产生时钟CLK1，CLK1经过反相器与CLK0相与得到脉冲1。脉冲产生单元2的输入是脉冲产生单元1的输出时钟CLK1，以此类推，脉冲产生单元N的输入是脉冲产生单元N-1的输出时钟。
延时单元，如图4所示，由n个基本延时单元级联构成。信号从input端输入可选择延时单元，从output端输出，每经过一个基本延时单元就会延时最小延时时间，连续通过n个基本延时单元就会延时n个最小延时时间。基本延时单元的数目n是T/4-1（时钟周期除以并行数据位宽后减去反相器的延时）。
基本延时单元，如图5所示，由FPGA内部的查找表实现，对其编程使A0、A1、A2端输入为0，信号从A3端输入，经过查找表后延时，从O端输出。信号经过查找表后延时最小延时时间，不同型号的FPGA芯片，最小延时时间略有差异。
反相器，如图6所示，由FPGA内部的查找表实现，对其编程使A0、A1、A2端输入为0，信号从A3端输入，经过查找表后延时，从O端输出。
与门，如图7所示，由FPGA内部的查找表实现，对其编程使A0、A1端输入为0，信号从A2、A3端输入，经过查找表后延时，从O端输出。
通过布局布线技术，使得脉冲产生单元产生的脉冲宽度精确可控。
本发明能够实现并串数据转换电路，其中脉冲产生单元的数目及脉冲宽度由输入数据的位宽决定，可实现不同位宽数据的并串转换。如需实现N位数据的并串转换，则可以使用N个脉冲产生单元，并通过编程及布局布线技术使每个脉冲宽度为T/N（时钟周期除以数据位宽）。

Claims (7)

1.一种基于FPGA的并串数据转换电路，其特征在于：包括数据输出选择器及N个脉冲产生单元。
2.根据权利要求1所描述的基于FPGA的并串数据转换电路，其特征在于：所述脉冲产生单元由延时单元、反相器及与门构成，脉冲产生单元1的输入时钟为输入数据的时钟CLK0，CLK0经过延时单元得到输出时钟CLK1，CLK1再经过反相器后与CLK0一起连接到与门得到脉冲1；脉冲产生单元2的输入时钟为脉冲产生单元1的输出时钟，以此类推，脉冲产生单元N的输入时钟为脉冲产生单元N-1的输出时钟。
3.根据权利要求1所描述的基于FPGA的并串数据转换电路，其特征在于：所述数据选择器为一个N选1选择器，N由输入数据位宽决定，并由FPGA的查找表实现，从而实现数据串行输出。
4.根据权利要求1所描述的基于FPGA的并串数据转换电路，其特征在于：延时单元由FPGA的查找表实现。
5.根据权利要求1所描述的基于FPGA的并串数据转换电路，其特征在于：反相器由FPGA的查找表实现。
6.根据权利要求1所描述的基于FPGA的并串数据转换电路，其特征在于：与门由FPGA的查找表实现。
7.根据权利要求1所描述的基于FPGA的并串数据转换电路，其特征在于：脉冲产生单元使用布局布线约束技术，实现脉冲的精确可控。
CN201310538449.9A 2013-11-04 2013-11-04 基于fpga的并串数据转换电路 Pending CN103746707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310538449.9A CN103746707A (zh) 2013-11-04 2013-11-04 基于fpga的并串数据转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310538449.9A CN103746707A (zh) 2013-11-04 2013-11-04 基于fpga的并串数据转换电路

Publications (1)

Publication Number Publication Date
CN103746707A true CN103746707A (zh) 2014-04-23

Family

ID=50503706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310538449.9A Pending CN103746707A (zh) 2013-11-04 2013-11-04 基于fpga的并串数据转换电路

Country Status (1)

Country Link
CN (1) CN103746707A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437945A (zh) * 2016-05-27 2017-12-05 龙芯中科技术有限公司 并串转换电路
CN110674069A (zh) * 2019-09-26 2020-01-10 北京智芯微电子科技有限公司 芯片的数字引脚转换电路及方法、芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960348A (zh) * 2005-10-31 2007-05-09 中兴通讯股份有限公司 一种多载波数字功率计算装置
CN101017383A (zh) * 2006-11-01 2007-08-15 王文华 一种基于fpga的高速任意波形发生器
CN101099293A (zh) * 2005-09-29 2008-01-02 罗姆股份有限公司 并行-串行转换电路及使用了它的电子设备
US7457323B2 (en) * 2004-03-31 2008-11-25 Nec Electronics Corporation Demultiplexer circuit
CN101652004A (zh) * 2009-04-10 2010-02-17 成都芯源系统有限公司 白光led电路及控制白光led平均电流的方法
CN202857068U (zh) * 2012-09-28 2013-04-03 深圳市明微电子股份有限公司 一种led控制电路及led照明装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457323B2 (en) * 2004-03-31 2008-11-25 Nec Electronics Corporation Demultiplexer circuit
CN101099293A (zh) * 2005-09-29 2008-01-02 罗姆股份有限公司 并行-串行转换电路及使用了它的电子设备
CN1960348A (zh) * 2005-10-31 2007-05-09 中兴通讯股份有限公司 一种多载波数字功率计算装置
CN101017383A (zh) * 2006-11-01 2007-08-15 王文华 一种基于fpga的高速任意波形发生器
CN101652004A (zh) * 2009-04-10 2010-02-17 成都芯源系统有限公司 白光led电路及控制白光led平均电流的方法
CN202857068U (zh) * 2012-09-28 2013-04-03 深圳市明微电子股份有限公司 一种led控制电路及led照明装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437945A (zh) * 2016-05-27 2017-12-05 龙芯中科技术有限公司 并串转换电路
CN107437945B (zh) * 2016-05-27 2021-02-26 龙芯中科技术股份有限公司 并串转换电路
CN110674069A (zh) * 2019-09-26 2020-01-10 北京智芯微电子科技有限公司 芯片的数字引脚转换电路及方法、芯片

Similar Documents

Publication Publication Date Title
CN105718404B (zh) 一种基于fpga的方波发生器及方法
JP4322548B2 (ja) データ形式変換回路
WO2017124219A1 (zh) 一种基于fpga的方波发生器及方法
TWI641232B (zh) 用於數位類比轉換器之低功率切換技術
WO2008079964A1 (en) Dynamically configurable logic gate using a nonlinear element
WO2012095972A1 (ja) ビット生成装置及びビット生成方法
JP6438237B2 (ja) 消費電力を低減したフィルタ付き放射線耐性フリップフロップ
US10985742B2 (en) Operation method of signal receiver, pulse width controller, and electronic device including the same
Mishra et al. Implementation of configurable linear feedback shift register in VHDL
CN107918535A (zh) 一种在fpga上实现的亚稳态真随机数发生器
CN108011621A (zh) 一种可编程的延时触发脉冲同步装置
CN106208676A (zh) 基于延时调相电路的dc/dc控制器
Cosoroaba et al. Achieving higher system performance with the Virtex-5 family of FPGAs
CN103746707A (zh) 基于fpga的并串数据转换电路
WO2016027329A1 (ja) 分周回路及び半導体集積回路
CN101483429A (zh) 一种0.5分频步长的多模可编程分频器
TW201817166A (zh) 可選擇延遲緩衝器
US9590637B1 (en) High-speed programmable frequency divider with 50% output duty cycle
JP4431134B2 (ja) 高速プログラマブル同期カウンタ回路およびカウント方法
CN103885747B (zh) 低功耗随机数发生器
CN105425926A (zh) 异步复位同步释放带宽可控的复位电路
JP6295547B2 (ja) データ処理回路及びそれを用いた制御装置
US9148152B1 (en) Device for maintaining synchronization of plurality of field programmable gate arrays (FPGAs)
TW202046647A (zh) 數位類比轉換器裝置和數位類比轉換方法
JP2015026341A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140423

WD01 Invention patent application deemed withdrawn after publication