[go: up one dir, main page]

CN103730514B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN103730514B
CN103730514B CN201410030048.7A CN201410030048A CN103730514B CN 103730514 B CN103730514 B CN 103730514B CN 201410030048 A CN201410030048 A CN 201410030048A CN 103730514 B CN103730514 B CN 103730514B
Authority
CN
China
Prior art keywords
film transistor
thin film
region
semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410030048.7A
Other languages
English (en)
Other versions
CN103730514A (zh
Inventor
王明湘
王槐生
张冬利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201410030048.7A priority Critical patent/CN103730514B/zh
Publication of CN103730514A publication Critical patent/CN103730514A/zh
Priority to US15/111,479 priority patent/US20160336460A1/en
Priority to PCT/CN2014/084510 priority patent/WO2015109825A1/zh
Application granted granted Critical
Publication of CN103730514B publication Critical patent/CN103730514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6708—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构。本发明涉及的薄膜晶体管可以显著降低动态热载流子效应造成的器件退化和阈值电压漂移，提高薄膜晶体管器件和电路的可靠性，并简化了阈值电压补偿电路设计的复杂性，另外，本发明的薄膜晶体管工艺难度低并且对器件正常工作无影响。

Description

薄膜晶体管
技术领域
本发明涉及半导体技术领域，特别是涉及一种实现不同类型载流子的注入结构进而提高器件可靠性的薄膜晶体管(Thin Film Transistor,TFT)。
背景技术
TFT器件与OLED(Organic Light-Emitting Diode)技术相结合的有源驱动AMOLED(Active matrix Organic Light-Emitting Diode)显示技术是当前以及未来平板显示的重要发展方向。面向(但不限于)这种应用时，TFT器件的可靠性是业界普遍关注的器件性能。
在晶体管器件的直流工作状态下，高电压会在漏端附近产生高电场，从而引发热载流子效应，导致器件性能的退化。为了减少热载流子效应，可以通过减小漏端电场来解决。与本发明所属技术领域相关的MOSFET器件技术中，常用方法是引入Lightly-DopedDrain(LDD)结构。但是LDD结构将增加TFT器件的工艺难度，并会引入较大的寄生电阻，从而影响器件的开态特性。
目前，在AMOLED像素电路中，普遍基于电路设计技术来实现阈值电压补偿以应对TFT器件在长期工作下引起的性能漂移，这大大增加了驱动电路的复杂性，增加了像素电路的面积。若能从器件层面直接抑制器件特性的漂移，无疑是更佳的解决方案。
因此，针对上述技术问题，有必要提供一种薄膜晶体管，以提高器件的可靠性。
发明内容
为解决上述问题，本发明的目的在于提供一种薄膜晶体管，通过实现不同类型载流子的注入而提高器件可靠性。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构。
优选地，所述薄膜晶体管为顶栅结构薄膜晶体管、或底栅结构薄膜晶体管、或双栅结构薄膜晶体管、或围栅（surrounding gate）结构薄膜晶体管。
优选地，所述载流子注入结构为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的一种或多种的组合。
优选地，所述载流子注入结构为注入区、或注入极、或注入层。
优选地，所述载流子注入结构位于半导体沟道区上方、或位于半导体沟道区下方、或位于半导体沟道区同一层。
优选地，所述载流子注入结构设置为偏压状态、或悬浮(floating)状态、或接地状态。
优选地，所述半导体沟道区的材料为硅、锗、硅锗复合材料；或氧化物半导体材料；或有机半导体材料；或化合物半导体材料。
优选地，所述半导体沟道区的材料为单晶、多晶、微晶、或非晶材料。
优选地，所述载流子注入结构材料和半导体沟道区为同种半导体材料或不同的半导体材料。
优选地，所述源区、漏区为n型半导体材料或p型半导体材料。
本发明的有益效果是：
本发明涉及的薄膜晶体管可以显著降低动态热载流子效应造成的器件退化和阈值电压漂移，提高TFT器件和电路的可靠性，并简化了阈值电压补偿电路设计的复杂性，另外，本发明的薄膜晶体管工艺难度低并且对器件正常工作无影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术中薄膜晶体管器件结构的俯视图，图1b为图1a中的剖面图；
图2为本发明薄膜晶体管器件结构的原理示意图，其中图2a为本发明中薄膜晶体管器件结构的俯视图，图2b为图2a中器件结构剖面图；
图3为图2中薄膜晶体管器件和现有技术中薄膜晶体管器件的开态电流退化数据比较图；
图4a为本发明实施例一中薄膜晶体管器件结构的俯视图，图4b为图4a中器件结构剖面图；
图5a为本发明实施例二中薄膜晶体管器件结构的俯视图，图5b为图5a中器件结构剖面图；
图6a为本发明实施例三中薄膜晶体管器件结构的俯视图，图6b为图6a中器件结构剖面图，图6c为本发明实施例三中另一薄膜晶体管器件结构的俯视图；
图7a为本发明实施例四中薄膜晶体管器件结构的俯视图，图7b为图7a中器件结构剖面图；
图8a为本发明实施例五中薄膜晶体管器件结构的俯视图，图8b为图8a中器件结构剖面图；
图9a为本发明实施例六中薄膜晶体管器件结构的俯视图，图9b为图9a中器件结构剖面图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
在薄膜晶体管(TFT)电路中，动态热载流子电应力引起的器件退化，相比于直流或者其他的动态退化是一种主要的和普遍存在的器件退化机制。申请人的最新研究发现，如果能够利用某种器件结构保证沟道区的不同类型载流子的供给(此处，不同类型是指与源漏区半导体极性相反的载流子类型，若源漏区为n型，则不同类型载流子为空穴，若源漏区为p型，则不同类型载流子为电子)，器件退化如阈值电压的漂移可以被显著抑制，器件及相关电路的可靠性可以被显著提高。
参图1a、1b所示为现有技术中顶栅自对准结构的薄膜晶体管的结构示意图。常规多晶硅薄膜晶体管结构由绝缘衬底1、半导体沟道区2、源区3、漏区4、栅绝缘层5和栅极6构成(源极和漏极未图示)。
参图2a、2b所示为本发明的薄膜晶体管器件结构由绝缘衬底1、半导体沟道区2、源区3、漏区4、栅绝缘层5、栅极6和载流子注入结构7构成(源极和漏极未图示)。本发明除了包含传统薄膜晶体管的结构之外，还包括一个可提供不同类型的载流子注入结构7，载流子注入结构7用于向半导体沟道区2提供空穴或电子，载流子注入结构7位于半导体沟道区2上方、或位于半导体沟道区2下方、或位于半导体沟道区2同一层。载流子注入结构7可设置为偏压状态、或悬浮(floating)状态、或接地状态。
本发明中，薄膜晶体管为顶栅结构薄膜晶体管、或底栅结构薄膜晶体管、或双栅结构薄膜晶体管、或围栅（surrounding gate）结构薄膜晶体管。
进一步地，载流子注入结构7为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的一种或多种的组合，载流子注入结构7可为注入区、或注入极、或注入层。
优选地，半导体沟道区2的材料为硅、锗、硅锗复合材料或铟镓锌氧(IGZO)、氧化锌(ZnO)等氧化物半导体材料或有机半导体材料或化合物半导体材料；半导体沟道区的材料为单晶、多晶、微晶或非晶材料；载流子注入结构7材料和半导体沟道区2为同种半导体材料或不同的半导体材料；源区、漏区为n型半导体材料或p型半导体材料。
本发明薄膜晶体管器件结构的工作原理为：当脉冲电压施加到薄膜晶体管的栅极时，若脉冲电压转换的上升或者下降沿很快，则沟道内载流子浓度的变化相对较慢，跟不上栅电压的变化，导致沟道处于非平衡状态。而沟道与源、漏两端的交界处存在着pn结，通过沟道区缺陷态的离化发射，沟道与源端和漏端形成耗尽区，该耗尽区内的电场可以将载流子加速为热载流子。如图2a、2b所示，本发明在器件源漏两端附近增加了不同类型的载流子注入结构7，可以随着栅电压的变化及时提供载流子，这将极大抑制源、漏二端附近的非平衡态的形成，也降低了pn结耗尽区内缺陷态的发射数量，从而抑制了动态热载流子退化效应。
如图3所示为本发明薄膜晶体管器件和现有技术中薄膜晶体管器件在相同的栅电压脉冲作用下的开态电流退化数据比较，其中，栅极脉冲电压Vg在-10V到10V间变化，脉冲电压上升时间tr和下降时间tf均为100ns。
由图中可以看出，当载流子注入结构接地时，器件应力后的开态电流的退化得到了较大的抑制；若对载流子注入结构施加适当的正偏压(如图3中为2V)，器件开态电流的退化变得更小。根据器件开态电流的退化推算，本发明可以将TFT器件的寿命提高10倍以上。
以下结合具体实施例对本发明作进一步说明。
实施例一：
参图4a、4b所示，本实施例中薄膜晶体管器件结构为顶栅自对准结构，包括：绝缘衬底100，源漏区101，半导体沟道区102，栅绝缘层103，栅极104，钝化层105，源漏电极106和载流子注入区107。
载流子注入区107与半导体沟道区102为同一层，位于半导体沟道区102两侧且与半导体沟道区102紧密接触，载流子注入区107用于向半导体沟道区102提供载流子。
实施例二：
参图5a、5b所示，本实施例中薄膜晶体管器件结构为顶栅自对准结构，包括：绝缘衬底200，源漏区201，半导体沟道区202，栅绝缘层203，栅极204，钝化层205，源漏电极206和载流子注入层207。
载流子注入层207位于半导体沟道区202下方且与半导体沟道区202紧密接触，可以向半导体沟道区202提供载流子。
实施例三：
参图6a、6b所示，本实施例中薄膜晶体管器件结构为底栅结构，包括：绝缘衬底300，栅极301，栅绝缘层302，半导体沟道区303，源漏电极304和载流子注入层305。
载流子注入层305在半导体沟道区303上方且与半导体沟道区303紧密接触。载流子可以由载流子注入层305提供，并经过载流子注入层305与半导体沟道区303相接触的区域向沟道提供载流子。
本实施方式中可以如图6a所示，载流子注入层305为分段设计，半导体沟道区303中间位置不设有载流子注入层，当然在其他实施方式中，如图6c所示，载流子注入层305可以横跨整个半导体沟道区303。
实施例四：
参图7a、7b所示，本实施例中薄膜晶体管器件结构为底栅结构，包括：透明绝缘衬底400，栅极401，栅绝缘层402，半导体沟道区403，源漏电极404和光生载流子注入区405。
光生载流子注入区405和栅极401设置在同一层，光照从透明绝缘衬底400下方照射，透过透明绝缘衬底400和光生载流子注入区405照射至半导体沟道区403的局部，从而为沟道区403提供载流子。
实施例五：
参图8a、8b所示，本实施例中薄膜晶体管器件结构为底栅结构，包括：绝缘衬底500，栅极501，栅绝缘层502，半导体沟道区503，源漏电极504和光生载流子注入区505。
光生载流子注入区505与半导体沟道区503在同一层，从薄膜晶体管上方引入光照射至载流子注入区505，可在该区域产生光生载流子，并由该区向沟道区503提供不同类型的载流子。
实施例六：
参图9a、9b所示，本实施例中薄膜晶体管器件结构为底栅结构，包括：绝缘衬底600，栅极601，栅绝缘层602，半导体沟道区603，源漏电极604和光生载流子注入区605。
光生载流子注入区605设置于半导体沟道区603上方，且与半导体沟道区603紧密接触，从薄膜晶体管上方引入光照射至载流子注入区605，可在该区域产生光生载流子，并由该区向沟道区603提供不同类型的载流子。
上述实施方式中载流子注入结构为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的一种，当然在其他实施方式中，载流子注入结构还可以为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的两种或三种的组合，其原理与上述实施方式相同，在此不再进行赘述。
由以上技术方案可以看出，本发明涉及的薄膜晶体管可以显著降低动态热载流子效应造成的器件退化和阈值电压漂移，提高TFT器件和电路的可靠性，并简化了阈值电压补偿电路设计的复杂性，另外，本发明的薄膜晶体管工艺难度低并且对器件正常工作无影响。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，其特征在于：所述薄膜晶体管应用于显示像素相关电路，所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构，所述薄膜晶体管通过所述栅极与显示像素相关电路连接，显示像素相关电路由脉冲信号控制，且当所述栅极的栅极脉冲电压发生变化时，所述栅极脉冲电压上升时间和下降时间均为100ns；其中，所述载流子注入结构接收外部激励，所述载流子注入结构所需施加外部激励是通过将其设置为偏压状态、或接地状态、或光照状态。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅结构薄膜晶体管、或底栅结构薄膜晶体管、或双栅结构薄膜晶体管、或围栅结构薄膜晶体管。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述载流子注入结构为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的一种或多种的组合。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述载流子注入结构为注入区、或注入极、或注入层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述载流子注入结构位于半导体沟道区上方、或位于半导体沟道区下方、或位于半导体沟道区同一层。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体沟道区的材料为硅、锗、硅锗复合材料；或氧化物半导体材料；或有机半导体材料；或化合物半导体材料。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体沟道区的材料为单晶、多晶、微晶或非晶材料。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述载流子注入结构材料和半导体沟道区为同种半导体材料或不同的半导体材料。
9.根据权利要求1所述的薄膜晶体管，其特征在于，所述源区、漏区为n型半导体材料或p型半导体材料。
CN201410030048.7A 2014-01-23 2014-01-23 薄膜晶体管 Active CN103730514B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410030048.7A CN103730514B (zh) 2014-01-23 2014-01-23 薄膜晶体管
US15/111,479 US20160336460A1 (en) 2014-01-23 2014-08-15 Thin-film transistor with carrier injection structure
PCT/CN2014/084510 WO2015109825A1 (zh) 2014-01-23 2014-08-15 一种带有载流子注入结构的薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410030048.7A CN103730514B (zh) 2014-01-23 2014-01-23 薄膜晶体管

Publications (2)

Publication Number Publication Date
CN103730514A CN103730514A (zh) 2014-04-16
CN103730514B true CN103730514B (zh) 2019-07-19

Family

ID=50454521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410030048.7A Active CN103730514B (zh) 2014-01-23 2014-01-23 薄膜晶体管

Country Status (3)

Country Link
US (1) US20160336460A1 (zh)
CN (1) CN103730514B (zh)
WO (1) WO2015109825A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730514B (zh) * 2014-01-23 2019-07-19 苏州大学 薄膜晶体管
CN108122759B (zh) 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN110098262B (zh) * 2019-05-15 2021-10-26 云谷（固安）科技有限公司 一种薄膜晶体管、显示面板和显示装置
CN114823860A (zh) * 2021-01-27 2022-07-29 苏州大学 场效应晶体管器件及改善其短沟道效应和输出特性的方法
CN113054035A (zh) * 2021-03-12 2021-06-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN115775840A (zh) * 2022-11-23 2023-03-10 京东方科技集团股份有限公司 光电传感器件和显示面板
US20240213370A1 (en) * 2022-12-23 2024-06-27 Zinite Corporation Thin film transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684318A (en) * 1993-05-28 1997-11-04 U.S. Philips Corporation Electronic devices with thin-film circuit elements forming a sampling circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777278B2 (ja) * 1988-12-09 1995-08-16 三菱電機株式会社 半導体レーザおよびその製造方法
JPH02214165A (ja) * 1989-02-14 1990-08-27 Toshiba Corp 半導体装置
JP2717739B2 (ja) * 1991-03-01 1998-02-25 三菱電機株式会社 半導体装置およびその製造方法
CN1270389C (zh) * 1996-06-28 2006-08-16 精工爱普生株式会社 薄膜晶体管及其制造方法
CN103730514B (zh) * 2014-01-23 2019-07-19 苏州大学 薄膜晶体管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684318A (en) * 1993-05-28 1997-11-04 U.S. Philips Corporation Electronic devices with thin-film circuit elements forming a sampling circuit

Also Published As

Publication number Publication date
WO2015109825A1 (zh) 2015-07-30
US20160336460A1 (en) 2016-11-17
CN103730514A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN103730514B (zh) 薄膜晶体管
Lee et al. Removal of negative-bias-illumination-stress instability in amorphous-InGaZnO thin-film transistors by top-gate offset structure
US8704232B2 (en) Thin film transistor with increased doping regions
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
Sporea et al. Field plate optimization in low-power high-gain source-gated transistors
US9570618B1 (en) TFT substrate manufacturing method and TFT substrate
US10658392B1 (en) Micro light-emitting diode display device and micro light-emitting diode driving circuit thereof
KR20110051799A (ko) 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
CN106409841A (zh) 一种电路结构及制作方法和显示器面板
KR20130074980A (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN105789317A (zh) 薄膜晶体管器件及其制备方法
CN104465509B (zh) 一种oled显示器件阵列基板及其制备方法
US10559265B2 (en) Display
CN109037343A (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN100353394C (zh) 显示器的像素电路
CN106549041B (zh) 一种有效功率高的薄膜晶体管
Lee et al. Asymmetric electrical properties of Corbino a-Si: H TFT and concepts of its application to flat panel displays
Park et al. High performance and stability of double-gate Hf–In–Zn–O thin-film transistors under illumination
CN106057799A (zh) 主动元件
Hsieh et al. Characterization and investigation of a hot-carrier effect in via-contact type a-InGaZnO thin-film transistors
US11482546B2 (en) Method of fabricating array substrate
Wu et al. 10.4: Improvement of Stability on a‐IGZO LCD
Li et al. Dual Gate Indium–Zinc Oxide Thin-Film Transistors Based on Anodic Aluminum Oxide Gate Dielectrics
Chen et al. Highly-doped region optimization for reduced hot-carrier effects in dual-gate low temperature polysilicon TFTs
CN107293552A (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant