CN103715998B - 运算放大器模块及提高运算放大器电路的回转率的方法 - Google Patents
运算放大器模块及提高运算放大器电路的回转率的方法 Download PDFInfo
- Publication number
- CN103715998B CN103715998B CN201210372301.8A CN201210372301A CN103715998B CN 103715998 B CN103715998 B CN 103715998B CN 201210372301 A CN201210372301 A CN 201210372301A CN 103715998 B CN103715998 B CN 103715998B
- Authority
- CN
- China
- Prior art keywords
- voltage
- operational amplifier
- circuit
- input
- overdrive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000001133 acceleration Effects 0.000 claims description 61
- 230000008859 change Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 16
- 230000007246 mechanism Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 102100027123 55 kDa erythrocyte membrane protein Human genes 0.000 description 2
- 108050007394 Kinesin-like protein KIF20B Proteins 0.000 description 2
- 101150053531 MNN1 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 101100184475 Candida albicans (strain SC5314 / ATCC MYA-2876) MNN24 gene Proteins 0.000 description 1
- 101000907578 Homo sapiens Forkhead box protein M1 Proteins 0.000 description 1
- 101000590691 Homo sapiens MAGUK p55 subfamily member 2 Proteins 0.000 description 1
- 101100488151 Kluyveromyces lactis (strain ATCC 8585 / CBS 2359 / DSM 70799 / NBRC 1267 / NRRL Y-1140 / WM37) YEA4 gene Proteins 0.000 description 1
- 102100032498 MAGUK p55 subfamily member 2 Human genes 0.000 description 1
- 101150093457 MNN2 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供一种运算放大器模块及提高运算放大器电路的回转率的方法,该运算放大器模块包括一运算放大器电路、一加速电路以及一过驱动电路。运算放大器电路用以将一输入电压切换为一输出电压,并且输出输出电压。加速电路用以接收输入电压及输出电压,并且根据输入电压及输出电压的差值提高输入电压切换为输出电压的速度。过驱动电路用以根据一选择信号在一过驱动期间提供一过驱动电压至加速电路及该运算放大器电路。过驱动电压的准位高于或低于输入电压及输出电压的准位。
Description
技术领域
本发明是有关于一种负载驱动模块及提高其信号切换速度的方法,且特别是有关于一种运算放大器模块及提高运算放大器电路的回转率(slew rate)的方法。
背景技术
一般模拟电路大多为采用电压模式(voltage mode)来处理信号,而电压式运算放大器(Operation Amplifier,OP Amp)因为价格便宜且技术稳定,所以使得运算放大器广受一般电路设计者所喜爱使用。然而,现有电压式运算放大器的暂态反应速度不够高,故而会导致电路设计者在设计处理信号时常受到限制。所以为了要使得电路设计者在设计处理信号时不受到限制,通常电路设计者会采用提升运算放大器内部回转率(internal slewrate)的方式来改善此类问题。
图1示出现有运算放大器的概要示意图。请参考图1,现有的运算放大器100具有反馈结构,亦即其输出端与反相输入端(-)彼此耦接。在此例中,当不同的输入电压Vin输入至运算放大器100的非反相输入端(+)时,其输出端即产生不同的输出电压Vout。图2示出现有运算放大器的输出电压的波形示意图。请参考图2,运算放大器100用以将输入电压Vin切换至输出电压Vout,其切换速度是通过运算放大器输入级的偏压电流(IB)与其内部补偿电容(CM)的比值(IB/CM)所决定的,此比值称为回转率SR,即SR=IB/CM。故传统的运算放大器若要提升其内部回转率时,则必须增加运算放大器输入级的偏压电流,或者降低补偿电容值。
发明内容
本发明提供一种运算放大器模块及提高运算放大器电路的回转率的方法。
本发明提供的运算放大器模块,利用一过驱动电压来提高运算放大器电路的回转率。
本发明提供的提高运算放大器电路的回转率的方法,适于应用在上述运算放大器模块。
本发明提供一种运算放大器模块,包括一运算放大器电路、一加速电路以及一过驱动电路。运算放大器电路用以将一输入电压切换为一输出电压,并且输出输出电压。加速电路耦接至运算放大器电路。加速电路用以接收输入电压及输出电压,并且根据输入电压及输出电压的差值提高输入电压切换为输出电压的速度。过驱动电路耦接至加速电路。过驱动电路用以根据一选择信号在一过驱动期间提供一过驱动电压至加速电路及运算放大器电路。过驱动电压的准位高于或低于输入电压及输出电压的准位。
在本发明的一实施例中,上述的过驱动电路包括一电压选择单元。电压选择单元耦接至加速电路。电压选择单元用以根据选择信号在过驱动期间提供过驱动电压至加速电路及运算放大器电路。电压选择单元在过驱动期间之前的一第一驱动期间提供输入电压至加速电路及运算放大器电路。并且,电压选择单元在过驱动期间之后的一第二驱动期间提供输出电压至加速电路及运算放大器电路。
在本发明的一实施例中,上述的电压选择单元具有多个输入端、一输出端及一控制端。电压选择单元的输入端分别用以接收输入电压、输出电压及过驱动电压。电压选择单元的控制端接收该选择信号。电压选择单元的输出端根据选择信号输出输入电压、输出电压或过驱动电压至加速电路及运算放大器电路。
在本发明的一实施例中,当输入电压的准位低于输出电压的准位时,上述的过驱动电压的准位高于输入电压及输出电压的准位。
在本发明的一实施例中,当输入电压的准位高于输出电压的准位时,上述的过驱动电压的准位低于输入电压及输出电压的准位。
在本发明的一实施例中,上述的运算放大器电路具有一第一输入端、一第二输入端及一输出端。运算放大器电路的第一输入端用以接收输入电压。运算放大器电路的第二输入端用以接收输出电压。运算放大器电路的输出端耦接至运算放大器电路的第二输入端,用以输出输出电压。
在本发明的一实施例中,上述的加速电路具有一第一输入端、一第二输入端及一输出端。加速电路的第一输入端耦接至运算放大器电路的第一输入端以及过驱动电路的一第一输入端,用以接收输入电压、输出电压或过驱动电压。加速电路的第二输入端耦接至运算放大器电路的第二输入端,用以接收输出电压。
在本发明的一实施例中,上述的加速电路的输出端根据输入电压及输出电压的差值提供一加速电流至运算放大器电路,或从运算放大器电路汲取加速电流,以改变运算放大器电路的一偏压电流的大小。
本发明提供一种提高运算放大器电路的回转率的方法,包括如下步骤:接收运算放大器电路的一输入电压及一输出电压;根据输入电压及输出电压的差值,提供一加速电流至运算放大器电路,或从运算放大器电路汲取加速电流,以改变运算放大器电路的一偏压电流的大小;根据一选择信号在一过驱动期间提供一过驱动电压至运算放大器电路,以提高输入电压切换至输出电压的速度,其中过驱动电压的准位高于或低于输入电压及输出电压的准位。
在本发明的一实施例中,上述的回转率的方法还包括如下步骤。根据选择信号在过驱动期间之前的一第一驱动期间提供输入电压至运算放大器电路。根据选择信号在过驱动期间之后的一第二驱动期间提供输出电压至运算放大器电路。
在本发明的一实施例中,当输入电压的准位低于输出电压的准位时,上述的过驱动电压的准位高于输入电压及输出电压的准位。
在本发明的一实施例中,当输入电压的准位高于输出电压的准位时,上述的过驱动电压的准位低于输入电压及输出电压的准位。
基于上述,在本发明的范例实施例中,过驱动电路在过驱动期间提供高于或低于输出电压的过驱动电压至加速电路,藉此使输入电压预先调整至较高或较低的电位,以提高运算放大器电路的回转率。
为使本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1示出现有运算放大器的概要示意图;
图2示出现有运算放大器的输出电压的波形示意图;
图3示出本发明一实施例的运算放大器模块的方块示意图;
图4示出本发明一实施例的加速电路的概要示意图;
图5示出图3的运算放大器的输出电压的波形示意图;
图6示出本发明一实施例的加速电路的概要示意图;
图7示出图6的运算放大器电路的输入电压的波形示意图;
图8示出图3的运算放大器电路的输出电压的波形示意图;
图9示出图6的运算放大器电路的输入电压的另一波形示意图;
图10示出图3的运算放大器电路的输出电压的另一波形示意图;
图11为本发明一实施例的提高运算放大器电路的回转率的方法的步骤流程图。
附图标记说明:
100:运算放大器;
300:运算放大器模块;
310:运算放大器电路;
320:加速电路;
322:电压转电流电路;
324:电流运算电路;
330:过驱动电路;
332:电压选择单元;
AVP、AVO:电压转电流电路的输入端;
MSRE1、MSRE2、MPP1、MPP2、MNN1、MNN2:电晶体;
APCOM、ANCOM:电流运算电路的输出端;
T1、T4:第一驱动期间;
T2、T5:过驱动期间;
T3、T6:第二驱动期间;
Vin:输入电压;
Vout:输出电压;
VOD:过驱动电压;
SEL:选择信号;
IOD:加速电流;
Iref1、Iref2:参考电流;
S100、S110、S120:提高运算放大器电路的回转率的方法的步骤。
具体实施方式
图3示出本发明一实施例的运算放大器模块的方块示意图。请参考图3,本实施例的运算放大器模块300包括一运算放大器电路310、一加速电路320以及一过驱动电路330。运算放大器电路310用以将一输入电压Vin切换为一输出电压Vout,并且输出输出电压Vout至下一级电路或所驱动的负载。加速电路320耦接至运算放大器电路310。加速电路320用以接收输入电压Vin及输出电压Vout,并且根据两者的差值提高输入电压Vin切换为输出电压Vout的速度。过驱动电路330耦接至加速电路320。过驱动电路330用以根据一选择信号SEL在一过驱动期间提供一过驱动电压VOD至加速电路320。
在本实施例中,当输入电压Vin的准位低于输出电压Vout的准位时,过驱动电压VOD的准位高于输入电压Vin及输出电压Vout的准位。反之,当输入电压Vin的准位高于输出电压Vout的准位时,过驱动电压VOD的准位低于输入电压Vin及输出电压Vout的准位。
具体而言,本实施例的运算放大器电路310具有反馈结构,其输出端耦接至反相输入端(-),并且用以输出输出电压Vout。运算放大器电路310的非反相输入端(+)用以接收输入电压Vin,反相输入端(-)用以接收输出电压Vout。加速电路320包括一电压转电流电路322以及一电流运算电路324。电压转电流电路322的两个输入端分别用以接收输入电压Vin及输出电压Vout,并且比较输入电压Vin及输出电压Vout的差值,以提供一比较结果至电流运算电路324。电流运算电路324根据此比较结果来决定加速电流IOD的大小,并且将加速电流IOD提供至运算放大器电路310以增加运算放大器电路310的偏压电流的大小。在此例中,电压转电流电路322所提供的比较结果例如是对应输入出电压差值的一参考电流,电流运算电路324例如是将此参考电流映射为加速电流IOD,从而提供至运算放大器电路310。
图4示出本发明一实施例的加速电路的概要示意图。请参考图4,在本实施例中,当欲切换输入电压Vin至较高的输出电压Vout时,运算放大器电路310的输入电压Vin会瞬间上升。此时,电压转电流电路322的输入端AVP的电压会高于另一输入端AVO的电压,从而导通电晶体MSRE1。导通的电晶体MSRE1会从电晶体MPP1汲取参考电流Iref1,因此,具有电流镜组态的电流运算电路324会将参考电流Iref1映射为加速电流IOD,并且提供至运算放大器电路310来增加偏压电流的大小。
利用上述补偿偏压电流的方式,运算放大器电路310的回转率可有效被提升。图5示出图3的运算放大器的输出电压的波形示意图。请参考图5,由于本实施例的偏压电流IB1经过加速电流IOD的补偿,因此运算放大器电路310在其内部补偿电容固定的情况下,其输入级的偏压电流会被增加,从而提升回转率SR1。
在另一实施例中,当欲切换输入电压Vin至较低的输出电压Vout时,运算放大器电路310的输入电压Vin会瞬间下降。此时,电压转电流电路322的输入端AVP的电压会低于另一输入端AVO的电压,从而导通电晶体MSRE2。导通的电晶体MSRE2会产生另一参考电流Iref2至电晶体MNN1,因此,具有电流镜组态的电流运算电路324会将参考电流Iref2映射为加速电流IOD,并且由运算放大器电路310抽取偏压电流来降低其值,同样可增加输入电压Vin切换至输出电压Vout的速度。
在本实施例的过驱动电路330尚未启动的情况下,电晶体MSRE1与MSRE2的本体效应会使加速充放电的机制提早关闭,造成提升回转率的效果有限。因此,本实施例的过驱动电路330根据选择信号SEL在过驱动期间提供过驱动电压VOD至加速电路320来克服此一缺陷,详细说明如下。
图6示出本发明一实施例的加速电路的概要示意图。请参考图3及图6,本实施例的过驱动电路330包括一电压选择单元332。电压选择单元332耦接至加速电路320。电压选择单元332用以根据选择信号SEL在过驱动期间提供过驱动电压VOD至加速电路322。因此,本实施例的电压选择单元332例如是一个具有多重输入端的多工器。
具体而言,在本实施例中,电压选择单元332的多个输入端分别用以接收输入电压Vin、输出电压Vout及过驱动电压VOD,三者的电压值例如分别为V1、V2、V3,并且在此例中,电压值V3大于电压值V1、V2。电压选择单元332的控制端接收选择信号SEL。电压选择单元的输出端根据选择信号SEL来输出输入电压Vin、输出电压Vout及过驱动电压VOD三者其中之一。
举例而言,图7示出图6的运算放大器电路的输入电压的波形示意图,图8示出图3的运算放大器电路的输出电压的波形示意图。请参考图6至图8,本实施例的运算放大器电路310例如欲将电压值为V 1的输入电压Vin切换为电压值为V2的输出电压Vout,其中电压值V2大于电压值V1。首先,电压选择单元332在第一驱动期间T1提供电压值为V1的输入电压Vin至加速电路322及运算放大器电路310。接着,电压选择单元332在过驱动期间T2提供电压值为V3的过驱动电压VOD至加速电路322及运算放大器电路310,以使运算放大器电路310先爬升至较高的电位之后,再在第二驱动期间T3提供电压值为V2的输出电压至加速电路322及运算放大器电路310。为了达到过驱动的效果,电压值V3大于电压值V1、V2。因此,通过上述过驱动机制可有效提升运算放大器电路310的回转率SR2。
另外,本实施例的过驱动机制在输入电压Vin欲切换至较低的输出电压Vout时也可有效提升运算放大器电路310的回转率SR2。此际,过驱动电压VOD的电压准位小于输入电压Vin及输出电压Vout的电压准位。
具体而言,图9示出图6的运算放大器电路的输入电压的另一波形示意图,图10示出图3的运算放大器电路的输出电压的另一波形示意图。请参考图6、图9及图10,在本实施例中,运算放大器电路310例如欲将电压值为V4的输入电压Vin切换为电压值为V5的输出电压Vout。在此例中,输入电压Vin的电压值V4大于输出电压Vout的电压值V5。类似地,电压选择单元332在第一驱动期间T4先提供电压值为V4的输入电压Vin至加速电路322及运算放大器电路310。接着,电压选择单元332在过驱动期间T5提供电压值为V6的过驱动电压VOD至加速电路322及运算放大器电路310,以使运算放大器电路310先降低至较低的电位之后,再在第二驱动期间T6提供电压值为V5的输出电压Vout至加速电路322及运算放大器电路310。为了达到过驱动的效果,此例的电压值V6小于电压值V4、V5。因此,通过上述过驱动机制可有效提升运算放大器电路310的回转率SR3。
图11为本发明一实施例的提高运算放大器电路的回转率的方法的步骤流程图。请同时参照图3及图11,本实施例的提高运算放大器电路的回转率的方法包括如下步骤。首先,在步骤S100中,加速电路322接收运算放大器电路310的输入电压Vin及输出电压Vout。接着,在步骤S110中,根据输入电压Vin及输出电压Vout的差值,加速电路322提供加速电流IOD至运算放大器电路310,或从运算放大器电路130汲取加速电流IOD,以改变运算放大器电路的偏压电流的大小。之后,在步骤S120中,过驱动电路330根据选择信号SEL在过驱动期间提供过驱动电压VOD至加速电路322及运算放大器电路310,以提高输入电压Vin切换至输出电压的速度Vout。在本实施例中,过驱动电压VOD的准位高于或低于输入电压Vin及输出电压Vout的准位。
另外,本发明的实施例的提高运算放大器电路的回转率的方法可以由图1至图10实施例的叙述中获得足够的启示、建议与实施说明,因此不再赘述。
综上所述,在本发明的范例实施例中,当输入电压低于输出电压时,过驱动电路在过驱动期间提供高于输出电压的过驱动电压至加速电路及运算放大器电路,藉此使输入电压预先调整至较高的电位。反之,当输入电压高于输出电压时,过驱动电路在过驱动期间提供低于输出电压的过驱动电压至加速电路及运算放大器电路。因此,本发明的范例实施例通过上述过驱动机制可有效提升运算放大器电路的回转率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种运算放大器模块,其特征在于,包括:
一运算放大器电路,用以于一输入节点接收一输入电压并将该输入电压切换为一输出电压,并且输出该输出电压;
一加速电路,耦接至该运算放大器电路,用以于一第一节点接收该输入电压及于一第二节点接收该输出电压,并且根据该输入电压及该输出电压的差值提高该输入电压切换为该输出电压的速度;以及
一过驱动电路,耦接至该加速电路并接收该输入电压、该输出电压与一过驱动电压,用以根据一选择信号在一过驱动期间提供该过驱动电压至该加速电路的该第一节点及该运算放大器电路的该输入节点,
其中该过驱动电压的准位高于或低于该输入电压及该输出电压的准位,当该输入电压的准位低于该输出电压的准位时,该过驱动电压的准位高于该输入电压及该输出电压的准位,以及当该输入电压的准位高于该输出电压的准位时,该过驱动电压的准位低于该输入电压及该输出电压的准位。
2.根据权利要求1所述的运算放大器模块,其特征在于,该过驱动电路包括:
一电压选择单元,耦接至该加速电路,用以根据该选择信号在该过驱动期间提供该过驱动电压至该加速电路及该运算放大器电路,在该过驱动期间之前的一第一驱动期间提供该输入电压至该加速电路及该运算放大器电路,并且在该过驱动期间之后的一第二驱动期间提供该输出电压至该加速电路及该运算放大器电路。
3.根据权利要求2所述的运算放大器模块,其特征在于,该电压选择单元具有多个输入端、一输出端及一控制端,该电压选择单元的该些输入端分别用以接收该输入电压、该输出电压及该过驱动电压,该电压选择单元的该控制端接收该选择信号,该电压选择单元的该输出端根据该选择信号输出该输入电压、该输出电压或该过驱动电压至该加速电路及该运算放大器电路。
4.根据权利要求1所述的运算放大器模块,其特征在于,该运算放大器电路具有一第一输入端、一第二输入端及一输出端,该运算放大器电路的该第一输入端用以接收该输入电压,该运算放大器电路的该第二输入端用以接收该输出电压,该运算放大器电路的该输出端耦接至该运算放大器电路的该第二输入端,用以输出该输出电压。
5.根据权利要求4所述的运算放大器模块,其特征在于,该加速电路具有一第一输入端、一第二输入端及一输出端,该加速电路的该第一输入端耦接至该运算放大器电路的该第一输入端以及该过驱动电路的一第一输入端,用以接收该输入电压、该输出电压或该过驱动电压,该加速电路的该第二输入端耦接至该运算放大器电路的该第二输入端,用以接收该输出电压。
6.根据权利要求5所述的运算放大器模块,其特征在于,该加速电路的该输出端根据该输入电压及该输出电压的差值提供一加速电流至该运算放大器电路或从该运算放大器电路汲取该加速电流,以改变该运算放大器电路的一偏压电流的大小。
7.一种提高运算放大器电路的回转率的方法,其特征在于,包括:
通过该运算放大器电路的一输入节点接收一输入电压并将该输入电压切换为一输出电压;
通过一加速电路的一第一节点接收该运算放大器电路的该输入电压及通过该加速电路的一第二节点接收该运算放大器电路的该输出电压;
根据该输入电压及该输出电压的差值,通过该加速电路提供一加速电流至该运算放大器电路,或通过该加速电路从该运算放大器电路汲取该加速电流,以改变该运算放大器电路的一偏压电流的大小;以及
通过一过驱动电路接收该输入电压、该输出电压与一过驱动电压,并根据一选择信号在一过驱动期间提供该过驱动电压至至该加速电路的该第一节点及该运算放大器电路的该输入节点,以提高该输入电压切换至该输出电压的速度,
其中该过驱动电压的准位高于或低于该输入电压及该输出电压的准位,当该输入电压的准位低于该输出电压的准位时,该过驱动电压的准位高于该输入电压及该输出电压的准位,以及当该输入电压的准位高于该输出电压的准位时,该过驱动电压的准位低于该输入电压及该输出电压的准位。
8.根据权利要求7所述的提高运算放大器的回转率的方法,其特征在于,还包括:
根据该选择信号在该过驱动期间之前的一第一驱动期间提供该输入电压至该运算放大器电路;以及
根据该选择信号在该过驱动期间之后的一第二驱动期间提供该输出电压至该运算放大器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210372301.8A CN103715998B (zh) | 2012-09-28 | 2012-09-28 | 运算放大器模块及提高运算放大器电路的回转率的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210372301.8A CN103715998B (zh) | 2012-09-28 | 2012-09-28 | 运算放大器模块及提高运算放大器电路的回转率的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103715998A CN103715998A (zh) | 2014-04-09 |
CN103715998B true CN103715998B (zh) | 2017-06-30 |
Family
ID=50408663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210372301.8A Active CN103715998B (zh) | 2012-09-28 | 2012-09-28 | 运算放大器模块及提高运算放大器电路的回转率的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103715998B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108123688B (zh) * | 2016-11-28 | 2021-06-18 | 立积电子股份有限公司 | 用于功率放大器的提升电路 |
CN111341237B (zh) * | 2019-05-17 | 2022-12-20 | 友达光电股份有限公司 | 源极驱动装置 |
US11599132B2 (en) * | 2021-02-26 | 2023-03-07 | Nuvoton Technology Corporation | Method and apparatus for reducing power-up overstress of capacitor-less regulating circuits |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101131807A (zh) * | 2006-08-24 | 2008-02-27 | 联咏科技股份有限公司 | 电压缓冲器与其源极驱动器 |
CN101145781A (zh) * | 2006-09-13 | 2008-03-19 | 联詠科技股份有限公司 | 过驱动数字模拟转换器、源极驱动器与其方法 |
CN101630944A (zh) * | 2008-07-17 | 2010-01-20 | 联咏科技股份有限公司 | 可提升反应速度的驱动电路及其相关方法 |
JP4553281B2 (ja) * | 2000-05-31 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 液晶表示装置の駆動方法および駆動装置 |
-
2012
- 2012-09-28 CN CN201210372301.8A patent/CN103715998B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4553281B2 (ja) * | 2000-05-31 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 液晶表示装置の駆動方法および駆動装置 |
CN101131807A (zh) * | 2006-08-24 | 2008-02-27 | 联咏科技股份有限公司 | 电压缓冲器与其源极驱动器 |
CN101145781A (zh) * | 2006-09-13 | 2008-03-19 | 联詠科技股份有限公司 | 过驱动数字模拟转换器、源极驱动器与其方法 |
CN101630944A (zh) * | 2008-07-17 | 2010-01-20 | 联咏科技股份有限公司 | 可提升反应速度的驱动电路及其相关方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103715998A (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100468961C (zh) | 差分放大器、输出电路、显示装置及其数据驱动器 | |
KR101988453B1 (ko) | 스캔 구동 회로 | |
US7839197B2 (en) | Level shift circuit | |
EP3361479B1 (en) | Display device comprising a shift register and operation method therefor | |
KR101926284B1 (ko) | 자기보상 기능을 구비하는 게이트 전극 구동회로 | |
KR101283998B1 (ko) | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | |
US20180144707A1 (en) | Output circuit and data driver of liquid crystal display device | |
CN107180617B (zh) | 缓冲电路及具有该缓冲电路的源极驱动电路 | |
US8487922B2 (en) | Capacitive load drive circuit and display device including the same | |
CN105788508B (zh) | 一种栅极驱动电路及显示面板 | |
US7403064B2 (en) | Dynamically accelerated operational amplifier and method thereof | |
KR20170005291A (ko) | 슬루 슬로프를 제어하는 출력 버퍼 회로 및 그것을 포함하는 소스 드라이버 및 그것의 소스 구동 신호 생성 방법 | |
JP2008104063A (ja) | バッファ回路 | |
CN104809979A (zh) | 一种反相器及驱动方法、goa单元、goa电路和显示装置 | |
CN107507556A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路以及显示装置 | |
CN108242918B (zh) | 动态放大器及芯片 | |
CN101131807A (zh) | 电压缓冲器与其源极驱动器 | |
KR101731032B1 (ko) | 고속 충방전이 가능한 소스 드라이버 | |
JP2011259418A (ja) | バッファ回路 | |
US7755427B2 (en) | Operational amplifier and related method of enhancing slew rate | |
CN101964169A (zh) | 信号线驱动电路和液晶显示装置 | |
CN103715998B (zh) | 运算放大器模块及提高运算放大器电路的回转率的方法 | |
US20140266840A1 (en) | Output stage with fast feedback for driving adc | |
CN109345998B (zh) | Goa电路及显示面板 | |
US8384641B2 (en) | Amplifier circuit and display device including same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |