CN103684466B - 逐次求近缓存器模拟至数字转换器及其操作方法 - Google Patents

Abstract

本发明提供一种逐次求近缓存器模拟至数字转换器及其操作方法。其中，逐次求近缓存器模拟至数字转换器包括：比较器、第一CDAC、第二CDAC、以及逻辑电路，其中，对于N个位元周期中的除最低有效位元周期之外的至少一个第i位元周期，比较器将正输入端与负输入端的电压进行比较并输出第一输出信号，逻辑电路根据第一输出信号确定是否切换电容C_1,i+1或电容C_2,i+1的第二端，在切换之后，比较器将正输入端与负输入端的电压进行比较并输出第二输出信号，以及逻辑电路根据第一输出信号和第二输出信号确定电容C_1,i的第二端是否进行切换以及电容C_2,i的第二端是否进行切换。本发明所提出的逐次求近缓存器模拟至数字转换器及其操作方法，可容许较多的建立误差。

Description

逐次求近缓存器模拟至数字转换器及其操作方法

技术领域

本发明是有关于一种模拟至数字转换器(Analog to Digital Converter，ADC)，特别是有关于逐次求近缓存器模拟至数字转换器(Successive ApproximationRegister Analog to Digital Converter，SAR ADC)。

背景技术

逐次求近缓存器模拟至数字转换器(Successive Approximation RegisterAnalog to Digital Converter，SAR ADC)通过执行二进制算法(binary algorithm)转换模拟输入信号为数字输出信号，其中二进制算法进行二进制的位至位比较。对于典型的逐次求近缓存器模拟至数字转换器，在单一迭代(iteration)中从最高有效位(most significant bit，MSB)开始确定数字码的每一位(代表模拟输入信号的取样)。为确定最高有效位(MSB)，最高有效位(MSB)被设置为特定(specific)逻辑值(例如，逻辑值1)并且跟随(following)的位被设置为另一逻辑值(例如，逻辑值0)，以及结果数(resulting number)被转换为中间(intermediate)模拟信号(通过使用包含于模拟至数字转换器(ADC)中的数字至模拟转换器(DAC))。若模拟信号的取样的电压比中间模拟信号的电压低，则数字码的最高有效位(MSB)的值确定为等于逻辑值0；否则，数字码的最高有效位(MSB)的值确定为逻辑值1。此方法持续直到确定数字码的所有位为止。

一种类型的逐次求近缓存器模拟至数字转换器使用冗余(redundant)比较周期以容许建立误差(settling error)，该冗余比较周期通过使用额外的电容完成。然而，在此种类型的逐次求近缓存器模拟至数字转换器中，由于增加的输入电容值导致功率消耗增加，以及由于有效输入范围(range)降低而恶化信噪比(signal-to-noise ratio，SNR)。另一种类型的逐次求近缓存器模拟至数字转换器利用双电容阵列(double capacitor array)数字至模拟转换器(DACs)以容许建立误差。此外，在此种类型的逐次求近缓存器模拟至数字转换器中，使用不止一个比较器。于是，增加了功率消耗并且逐次求近缓存器模拟至数字转换器要求更大面积。因此，不增加功率消耗及/或不降低效率的情况下改善建立误差容许是对于逐次求近缓存器模拟至数字转换器的发展的重要主题。

发明内容

有鉴于此，本发明提出一种逐次求近缓存器模拟至数字转换器及其操作方法。

依据本发明一实施方式，提供一种逐次求近缓存器模拟至数字转换器，转换模拟输入信号为数字输出信号，该数字输出信号具有从最高有效位至最低有效位计算的N个位元，该逐次求近缓存器模拟至数字转换器包括：比较器、第一电容式数字至模拟转换器、第二电容式数字至模拟转换器以及逻辑电路。比较器包括耦接于该模拟输入信号的正分量的正输入端和耦接于该模拟输入信号的负分量的负输入端；第一电容式数字至模拟转换器包括N个电容C_1,1～C1,N，其中电容C_1,1～电容C_1,N-1中的每一个电容具有连接于该正输入端的第一端和可切换地连接于第一参考电压或第二参考电压的第二端，以及电容C_1,N连接于该正输入端和该第一参考电压之间；第二电容式数字至模拟转换器包括N个电容C_2,1～C_2,N，其中电容C_2,1～电容C_2,N-1中的每一个电容具有连接于该比较器的该负输入端的第一端和可切换地连接于该第一参考电压或该第二参考电压的第二端，以及电容C_2,N连接于该负输入端和该第一参考电压之间；以及逻辑电路，连接于该比较器，其中，对于N个位元周期中的除最低有效位元周期之外的至少一个第i位元周期，该比较器将该正输入端的电压与该负输入端的电压进行比较并输出第一输出信号至该逻辑电路，该逻辑电路根据该第一输出信号确定电容C_1,i+1或电容C_2,i+1的该第二端是否进行切换，在电容C_1,i+1或电容C_2,i+1的该第二端被切换之后，该比较器将该正输入端的电压与该负输入端的电压进行比较并输出第二输出信号至该逻辑电路，以及该逻辑电路根据该第一输出信号和该第二输出信号确定电容C_1,i的该第二端是否进行切换以及电容C_2,i的该第二端是否进行切换。

依据本发明另一实施方式，提供一种逐次求近缓存器模拟至数字转换器的操作方法，转换模拟输入信号为数字输出信号，该数字输出信号具有从最高有效位至最低有效位计算的N个位元，其中该逐次求近缓存器模拟至数字转换器包括：比较器、第一电容式数字至模拟转换器以及第二电容式数字至模拟转换器。比较器包括耦接于该模拟输入信号的正分量的正输入端和耦接于该模拟输入信号的负分量的负输入端；第一电容式数字至模拟转换器包括N个电容C_1,1～C_1,N，其中电容C_1,1～电容C_1,N-1中的每一个电容具有连接于该正输入端的第一端和可切换地连接于第一参考电压或第二参考电压的第二端，以及电容C_1,N连接于该正输入端和该第一参考电压之间；以及第二电容式数字至模拟转换器包括N个电容C_2,1～C_2,N，其中电容C_2,1～C_2,N-1中的每一个电容具有连接于该比较器的该负输入端的第一端和可切换地连接于该第一参考电压或该第二参考电压的第二端，以及电容C_2,N连接于该负输入端和该第一参考电压之间；其中该逐次求近缓存器模拟至数字转换器的操作方法包括：对于N个位元周期中的除最低有效位元周期之外的至少一个第i位元周期，将该正输入端的电压与该负输入端的电压进行比较并输出第一输出信号；根据该第一输出信号确定电容C_1,i+1或电容C_2,i+1的该第二端是否进行切换；在电容C_1,i+1或电容C_2,i+1的该第二端被切换之后，将该正输入端的电压与该负输入端的电压进行比较并输出第二输出信号；以及根据该第一输出信号和该第二输出信号确定电容C_1,i的该第二端是否进行切换以及电容C_2,i的该第二端是否进行切换。

本发明所提出的逐次求近缓存器模拟至数字转换器及其操作方法，可容许较多的建立误差。

附图说明

图1为根据本发明实施方式的10位逐次求近缓存器模拟至数字转换器的示意图。

图2为逐次求近缓存器模拟至数字转换器的第一位元周期的切换机制的示意图。

图3为操作N位逐次求近缓存器模拟至数字转换器的方法的流程图。

具体实施方式

以下描述为本发明的较佳的实施方式。此较佳实施方式仅用于解释本发明的基本原理，而并非以此作为本发明的限制。本发明的保护范围应当通过参考权利要求的涵盖范围来界定。另外，以下说明可能在不同实施方式中重复参考数字及/或字母。这种重复是出于简洁的目的而非用于指定不同实施方式的结构之间的关系。图1为根据本发明实施方式的10位逐次求近缓存器模拟至数字转换器10的示意图。逐次求近缓存器模拟至数字转换器10包括开关100，电容式数字至模拟转换器(Capacitor Digital to Analog Converter，以下简称为CDAC)110，电容式数字至模拟转换器120，比较器130和逐次求近缓存器(SuccessiveApproximation Register，以下简称为SAR)逻辑140，其中逐次求近缓存器逻辑140在图1中用“SAR逻辑”表示。逐次求近缓存器模拟至数字转换器10将模拟输入信号转换为具有10位的数字输出信号。电压V_ip和电压V_in为逐次求近缓存器模拟至数字转换器10的差动输入信号。电压V_ip通过电容式数字至模拟转换器110连接至比较器130的正输入端。电压V_in通过电容式数字至模拟转换器120连接至比较器130的负输入端。B₁，B₂…B₁₀为逐次求近缓存器模拟至数字转换器10的二进制输出，即由模拟输入信号转换而成的数字输出信号。开关100在某个时间被导通以取样电压至电容式数字至模拟转换器110和电容式数字至模拟转换器120，开关100可以为通过时钟信号CLK同步的自举开关(bootstrapped switch)。对于每一个位元周期，比较器130比较差动输入信号然后输出比较结果至逐次求近缓存器逻辑140。根据每一个位元周期的比较结果，逐次求近缓存器逻辑140输出二进制输出B₁～B₁₀以及控制信号P₁～P₉和控制信号N₁～N₉(将在下文中详述)。电容式数字至模拟转换器110包括电容CP₁～CP₁₀和开关SP₁～SP₉。电容CP_i(i＝1～9)的第一端连接至比较器130的正输入端，而电容CP_i的第二端通过对应的开关SP_i被切换于参考电压V_ref和接地电压之间。开关SP_i由控制信号P_i(i＝1～9)控制。电容CP₁₀耦接于参考电压V_ref和比较器130的正输入端之间。相似地，电容式数字至模拟转换器120包括电容CN₁～电容CN₁₀和开关SN₁～开关SN₉。电容CN_i(i＝1～9)的第一端连接至比较器130的负输入端，而电容CN_i的第二端通过对应的开关SN_i被切换于参考电压V_ref和接地电压之间。开关SN_i由控制信号N_i(i＝1～9)控制。电容CN₁₀耦接于参考电压V_ref和比较器130的负输入端之间。对于i＝1～8，电容CP_i的电容值为电容CP_i+1的电容值的两倍。电容CP₉的电容值等于电容CP₁₀的电容值。对于j＝1～10，电容CN_j的电容值等于电容CP_j的电容值。电容CP₁和电容CN₁对应于最高有效位(MSB)B₁，以及电容CP₁₀和电容CN₁₀对应于最低有效位(Least Significant Bit，LSB)B₁₀。在理想的逐次求近缓存器模拟至数字转换器中，参考电压V_ref等于电压V_ip－电压V_in的最大容许电压差。逐次求近缓存器模拟至数字转换器10的机制(mechanism)描述如下。

对于第一位元周期(即MSB周期)：

步骤1：比较器130首先比较电压V_ip和电压V_in并输出比较结果bp₁至逐次求近缓存器逻辑140。举例来说，若电压V_ip大于电压V_in，则比较结果bp₁为逻辑1(高电压电平)。

步骤2：根据比较结果bp₁，逐次求近缓存器逻辑140通过控制信号P₂或控制信号N₂切换开关SP₂或开关SN₂。

步骤3：完成切换后，比较器130再次比较电压V_ip和电压V_in并输出比较结果bm₁至逐次求近缓存器逻辑140。

步骤4：然后根据比较结果bp₁和比较结果bm₁，逐次求近缓存器逻辑140确定开关SP₁是否将要切换以及开关SN₁是否将要切换。第一二进制输出B₁通过比较结果bp₁和比较结果bm₁确定。

对于第二位元周期至第九位元周期，重复第一位元周期中的步骤1～步骤4。对于最后的位元周期(即LSB周期)，即，对于本实施方式中的第十位元周期，比较器130直接比较电压V_ip和电压V_in以获得比较结果b₁₀。通过比较结果b₁₀确定最后的二进制输出B₁₀。逐次求近缓存器模拟至数字转换器10可以进一步包括19位元至10位元的编码器(图未示)。

如此一来，逐次求近缓存器模拟至数字转换器10的数字输出D_O为：

$D_O={\mathrm{\Σ}}_{i=1}^{i=9}({\mathrm{bp}}_i+{\mathrm{bm}}_i)\·2^{10-1-i}+b_{10},$

其中2^10-1-i为位加权(weight)，(bp_i+bm_i)为bp_i和bm_i的和。

图2为逐次求近缓存器模拟至数字转换器10的第一位元周期的切换机制的示意图。在第一位元周期的步骤1中，比较器130比较电压V_ip和电压V_in并输出比较结果bp₁。若电压V_ip>电压V_in(即，若电压V_ip－电压V_in>0)，则比较结果bp₁为逻辑1，以及在步骤2中通过控制信号P₂切换开关SP₂。若电压V_ip<电压V_in(即，若电压V_ip－电压V_in<0)，则比较结果bp₁为逻辑0，以及在步骤2中通过控制信号N₂切换开关SN₂。然后在步骤3中，若比较结果bp₁为逻辑1，在开关SP₂被切换之后，步骤3中的比较相当(equivalent)于确定(电压V_ip－电压V_in)是否大于(1/4)×参考电压V_ref。若(电压V_ip－电压V_in)>(1/4)×参考电压V_ref，则比较结果bm₁为逻辑1。若(电压V_ip－电压V_in)<(1/4)×参考电压V_ref，则比较结果bm₁为逻辑0。若比较结果bp₁为逻辑0，在开关SN₂被切换之后，步骤3中的比较相当于确定(电压V_ip－电压V_in)是否大于(-1/4)×参考电压V_ref。若(电压V_ip－电压V_in)>(-1/4)×参考电压V_ref，则比较结果bm₁为逻辑1。若(电压V_ip－电压V_in)<(-1/4)×参考电压V_ref，则比较结果bm₁为逻辑0。在步骤4中，根据比较结果bp₁和比较结果bm₁确定开关SP₁是否将要被切换以及开关SN₁是否将要被切换。若(bp₁,bm₁)为(1,1)，则仅切换开关SP₁。若(bp₁,bm₁)为(0,0)，则仅切换开关SN₁。若(bp₁,bm₁)为(1,0)或(0,1)，不切换开关。第二位元周期至第九位元周期的每一个位元周期的切换机制相似于开关第一位元周期的切换机制(mechanism)，因此不再复述。

图3为操作N位逐次求近缓存器模拟至数字转换器的方法的流程图。N位逐次求近缓存器模拟至数字转换器转换模拟输入信号为N位数字输出信号，该数字输出信号具有从最高有效位计算至最低有效位的N位元。与图1中的10位逐次求近缓存器模拟至数字转换器10相似，N位逐次求近缓存器模拟至数字转换器包括开关电路，第一电容式数字至模拟转换器，第二电容式数字至模拟转换器，比较器和逐次求近缓存器逻辑。逐次求近缓存器逻辑连接于比较器。电压V_ip和电压V_in为逐次求近缓存器模拟至数字转换器的差动输入信号，其中电压V_ip为模拟输入信号的正分量，电压V_in为模拟输入信号的负分量。开关电路包括耦接于模拟输入信号的正分量(即电压V_ip)和比较器的正输入端之间的第一开关以及耦接于模拟输入信号的负分量(即电压V_in)和比较器的负输入端之间的第二开关。电压V_ip通过第一电容式数字至模拟转换器连接至比较器的正输入端。电压V_in通过第二电容式数字至模拟转换器连接至比较器的负输入端。第一电容式数字至模拟转换器包括电容CP₁～电容CP_N和开关SP₁～开关SP_N-1。电容CP_i(i＝1～N-1)的第一端连接至比较器的正输入端，而电容CP_i的第二端通过对应的开关SP_i被切换于参考电压V_ref和接地电压之间。开关SP_i由控制信号P_i(i＝1～N-1)控制。电容CP_N耦接于参考电压V_ref和比较器的正输入端之间。相似地，第二电容式数字至模拟转换器包括电容CN₁～电容CN_N和开关SN₁～开关SN_N-1。电容CN_i(i＝1～N-1)的第一端连接至比较器的负输入端，而电容CN_i的第二端通过对应的开关SN_i被切换于参考电压V_ref和接地电压之间。通过控制信号N_i(i＝1～N-1)控制开关SN_i。电容CN_N耦接于参考电压V_ref和比较器的负输入端之间。对于i＝1～N-2，电容CP_i的电容值为电容CP_i+1的电容值的两倍。电容CP_N-1的电容值等于电容CP_N的电容值。对于j＝1～N，电容CN_j的电容值等于电容CP_j的电容值。电容CP₁和电容CN₁对应于最高有效位(MSB)，以及电容CP_N和电容CN_N对应于最低有效位(LSB)。对于N个位元周期中的除最低有效位元周期之外的至少一个第i位元周期，比较器将正输入端的电压与负输入端的电压进行比较并输出第一输出信号(即比较结果bp_i)至逐次求近缓存器逻辑，逐次求近缓存器逻辑根据第一输出信号(即比较结果bp_i)确定电容CP_i+1或电容CN_i+1的第二端是否进行切换，在电容CP_i+1或电容CN_i+1的第二端被切换之后，比较器将正输入端的电压与负输入端的电压进行比较并输出第二输出信号(即比较结果bm_i)至逐次求近缓存器逻辑，以及逐次求近缓存器逻辑根据第一输出信号(即比较结果bp_i)和第二输出信号(即比较结果bm_i)确定电容CP_i的第二端是否进行切换以及电容CN_i的第二端是否进行切换。在理想的逐次求近缓存器模拟至数字转换器中，参考电压V_ref等于电压V_ip－电压V_in的最大容许电压差。

在步骤S200中，确定i是否小于N。若i小于N，则该方法转至步骤S210。在步骤S210中，比较器比较电压V_ip和电压V_in并输出比较结果bp_i至逐次求近缓存器逻辑。举例来说，若电压V_ip大于电压V_in，则比较结果bp_i为逻辑1(高电压电平)。在步骤S220中，根据比较结果bp_i，逐次求近缓存器逻辑通过控制信号P_i+1或控制信号N_i+1切换开关SP_i+1或开关SN_i+1。若比较结果bp_i为逻辑1，则切换开关SP_i+1。若比较结果bp_i为逻辑0，则切换开关SN_i+1。在步骤S230中，比较器再次比较电压V_ip和电压V_in并输出比较结果bm_i至逐次求近缓存器逻辑。在步骤S240中，根据比较结果bp_i和比较结果bm_i，逐次求近缓存器逻辑确定开关SP_i是否将要切换以及开关SN_i是否将要切换。因此，根据比较结果bp_i和比较结果bm_i确定数字输出信号的第i个位元。在步骤S250中，i＝i+1。当i＝2～N-1时，重复步骤S210～S250。

以i＝1为例。在步骤S210中，比较器比较电压V_ip和电压V_in并输出比较结果bp₁至逐次求近缓存器逻辑。若电压V_ip>电压V_in(即，若电压V_ip－电压V_in>0)，则比较结果bp₁为逻辑1。若电压V_ip<电压V_in(即，若电压V_ip－电压V_in<0)，则比较结果bp₁为逻辑0。然后在步骤S220中，根据比较结果bp₁，逐次求近缓存器逻辑切换开关SP₂或开关SN₂。若电压V_ip－电压V_in>0，则切换开关SP₂。若电压V_ip－电压V_in<0，则切换开关SN₂。在步骤S230中，若比较结果bp₁为逻辑1，在开关SP₂被切换之后，电压V_ip和电压V_in之间的比较相当于确定(电压V_ip－电压V_in)是否大于(1/4)×参考电压V_ref。若(电压V_ip－电压V_in)>(1/4)×参考电压V_ref，则比较结果bm₁为逻辑1。若(电压V_ip－电压V_in)<(1/4)×参考电压V_ref，则比较结果bm₁为逻辑0。在步骤S230中，若比较结果bp₁为逻辑0，在开关SN₂被切换之后，电压V_ip和电压V_in之间的比较相当于确定(电压V_ip－电压V_in)是否大于(-1/4)×参考电压V_ref。若(电压V_ip－电压V_in)>(-1/4)×参考电压V_ref，则比较结果bm₁为逻辑1。若(电压V_ip－电压V_in)<(-1/4)×参考电压V_ref，则比较结果bm₁为逻辑0。然后在步骤S240中，根据比较结果bp₁和比较结果bm₁确定开关SP₁是否将要被切换以及开关SN₁是否将要被切换。若(bp₁,bm₁)为(1,1)，则仅切换开关SP₁。若(bp₁,bm₁)为(0,0)，则仅切换开关SN₁。若(bp₁,bm₁)为(1,0)或(0,1)，则不切换开关。

在步骤S250之后，该方法返回步骤S200。当i＝2～N-1时，重复步骤S210～S250。在步骤S200中，若i不小于N，举例来说，当i＝N时，该方法转指步骤S260。在步骤S260中，比较器直接比较电压V_ip和电压V_in以获得比较结果b_N。在步骤S270中，根据比较结果bp₁～比较结果bp_N-1，比较结果bm₁～比较结果bm_N-1和比较结果b_N(即比较器的输出信号)，逐次求近缓存器逻辑输出数字输出D_O，其中数字输出D_O为：

$D_O={\mathrm{\&Sigma;}}_{i=1}^{i=N-1}({\mathrm{bp}}_i+{\mathrm{bm}}_i)\&CenterDot;2^{N-1-i}+b_N,$

其中2^N-1-i为位加权，(bp_i+bm_i)为bp_i和bm_i的和。

上述的逐次求近缓存器模拟至数字转换器可以进一步包括(2×N-1)位元至N位元编码器，该译码器接收比较结果bp₁～比较结果bp_N-1，比较结果bm₁～比较结果bm_N-1和比较结果b_N并输出数字输出D_O。

需要注意的是，尽管图3描述的方法的步骤S210～步骤S240的切换机制应用于第一位元周期和第二位元周期至第N-1(N-1th)位元周期，然而本发明并不限于此。举例来说，本发明的方法可将可步骤S210～步骤S240的切换机制仅应用至第一位元周期、第二位元周期和第三位元周期。其他位元周期可以使用现有的切换机制。即可以应用本发明的切换机制于至少一个位元周期。

上述的切换机制使用二次比较和二次切换判断(determination)以容许建立误差(settling error)而不需要引入额外的(additional)模拟组件(elements)(例如额外的比较器)。根据本发明的逐次求近缓存器模拟至数字转换器的仿真结果可知，相较于现有技术中的逐次求近缓存器模拟至数字转换器，本发明的逐次求近缓存器模拟至数字转换器具有较佳的信号噪声失真比(signal-to-noise-anddistortion ratio，SNDR)和积分非线性(integral nonlinearity，INL)性能。此外，本发明的逐次求近缓存器模拟至数字转换器使用更少的平均切换能量(energy)。举例来说，在10位的仿真中，现有的逐次求近缓存器模拟至数字转换器的平均能量为1363(C×Vref²)，而使用冗余(redundant)比较周期的逐次求近缓存器模拟至数字转换器的平均能量为380(C×Vref²)，以及根据上述实施方式的逐次求近缓存器模拟至数字转换器的平均能量为335(C×Vref²)。因此，与现有技术相比，在不降低SNDR和INL性能和不增加功率消耗的情况下，本发明的逐次求近缓存器模拟至数字转换器可以容许更多的建立误差。

本发明揭示的系统和方法及其实施方式的特定型态或组成部分，可以采取包含于媒体(例如，软盘(floppy diskettes)，CD-ROMS，硬盘，固件，或其他非瞬时机器可读储存介质)中的程序代码(即，指令)的形式，其中，当程序代码由机器(例如，计算器)加载并执行时，该机器变为实现本发明实施方式的装置。本发明揭示的方法和装置也可以由程序代码的形式来实现，该程序代码可以通过一些传输媒体传输(例如，电线或电缆、光纤、或任意其它传输形式)，其中，当程序代码由机器(例如，计算器)接收、加载和执行时，该机器成为用于实现本发明的实施方式的装置和本发明的实施方式。当在通用处理器中实现时，程序代码与处理器结合以提供操作类似(analogously)于特定逻辑电路的独特装置。

虽然本发明以较佳实施方式揭露如上，然而此较佳实施方式并非用以限定本发明，本领域技术人员不脱离本发明的精神和范围内，凡依本发明申请专利范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (10)

1.一种逐次求近缓存器模拟至数字转换器，其特征在于，转换模拟输入信号为数字输出信号，该数字输出信号具有从最高有效位计算至最低有效位的N个位元，该逐次求近缓存器模拟至数字转换器包括：

比较器，包括耦接于该模拟输入信号的正分量的正输入端和耦接于该模拟输入信号的负分量的负输入端；

第一电容式数字至模拟转换器，包括N个电容C_1,1～C_1,N，其中电容C_1,1～电容C_1,N-1中的每一个电容具有连接于该正输入端的第一端和可切换地连接于第一参考电压或第二参考电压的第二端，以及电容C_1,N连接于该正输入端和该第一参考电压之间；

第二电容式数字至模拟转换器，包括N个电容C_2,1～C_2,N，其中电容C_2,1～电容C_2,N-1中的每一个电容具有连接于该比较器的该负输入端的第一端和可切换地连接于该第一参考电压或该第二参考电压的第二端，以及电容C_2,N连接于该负输入端和该第一参考电压之间；以及

逻辑电路，连接于该比较器，

其中，对于N个位元周期中的除最低有效位元周期之外的至少一个第i位元周期，该比较器将该正输入端的电压与该负输入端的电压进行比较并输出第一输出信号至该逻辑电路，该逻辑电路根据该第一输出信号确定电容C_1,i+1或电容C_2,i+1的该第二端是否进行切换，在电容C_1,i+1或电容C_2,i+1的该第二端被切换之后，该比较器将该正输入端的电压与该负输入端的电压进行比较并输出第二输出信号至该逻辑电路，以及该逻辑电路根据该第一输出信号和该第二输出信号确定电容C_1,i的该第二端是否进行切换以及电容C_2,i的该第二端是否进行切换。

2.根据权利要求1所述的逐次求近缓存器模拟至数字转换器，其特征在于，在所有该N个位元周期结束后，该逻辑电路根据所有该N个位元周期的该比较器的输出信号，产生与该模拟输入信号匹配的该数字输出信号。

3.根据权利要求2所述的逐次求近缓存器模拟至数字转换器，其特征在于，电容C_j,i的电容值为电容C_j,i+1的电容值的两倍，以及电容C_j,N-1的电容值等于电容C_j,N的电容值，其中i=1～N-2，j=1～2。

4.根据权利要求1所述的逐次求近缓存器模拟至数字转换器，其特征在于，进一步包括：

开关电路，包括耦接于该模拟输入信号的该正分量和该正输入端之间的第一开关，以及耦接于该模拟输入信号的该负分量和该负输入端之间的第二开关。

5.根据权利要求1所述的逐次求近缓存器模拟至数字转换器，其特征在于，通过由该逻辑电路控制的开关，电容C_1,1～C_1,N-1和电容C_2,1～C_2,N-1的每一电容的该第二端被连接至该第一参考电压或该第二参考电压。

6.根据权利要求1所述的逐次求近缓存器模拟至数字转换器，其特征在于，该第二参考电压为接地电压。

7.一种逐次求近缓存器模拟至数字转换器的操作方法，其特征在于，转换模拟输入信号为数字输出信号，该数字输出信号具有从最高有效位至最低有效位计算的N个位元，其中该逐次求近缓存器模拟至数字转换器包括：

比较器，包括耦接于该模拟输入信号的正分量的正输入端和耦接于该模拟输入信号的负分量的负输入端；

第一电容式数字至模拟转换器，包括N个电容C_1,1～C_1,N，其中电容C_1,1～电容C_1,N-1中的每一个电容具有连接于该正输入端的第一端和可切换地连接于第一参考电压或第二参考电压的第二端，以及电容C_1,N连接于该正输入端和该第一参考电压之间；以及

第二电容式数字至模拟转换器，包括N个电容C_2,1～C_2,N，其中电容C_2,1～电容C_2,N-1中的每一个电容具有连接于该比较器的该负输入端的第一端和可切换地连接于该第一参考电压或该第二参考电压的第二端，以及电容C_2,N连接于该负输入端和该第一参考电压之间；

其中该逐次求近缓存器模拟至数字转换器的操作方法包括：

对于N个位元周期中的除最低有效位元周期之外的至少一个第i位元周期：

将该正输入端的电压与该负输入端的电压进行比较并输出第一输出信号；

根据该第一输出信号确定电容C_1,i+1或电容C_2,i+1的该第二端是否进行切换；

在电容C_1,i+1或电容C_2,i+1的该第二端被切换之后，将该正输入端的电压与该负输入端的电压进行比较并输出第二输出信号；以及

根据该第一输出信号和该第二输出信号确定电容C_1,i的该第二端是否进行切换以及电容C_2,i的该第二端是否进行切换。

8.根据权利要求7所述的逐次求近缓存器模拟至数字转换器的操作方法，其特征在于，进一步包括：

在所有该N个位元周期结束后，根据所有该N个位元周期的该比较器的输出信号，产生与该模拟输入信号匹配的该数字输出信号。

9.根据权利要求8所述的逐次求近缓存器模拟至数字转换器的操作方法，其特征在于，电容C_j,i的电容值为电容C_j,i+1的电容值的两倍，以及电容C_j,N-1的电容值等于电容C_j,N的电容值，其中i=1～N-2，j=1～2。

10.根据权利要求7所述的逐次求近缓存器模拟至数字转换器的操作方法，其特征在于，该第二参考电压为接地电压。