CN103681316A - 一种深沟槽肖特基二极管及其工艺制作方法 - Google Patents
一种深沟槽肖特基二极管及其工艺制作方法 Download PDFInfo
- Publication number
- CN103681316A CN103681316A CN201210343042.6A CN201210343042A CN103681316A CN 103681316 A CN103681316 A CN 103681316A CN 201210343042 A CN201210343042 A CN 201210343042A CN 103681316 A CN103681316 A CN 103681316A
- Authority
- CN
- China
- Prior art keywords
- deep trench
- schottky diode
- trench schottky
- alloy treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000008569 process Effects 0.000 title claims abstract description 46
- 230000004888 barrier function Effects 0.000 title claims abstract description 16
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 47
- 239000000956 alloy Substances 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000011241 protective layer Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 42
- 238000000151 deposition Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002894 chemical waste Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
- H10D8/605—Schottky-barrier diodes of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种深沟槽肖特基二极管及其工艺制作方法，所述方法包括以下步骤：对半导体硅外延片进行硅槽刻蚀、栅极氧化层生长、多晶硅淀积及回刻、绝缘介质淀积、肖特基势垒接触的形成及保护层处理，得到深沟槽肖特基二极管晶圆；对所述深沟槽肖特基二极管晶圆进行合金处理，并对合金处理后的深沟槽肖特基二极管晶圆进行背面处理，得到深沟槽肖特基二极管，其中，所述合金处理的主工艺时间为45~180分钟。与现有技术相比，本发明中合金处理的主工艺时间较长，从而能够更大程度地释放深沟槽肖特基二极管晶圆中的应力和可动电荷，避免深沟槽肖特基二极管反向漏电参数异常波动，达到降低反向漏电电流、提高产品良率的效果。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种深沟槽肖特基二极管及其工艺制作方法。
背景技术
肖特基二极管（Schottky Barrier Diode，SBD），又称为金属-半导体二极管或表面势垒二极管，是一种利用金属与半导体接触形成的金属-半导体结制作而成的多数载流子二极管。
肖特基二极管具有低功耗、大电流、超高速的特性，当向其加入较低的正向偏置电压时，便可产生较大的顺向电流，但若向其加入持续增加的反向偏压时，则会产生较大的反向漏电电流。为了降低肖特基二极管的反向漏电电流，提高肖特基二极管的品质及可靠度，业界提出了深沟槽式的肖特基二极管，通过在沟槽中填入多晶硅或金属来夹止肖特基二极管的反向漏电电流，从而达到降低肖特基二极管反向漏电电流的目的。
目前，业界常采用以下方法来制作深沟槽肖特基二极管，所述方法主要包括以下步骤：对半导体硅外延片进行硅槽刻蚀、栅极氧化层生长、多晶硅淀积及回刻、绝缘介质淀积、肖特基势垒接触的形成、保护层处理等，得到深沟槽肖特基二极管晶圆；对所述深沟槽肖特基二极管晶圆进行合金处理，并对合金处理后的深沟槽肖特基二极管晶圆进行背面处理，得到深沟槽肖特基二极管；其中，所述合金处理为深沟槽肖特基二极管制作过程中的重要修复步骤，主要为：通过在高温下（如425℃左右）向深沟槽肖特基二极管制作环境中通N2或N2和H2的混合气体的方式，来释放深沟槽肖特基二极管制作过程中在硅片上挖沟槽等工艺所产生的应力和对硅片进行刻蚀等工艺所产生的可动电荷，达到降低深沟槽肖特基二极管反向漏电电流的目的。
但是，由于现有技术中所述合金处理的主工艺时间仅为30分钟左右，时间较短，无法充分释放深沟槽肖特基二极管晶圆中的应力和可动电荷，从而导致所制得的深沟槽肖特基二极管的反向漏电电流仍较大，器件性能并不佳。
发明内容
本发明实施例提供了一种深沟槽肖特基二极管及其工艺制作方法，用以解决现有技术中存在的深沟槽肖特基二极管反向漏电电流较大的问题。
一种深沟槽肖特基二极管的工艺制作方法，包括以下步骤：
对半导体硅外延片进行硅槽刻蚀、栅极氧化层生长、多晶硅淀积及回刻、绝缘介质淀积、肖特基势垒接触的形成及保护层处理，得到深沟槽肖特基二极管晶圆；
对所述深沟槽肖特基二极管晶圆进行合金处理，其中，所述合金处理的主工艺时间为45~180分钟；
对合金处理后的深沟槽肖特基二极管晶圆进行背面处理，得到深沟槽肖特基二极管。
进一步地，所述合金处理的主工艺时间为60~120分钟。
进一步地，所述合金处理的主工艺时间为60分钟或90分钟。
具体地，所述合金处理的工艺过程为向深沟槽肖特基二极管的工艺制作环境中通N2或N2和H2的混合气体。
一种深沟槽肖特基二极管，其中，所述深沟槽肖特基二极管为利用上述深沟槽肖特基二极管的工艺制作方法制作而成。
本发明的有益效果为：
本发明实施例提供了一种深沟槽肖特基二极管及其工艺制作方法，通过将深沟槽肖特基二极管工艺制作方法中涉及到的合金处理的主工艺时间进行适当延长，从而更大程度地降低了深沟槽肖特基二极管晶圆中的应力和可动电荷，提高了器件生产工艺的稳定性，避免了深沟槽肖特基二极管反向漏电参数的异常波动，达到了降低深沟槽肖特基二极管反向漏电电流、提高产品良率及品质的效果。
附图说明
图1所示为本发明实施例一中深沟槽肖特基二极管的工艺制作方法具体流程示意图；
图2所示为采用本发明实施例一所述深沟槽肖特基二极管的工艺制作方法制作而成的深沟槽肖特基二极管与采用现有技术所制得的深沟槽肖特基二极管的反向漏电电流参数对比图；
图3所示为采用本发明实施例一所述深沟槽肖特基二极管的工艺制作方法制作而成的深沟槽肖特基二极管与采用现有技术所制得的深沟槽肖特基二极管的正向压降参数对比图；
图4所示为采用本发明实施例一所述深沟槽肖特基二极管的工艺制作方法制作而成的深沟槽肖特基二极管与采用现有技术所制得的深沟槽肖特基二极管的反向击穿电压参数对比图。
具体实施方式
对于肖特基二极管来说，在对其进行良率测试时，一般需要测试其正向压降、反向击穿电压、反向漏电电流等参数，其中控制肖特基二极管的反向漏电电流非常关键，虽然现有技术中所制得的肖特基二极管的反向漏电电流可以达到几十到一两百微安，但实际上为了进一步提高肖特基二极管制作工艺的稳定性、减小肖特基二极管的功耗、提高开关速度，肖特基二极管的反向漏电电流越小越好。
为此，本发明实施例提供了一种深沟槽肖特基二极管的工艺制作方法，所述方法主要包括以下步骤：对半导体硅外延片进行硅槽刻蚀、栅极氧化层生长、多晶硅淀积及回刻、绝缘介质淀积、肖特基势垒接触的形成、保护层处理等，得到深沟槽肖特基二极管晶圆；对所述深沟槽肖特基二极管晶圆进行合金处理，并对合金处理后的深沟槽肖特基二极管晶圆进行背面处理，得到深沟槽肖特基二极管，其中，所述合金处理的主工艺时间为45~180分钟；通过将现有技术中深沟槽肖特基二极管工艺制作方法中涉及到的合金处理操作的主工艺时间进行相应延长，从而更大程度地降低了深沟槽肖特基二极管晶圆中的应力和可动电荷，提高了器件生产工艺的稳定性，避免了深沟槽肖特基二极管反向漏电参数的异常波动，达到了降低反向漏电电流、提高产品良率及品质的效果。
下面结合说明书附图对本发明实施例作进一步说明，但本发明不局限于下面的实施例。
实施例一：
需要说明的是，本发明实施例一是对本发明实施例所述深沟槽肖特基二极管的工艺制作方法的详细说明，如图1所示，为本发明实施例一中所述深沟槽肖特基二极管的工艺制作方法具体流程示意图，所述方法包括以下步骤：
步骤101：外延片清洗。
具体地，在本步骤101中需要对外延晶片原材料进行检验、激光打标以及刷片清洗，得到需要的清洗后的外延片，所述外延片一般为半导体硅外延片。
步骤102：掩蔽氧化层生长、掩蔽层图形光刻、刻蚀、去胶以及清洗。
具体地，在本步骤102中，需要对清洗后的半导体硅外延片进行掩蔽氧化层生长、掩蔽层图形光刻及刻蚀等操作，在清洗后的半导体硅外延片上进行掩蔽氧化层生长时，所述掩蔽氧化层的材料可以为SiO2。
进一步地，在进行掩蔽层图形光刻及刻蚀等操作之前，需要在所述掩蔽氧化层上沉积一层光致抗蚀剂层，所述光致抗蚀剂可以为光刻胶。
具体地，由于干法刻蚀具有各向异性好、选择比高、重复性好、无化学废液、洁净度高等优点，因此，在本发明实施例一所述方法中，在进行掩蔽层图形的刻蚀操作时，优先采用干法刻蚀，如反应离子刻蚀（Reactive Ion Etching，RIE）或离子束辅助自由基刻蚀（Inductively Coupled Plasma，ICP）等方法。
步骤103：硅槽刻蚀及清洗。
具体地，在本步骤103中，可以采用干法刻蚀，如RIE来对步骤102所得到的半导体硅外延片进行硅槽的刻蚀操作。
步骤104：牺牲氧化层生长以及剥除。
具体地，在本步骤104中，需要在步骤103所得到的半导体硅外延片上进行牺牲氧化层生长以及剥除等操作，所述牺牲氧化层材料可以为SiO2。在本步骤104中，通过生长牺牲氧化层并将其剥除的操作过程，来达到修饰经过步骤103的刻蚀操作后所得到的半导体硅外延片中硅槽的表面的目的。
步骤105：栅极氧化层生长以及多晶硅淀积。
具体地，在本步骤105中，需要在步骤104所得到的半导体硅外延片上进行栅极氧化层的生长，并采用化学气相沉积（Chemical Vapor Deposition，CVD）等方法来在生长后的栅极氧化层上沉积多晶硅。
步骤106：多晶硅回刻。
具体地，在本步骤106中，可以采用反刻蚀工艺来去除经过步骤105的操作后所形成的多晶硅中不需要的部分。所述反刻蚀工艺不使用任何的光致抗蚀剂材料，而是依据所设定的时间来均匀地对生成的多晶硅进行向下的刻蚀。
步骤107：绝缘介质淀积。
具体地，在本步骤107中，可以采用CVD方法来在步骤106所得到的半导体硅外延片上生成所需要的绝缘介质层。
步骤108：接触孔图形光刻、刻蚀、去胶以及清洗。
本步骤108的目的是打开肖特基二极管器件的接触硅平面，在进行本步骤108的操作时，既需要把接触孔处的绝缘介质层刻蚀干净，又不能对衬底硅造成太大的损伤。具体地，在本步骤108中，仍可以采用干法刻蚀，如RIE来进行接触孔图形的刻蚀操作。
步骤109：势垒金属淀积前清洗。
本步骤109是形成肖特基势垒接触的最关键的步骤之一，直接影响肖特基二极管器件的性能与速度；具体地，在本步骤109中，为了使得肖特基势垒接触良好，可以采用湿法工艺，如利用稀释的HF酸来对步骤108刻蚀后露出的衬底硅进行淀积前的清洗，以便去除衬底硅表面的SiO2氧化层。
步骤110：势垒金属淀积及退火。
具体地，所述势垒金属可以为Ti金属等，在本步骤110中，可以采用真空蒸发或溅射的方法来在步骤109清洗后的衬底硅上淀积势垒金属，同时为了使得势垒金属与衬底材料中的Si进行有效反应，形成需要的肖特基势垒接触，需要在淀积势垒金属后对其进行退火处理。
步骤111：正面铝淀积。
具体地，在本步骤111中，可以采用电子束蒸发工艺在步骤110所得到的半导体硅外延片上进行铝的淀积。
步骤112：正面铝光刻、刻蚀、去胶以及清洗。
具体地，在本步骤112中，仍可以采用干法刻蚀，如RIE等来进行正面铝的刻蚀操作。
步骤113：保护层介质淀积。
具体地，所述保护层介质可以为Si3N4、正硅酸乙酯（TEOS）或SiO2等，主要用于隔离水汽、防止金属层被腐蚀或防止意外划伤等。
步骤114：保护层图形光刻，刻蚀、去胶以及清洗。
具体地，在本步骤114中，仍可以采用干法刻蚀，如RIE等来进行保护层图形的刻蚀操作。
需要说明的是，在完成步骤101~步骤114之后，可以得到深沟槽肖特基二极管晶圆。
步骤115：合金处理，其中，所述合金处理的主工艺时间为45～180分钟。
本步骤115是本实施例一所述深沟槽肖特基二极管制作工艺中的重要修复步骤，主要通过在高温下向深沟槽肖特基二极管制作环境中通N2或N2和H2的混合气体的方式，来释放深沟槽肖特基二极管晶圆中的应力和可动电荷，达到降低深沟槽肖特基二极管反向漏电电流的目的。
具体地，本步骤115中合金处理的主工艺时间为45~180分钟；与现有技术相比，在其他工艺参数均未改变的前提下，增加了合金处理的主工艺时间。
进一步地，为了兼顾深沟槽肖特基二极管的制作效率以及深沟槽肖特基二极管的品质，所述合金处理的主工艺时间无需过长，可以为60~120分钟；优选地，所述合金处理的主工艺时间可以为60分钟或90分钟。
步骤116：硅片背面减薄、背面硅腐蚀。
具体地，可以采用磨削、研磨、化学机械抛光、电化学腐蚀、等离子辅助化学腐蚀等方法对经过合金处理后的深沟槽肖特基二极管晶圆进行硅片背面减薄处理，以达到减薄硅片的效果，减薄厚度由封装工艺而定。
步骤117：背面金属蒸镀。
具体地，可以采用真空蒸发法在步骤116所得到的深沟槽肖特基二极管晶圆的背面进行电极金属的蒸镀，得到深沟槽肖特基二极管。
步骤118：外观检查及电参数测试等。
具体地，在本步骤118中，在对制得的深沟槽肖特基二极管进行电参数测试时，一般需要测试其正向压降、反向击穿电压、反向漏电电流等参数。
如图2所示，为利用本发明实施例一所述深沟槽肖特基二极管的工艺制作方法（以合金处理的主工艺时间为60分钟，温度为425℃左右为例）制作而成的深沟槽肖特基二极管与采用现有技术（合金处理的主工艺时间为30分钟，温度为425℃左右）所制得的深沟槽肖特基二极管的反向漏电电流参数对比图。
在图2所示的深沟槽肖特基二极管反向漏电电流参数对比图中，横轴表示测试产品的数量（单位：个），纵轴表示反向漏电电流的大小（单位：安培）；由图2可以看出，采用本发明实施例一所述方法所制得的95%以上的深沟槽肖特基二极管的反向漏电电流可在10微安（1.00×10-5A）以下（典型值实际更低），而采用现有制作方法所得到的深沟槽肖特基二极管中只有1%左右的深沟槽肖特基二极管的反向漏电电流可在10微安以下，即，合金处理主工艺时间为60分钟所制得的深沟槽肖特基二极管的反向漏电电流明显小于合金处理主工艺时间为30分钟所制得的深沟槽肖特基二极管的反向漏电电流。
需要说明的是，在本发明实施例一中，在将深沟槽肖特基二极管工艺制作方法中原有合金处理的主工艺时间从30分钟延长到60分钟后，所得到的深沟槽肖特基二极管的反向漏电电流能够大幅度降低，但其正向压降、反向击穿电压等参数基本没有变化。
如图3所示，为利用本发明实施例一所述深沟槽肖特基二极管的工艺制作方法（以合金处理的主工艺时间为60分钟，温度为425℃左右为例）制作而成的深沟槽肖特基二极管与采用现有技术（合金处理的主工艺时间为30分钟，温度为425℃左右）所制得的深沟槽肖特基二极管的正向压降参数对比图；在图3所示的深沟槽肖特基二极管正向压降参数对比图中，横轴表示测试产品的数量（单位：个），纵轴表示正向压降的大小（单位：V）；由图3可以看出，合金处理主工艺时间为60分钟所制得的深沟槽肖特基二极管的正向压降要稍微高于合金处理主工艺时间为30分钟所制得的深沟槽肖特基二极管的正向压降，但变化不大，且合金处理主工艺时间为60分钟所制得的深沟槽肖特基二极管的正向压降的均匀性较佳。
如图4所示，为利用本发明实施例一所述深沟槽肖特基二极管的工艺制作方法（以合金处理的主工艺时间为60分钟，温度为425℃左右为例）制作而成的深沟槽肖特基二极管与采用现有技术（合金处理的主工艺时间为30分钟，温度为425℃左右）所制得的深沟槽肖特基二极管的反向击穿电压参数对比图。在图4所示的深沟槽肖特基二极管反向击穿电压参数对比图中，横轴表示测试产品的数量（单位：个），纵轴表示正向压降的大小（单位：V）；由图4可以看出，合金处理主工艺时间为60分钟所制得的深沟槽肖特基二极管的反向击穿电压要稍微高于合金处理主工艺时间为30分钟所制得的深沟槽肖特基二极管的反向击穿电压，但变化也不大。
需要说明的是，本发明实施例一所述深沟槽肖特基二极管的工艺制作方法可以进行多次重复，均显示可有效降低深沟槽肖特基二极管的反向漏电电流。
本发明实施例提供了一种深沟槽肖特基二极管及其工艺制作方法，通过将现有技术中深沟槽肖特基二极管工艺制作方法中涉及到的合金处理操作的主工艺时间进行相应延长，从而更大程度地降低了深沟槽肖特基二极管晶圆中的应力和可动电荷，提高了器件生产工艺的稳定性，避免了深沟槽肖特基二极管反向漏电参数的异常波动，达到了降低反向漏电电流、提高产品良率及品质的效果。
以上所述仅是本发明的优选实施方案，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (5)
1.一种深沟槽肖特基二极管的工艺制作方法，其特征在于，包括以下步骤：
对半导体硅外延片进行硅槽刻蚀、栅极氧化层生长、多晶硅淀积及回刻、绝缘介质淀积、肖特基势垒接触的形成及保护层处理，得到深沟槽肖特基二极管晶圆；
对所述深沟槽肖特基二极管晶圆进行合金处理，其中，所述合金处理的主工艺时间为45~180分钟；
对合金处理后的深沟槽肖特基二极管晶圆进行背面处理，得到深沟槽肖特基二极管。
2.如权利要求1所述的深沟槽肖特基二极管的工艺制作方法，其特征在于，所述合金处理的主工艺时间为60~120分钟。
3.如权利要求2所述的深沟槽肖特基二极管的工艺制作方法，其特征在于，所述合金处理的主工艺时间为60分钟或90分钟。
4.如权利要求1所述的深沟槽肖特基二极管的工艺制作方法，其特征在于，所述合金处理的工艺过程为向深沟槽肖特基二极管的工艺制作环境中通N2或N2与H2的混合气体。
5.一种深沟槽肖特基二极管，其特征在于，所述深沟槽肖特基二极管为利用上述权利要求1~4任一深沟槽肖特基二极管的工艺制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210343042.6A CN103681316A (zh) | 2012-09-14 | 2012-09-14 | 一种深沟槽肖特基二极管及其工艺制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210343042.6A CN103681316A (zh) | 2012-09-14 | 2012-09-14 | 一种深沟槽肖特基二极管及其工艺制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681316A true CN103681316A (zh) | 2014-03-26 |
Family
ID=50318510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210343042.6A Pending CN103681316A (zh) | 2012-09-14 | 2012-09-14 | 一种深沟槽肖特基二极管及其工艺制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681316A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065637A (zh) * | 2018-07-13 | 2018-12-21 | 张家港意发功率半导体有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN109390230A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
| CN109390231A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
| CN113628972A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 沟槽型mos器件的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030080355A1 (en) * | 2001-10-26 | 2003-05-01 | Hitachi, Ltd. | Semiconductor device |
| CN101185169A (zh) * | 2005-04-06 | 2008-05-21 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| CN102157404A (zh) * | 2010-02-11 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2012
- 2012-09-14 CN CN201210343042.6A patent/CN103681316A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030080355A1 (en) * | 2001-10-26 | 2003-05-01 | Hitachi, Ltd. | Semiconductor device |
| CN101185169A (zh) * | 2005-04-06 | 2008-05-21 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| CN102157404A (zh) * | 2010-02-11 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390230A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
| CN109390231A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
| CN109390230B (zh) * | 2017-08-08 | 2021-07-16 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
| CN109390231B (zh) * | 2017-08-08 | 2021-10-08 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
| CN109065637A (zh) * | 2018-07-13 | 2018-12-21 | 张家港意发功率半导体有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN109065637B (zh) * | 2018-07-13 | 2021-07-16 | 张家港意发功率半导体有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN113628972A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 沟槽型mos器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304725B2 (en) | Manufacturing methods to protect ULK materials from damage during etch processing to obtain desired features | |
| KR101905788B1 (ko) | 절연체-위-반도체 형 기판의 마무리 방법 | |
| KR101600738B1 (ko) | 에칭 중에 로우-k 게이트 스페이서로의 손상을 감소시키기 위한 방법 | |
| TW201732872A (zh) | 清潔方法 | |
| US20190157423A1 (en) | Semiconductor arrangement and formation thereof | |
| US9824891B1 (en) | Method of manufacturing the thin film | |
| CN102938378A (zh) | 半导体器件及其制造方法 | |
| TW200737349A (en) | Methods for forming thin oxide layers on semiconductor wafers | |
| JP2013502736A (ja) | シリコン基板表面の洗浄方法 | |
| JP2013258251A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN103681316A (zh) | 一种深沟槽肖特基二极管及其工艺制作方法 | |
| US8420550B2 (en) | Method for cleaning backside etch during manufacture of integrated circuits | |
| CN110211870B (zh) | 晶圆减薄方法 | |
| KR20200102617A (ko) | 산화 갈륨의 표면 처리 방법 | |
| TW202213427A (zh) | 具有場聚合物保護的方向性選擇性接面清潔 | |
| US20240266184A1 (en) | Method of manufacturing semiconductor structure | |
| TWI752561B (zh) | 形成半導體結構的方法、形成絕緣層上半導體（soi）基底的方法以及半導體結構 | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| CN114068329A (zh) | 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 | |
| CN107195548A (zh) | InAs/AlSb HEMT及MOS‑HEMT器件的制备方法 | |
| KR102772466B1 (ko) | 베타 산화갈륨 쇼트키 장벽 다이오드 및 이의 제조 방법 | |
| US9196519B2 (en) | Achieving uniform capacitance between an electrostatic chuck and a semiconductor wafer | |
| Li et al. | Silicon Wafer Uniformity and Roughness Control by Etchants on Wafer Thinning | |
| Yang et al. | Study of Silicon Nitride Etched by Cyclic Atomic Layer Etching | |
| JP2013187285A (ja) | エピタキシャルウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |