CN103607151B - 一种电机驱动芯片中的混合衰减控制电路 - Google Patents

Abstract

一种电机驱动芯片中的混合衰减控制电路，包括震荡器、计数器、比较器、延时电路、第一触发器、第二触发器、逻辑及前级驱动电路、电流检测电路、H桥输出级和感性负载。感性负载与H桥输出级的输出端连接；H桥输出级和电流检测电路与比较器的输入端连接；延时电路的输出信号控制震荡器、计数器、第一触发器和第二触发器的复位；计数器的输出信号触发第一触发器和第二触发器，以控制电机线圈电流混合衰减模式下的快衰时间和慢衰时间。逻辑及前级驱动电路的输出信号控制H桥输出级，使得感性负载处于充电或衰减阶段。本发明的混合衰减控制电路提高了电流的控制精度，增加了系统稳定性，降低了PCB印刷电路板的设计难度和设计成本。

Description

一种电机驱动芯片中的混合衰减控制电路

技术领域

本发明涉及一种混合衰减控制电路，尤其涉及一种电机驱动芯片中的电机线圈电流的混合衰减控制电路。

背景技术

目前的电机特别是步进电机，为了实现斩波恒流驱动，需要对线圈中的电流进行检测，当达到设定的电流时，驱动电路将控制线圈电流进入衰减阶段。目前，控制电流衰减的模式有三种：慢衰减模式、快衰减模式和混合衰减模式。慢衰减模式下，线圈两端电压差基本为0，电流衰减很慢，周期很长，引入较大的可闻噪声；同时在设置电流下降时，线圈中的实际电流常常大于设置值，引起电机角度细分功能失效而不能准确定位。快衰减模式下，线圈两端电压差为电源电压，即地到电源间的电压，电流衰减很快，衰减和再充电的频率很高，开关损耗很大，并且平均电流值低，电机扭力小。在混合衰减模式（在衰减阶段，一部分时间采用快衰减，余下的时间采用慢衰减）下，通过合理设置总的衰减时间和快、慢衰减时间的比例，可以解决单独使用快衰减模式或慢衰减模式时出现的问题。

目前，传统的实现混合衰减控制的电路如图1，Vd、CT为芯片管脚，Vr1、Vr2、VREF为固定电压，可内置，也可外接。CT脚外接电容和电阻。

当电机线圈开始充电时，开关Φ1导通，开关Φ2关断，内部电路对CT电容快速充电到Vr1并维持。此时如图2所示，充电阶段的电流路径001：电源VM、功率左上管、线圈、功率右下管、检流电阻SENSE和地。待线圈电流I_L达到由VREF和检流电阻的设定值后，比较器输出翻转，经延时电路，生成一个极短的正脉冲，对第一触发器和第二触发器置0、再经逻辑及前级驱动电路控制输出进入电流衰减阶段，且为快衰减。同时，开关Φ1关断，开关Φ2导通，CT脚电容通过电阻放电。快衰减阶段的电流路径002：地、检流电阻、二极管D4、线圈L、二极管D2和电源VM。如果为同步整流，二极管将被与之并联的功率管替代。当CT电压下降到Vd时，第一触发器置1，经逻辑及前级驱动电路，控制输出进入慢衰减。慢衰减阶段的电流路径003：二极管D4、线圈和功率管M3。如果为同步整流，二极管将被与之并联的功率管替代。CT脚电容继续通过电阻放电，到Vr2时，第二个触发器被置1，经逻辑及前级驱动电路，控制输出级线圈慢衰减结束，进入充电阶段。

图1所示的传统混合衰减控制电路，电机线圈处于充电的时间为Ton，电机线圈处于衰减的时间为Toff，其中快衰减时间为Tfd，慢衰减时间为Tsd，如图3所示。当线圈电流I_L处于充电阶段时，即Ton时间内，CT脚快速充电到Vr1并维持在此电平；当线圈电流I_L达到设置的峰值后，线圈电流进入衰减阶段，CT处于放电状态。在CT放电到Vd电压时，线圈电流处于快衰减阶段，快衰减时间为Tfd；在CT从Vd电压放电到Vr2时，线圈电流处于慢衰减阶段，慢衰减时间为Tsd。传统的混合衰减模式控制电路的主要缺点就是外接电阻、电容及电压源Vd，增加了印刷电路板PCB（PrintedCircuitBoard）的设计难度和成本。

因此，本领域的技术人员致力于开发一种在不增加印刷电路板PCB设计的难度和设计成本的前提下，通过震荡器和计数器实现对电机电流的混合衰减控制模式。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种电机驱动芯片的混合衰减控制电路。

为实现上述目的，本发明提供了一种电机驱动芯片中的混合衰减控制电路，其特征在于，包括逻辑及前级驱动电路、比较器、延时电路、震荡器、计数器、电流检测电路及H桥输出级、感性负载、第一触发器和第二触发器；

所述H桥输出级包括4个功率器件、电源（VM），4个所述功率器件串行连接，并且两两对称，所述电源（VM）连接在2个顶部对称的所述功率器件之间，在2个底部对称的所述功率器件之间的节点（A）处分别连接所述电流检测电路和所述比较器的第一输入端；所述H桥输出级的输出端（OUTA、OUTB）与所述感性负载连接；

所述比较器的第二输入端是基准电压（VREF），所述比较器的输出端与所述延时电路的输入端连接；所述延时电路的输出端（CS）分别与所述震荡器、所述计数器、所述第一触发器和所述第二触发器的复位端连接；所述震荡器的输出端与所述计数器的输入端连接；所述计数器的输出端（Tfd）与所述第一触发器的触发端连接；所述计数器的输出端（Toff）与所述第二触发器的触发端连接；

所述逻辑及前级驱动电路有2个输入端，4个输出端，所述第一触发器的输出端和所述第二触发器的输出端分别与所述逻辑及前级驱动电路的2个输入端连接，所述逻辑及前级驱动电路的4个输出端分别与所述H桥输出级的4个所述功率器件连接。

进一步地，所述H桥输出级的4个所述功率器件采用MOS管或场效应管。

进一步地，所述感性负载包括所述电机的线圈（L）。

进一步地，所述电流检测电路包括检流电阻（SENSE）。

进一步地，所述电机线圈电流等于时，所述电机线圈开始进入衰减阶段。

进一步地，所述第一触发器和所述第二触发器选用RS触发器。

在本发明的一个较佳实施例中，所述第一触发器、所述第二触发器、所述H桥输出级、所述震荡器、所述计数器、所述逻辑及前级驱动电路、所述比较器和所述延时电路集成在所述电机驱动芯片上。

在本发明的一个较佳实施例中，所述第一触发器、所述第二触发器、所述震荡器、所述计数器、所述逻辑及前级驱动电路和所述比较器集成在所述电机驱动芯片上，所述H桥输出级位于所述电机驱动芯片外。

进一步地，所述电流检测电路集成在所述电机驱动芯片上，或者位于所述电机驱动芯片外。

在本发明的较佳实施方式中，本发明通过震荡器和计数器来实现电流衰减时间的控制，以取代旧电路中的电阻、电容、电压源Vd及相应比较器、钳位电路等。当线圈电流达到由VREF和检流电阻的设置值时，比较器输出翻转，将震荡器和计数器清零，重新开始计时，同时将第一、第二触发器置0，经逻辑及前级驱动电路后，控制输出级进入快衰减阶段。当计数器计数到n1时，输出Tfd由低变高，第一个触发器被置1，经逻辑及前级驱动电路，控制输出级进入慢衰减阶段。当计数器计数到n2时，输出Toff由低变高，第二个触发器被置1，经逻辑及前级驱动电路，控制输出级衰减结束，再次对线圈进行充电。其中，n1和n2是根据电机和实际需要来具体确定的。

本发明的一种电机驱动芯片的混合衰减控制电路，减少了外围电阻、电容和电压源，通过使用震荡器和计数器，提高了电流控制的精度，增加了系统的稳定性，降低了音频噪音和开关的损耗，同时也减少了印刷电路板PCB的设计难度，降低了设计成本。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是一种传统电机驱动芯片的混合衰减控制电路结构示意图；

图2是传统电机驱动芯片的混合衰减控制电路的线圈电流的充电和衰减示意图；

图3是传统电机驱动芯片的混合衰减控制电路的CT充放电波形与线圈电流的对应关系图；

图4是本发明的一种电机驱动芯片的混合衰减控制电路结构示意图；

图5是本发明的一种电机驱动芯片的混合衰减控制电路的主要节点时序图；

图6是本发明的一种电机驱动芯片的混合衰减控制电路的线圈电流衰减效果图。

具体实施方式

下面结合附图对本发明的实施例作详细说明：本实施例在以本发明技术方案前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

本发明的一种电机驱动芯片的混合衰减控制电路，包括震荡器、计数器、比较器、第一触发器、第二触发器、逻辑及前级驱动电路、电流检测电路及H桥输出级及感性负载。感性负载与H桥输出级的输出端OUTA和OUTB连接；在H桥输出级的两个对称功率器件之间的节点A处分别连接电流检测电路和比较器的第一输入端；比较器的第二输入端是基准电压VREF，比较器的输出端与延时电路的输入端连接；延时电路的输出端与震荡器、计数器、第一触发器的复位端、第二触发器的复位端连接。震荡器的输出端与计数器的输入端连接，计数器的输出端Tfd与第一触发器的触发端连接，计数器的输出端Tsd与第二触发器的触发端连接；第一触发器和第二触发器的输出端与逻辑及前级驱动电路的输入端连接，逻辑及前级驱动电路的输出端与H桥输出级的输入端连接。

感性负载一般包括电机线圈，但不仅限于电机线圈。

H桥输出级由MOS管和二极管构建，MOS管既可采用NMOS管，也可采用PMOS管或者其他功率器件。并且H桥输出级既可以集成在电机驱动芯片内部，也可以作为外部的构件独立存在。

第一触发器、第二触发器、震荡器、计数器、逻辑及前级驱动电路、比较器和延时电路集成在电机驱动芯片内部。

电流检测电路可以是检流电阻，也可以包含其他结构。电流检测电路既可以集成在电机驱动芯片内部，也可以位于电机驱动芯片外部。

第一触发器和第二触发器的复位端和触发端可以是高电平时有效，也可以是低电平时有效。

图4是本发明的一个较佳实施例，其中，第一触发器和第二触发器采用RS触发器，并且高电平时有效，感性负载采用电机线圈L，电流检测电路采用检流电阻SENSE，检流电阻SENSE位于电机驱动芯片外部。比较器的第一输入端是正相输入端，比较器的第二输入端是反相输入端。

H桥输出级包括电源VM、MOS管M1、M2、M3和M4、二极管D1、D2、D3和D4。MOS管M1与二极管D1并联，MOS管M2与二极管D2并联，MOS管M3与二极管D3并联，MOS管M4与二极管D4并联，电源VM连接在MOS管M1和M2之间。感性负载，即线圈L的一端与MOS管M1和M2、二极管D1和D2相连，另一端与MOS管M3和M4、二极管D3和D4相连。电流检测电路，即检流电阻SENSE与H桥输出级的MOS管M3和M4之间的节点A相连，并在该连接点A处与比较器的正相输入端连接。进一步地，延时电路的输出端输出信号CS至震荡器、计数器、第一触发器和第二触发器的复位端R。计数器的输出端Tfd与第一触发器的触发端S连接，计数器的输出端Toff与第二触发器的触发端S连接，第一触发器和第二触发器的输出端与逻辑及前级驱动电路输入端连接，逻辑及前级驱动电路的输出端与H桥输出级的输入端连接。在本实施例中，逻辑及前级驱动电路输出4个信号：UP1、UP2、DN1和DN2。输出信号UP1输入到MOS管M1上，输出信号UP2输入到MOS管M2上，输出信号DN1输入到MOS管M3上，输出信号DN2输入到MOS管M4上。

相较于传统的混合衰减控制电路，本发明的电机驱动芯片的混合衰减控制电路用震荡器和计数器替换传统电路中的电阻、电容、电压源和相应的比较器、钳位电路等，实现对混合衰减的控制，并且使用了震荡器和计数器，使得对衰减时间的控制更加精确。

在电机工作状态下，电机的线圈处于两个阶段：充电阶段和衰减阶段。线圈电流的衰减模式有快衰减模式、慢衰减模式和混合衰减模式。在本发明中，衰减阶段采用混合衰减模式，图6是电机线圈电流处于不同的衰减模式下的效果图，其中61表示慢衰减模式，62表示混合衰减模式，63表示快衰减模式。

在电机线圈L处于充电阶段时，H桥输出级的MOS管M1和M3导通，电流的充电路径为电源VM、MOS管M1、线圈L、MOS管M3和检流电阻SENSE，最后到地。线圈L充电直至其电流I_L增加到此时比较器翻转，经过非常短的延时电路后，如图5所示，延时电路的输出CS为一个极短的脉冲信号，使得震荡器和计数器清零，同时也使第一触发器和第二触发器置0，然后经过逻辑及前级驱动电路，输出信号控制H桥输出级，使得线圈L结束充电阶段，进入快衰减阶段。其中，线圈L的充电时间为Ton。

在电机线圈L进入快衰减阶段时，快衰减路径为：从地、检流电阻SENSE、二极管D4、线圈L和二极管D2，最后到电源VM。如果采用同步整流，二极管D4被MOS管M4替代，二极管D2被MOS管M2替代。如图5所示，当CS脉冲信号结束时，震荡器立刻开始重新工作，计数器开始计数，当计到n1时，计数器的输出Tfd由低变高，将第一触发器的触发端S置1，经逻辑及前级驱动电路，控制H桥输出级，使得线圈L结束快衰减阶段，进入慢衰减阶段。其中，线圈L处于快衰减阶段的时间为Tfd。

在电机线圈L处于慢衰减阶段时，慢衰减路径为：从二极管D4，经过线圈L，最后流入MOS管M3。如果采用同步整流，二极管D4被与其并联的MOS管M4替换。当计数器计数到n2时，计数器输出信号Toff由低变高，第二触发器的触发端S置1，经逻辑及前级驱动电路，控制H桥输出级，电机线圈L结束慢衰减模式，线圈重新进入充电阶段。其中，线圈L处于慢衰减阶段的时间为Tsd，Toff是线圈L处于衰减模式的时间：Toff=Tfd+Tsd。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (8)

1.一种电机驱动芯片中的混合衰减控制电路，其特征在于，包括逻辑及前级驱动电路、比较器、延时电路、震荡器、计数器、电流检测电路及H桥输出级、感性负载、第一触发器和第二触发器；

所述H桥输出级包括4个功率器件、电源(VM)，4个所述功率器件串行连接，并且两两对称，所述电源(VM)连接在2个顶部对称的所述功率器件之间，在2个底部对称的所述功率器件之间的节点(A)处分别连接所述电流检测电路和所述比较器的第一输入端；所述H桥输出级的输出端(OUTA、OUTB)与所述感性负载连接；

所述比较器的第二输入端是基准电压VREF，所述比较器的输出端与所述延时电路的输入端连接；所述延时电路的输出端(CS)分别与所述震荡器、所述计数器、所述第一触发器和所述第二触发器的复位端连接；所述震荡器的输出端与所述计数器的输入端连接；所述计数器的输出端Tfd与所述第一触发器的触发端连接；所述计数器的输出端Toff与所述第二触发器的触发端连接；

所述逻辑及前级驱动电路有2个输入端，4个输出端，所述第一触发器的输出端和所述第二触发器的输出端分别与所述逻辑及前级驱动电路的2个输入端连接，所述逻辑及前级驱动电路的4个输出端分别与所述H桥输出级的4个所述功率器件连接；

所述第一触发器和所述第二触发器选用RS触发器。

2.如权利要求1所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述H桥输出级的4个所述功率器件采用MOS管或场效应管。

3.如权利要求1所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述感性负载包括所述电机的线圈(L)。

4.如权利要求3所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述电流检测电路包括检流电阻SENSE，所述检流电阻的阻值为Rsense。

5.如权利要求4所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述电机线圈电流等于时，所述电机线圈开始进入衰减阶段。

6.如权利要求1所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述第一触发器、所述第二触发器、所述H桥输出级、所述震荡器、所述计数器、所述逻辑及前级驱动电路、所述比较器和所述延时电路集成在所述电机驱动芯片上。

7.如权利要求1所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述第一触发器、所述第二触发器、所述震荡器、所述计数器、所述逻辑及前级驱动电路、所述比较器和所述延时电路集成在所述电机驱动芯片上，所述H桥输出级位于所述电机驱动芯片外。

8.如权利要求7所述的一种电机驱动芯片中的混合衰减控制电路，其中，所述电流检测电路集成在所述电机驱动芯片上，或者位于所述电机驱动芯片外。