CN103594493A - 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 - Google Patents
一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103594493A CN103594493A CN201210290641.6A CN201210290641A CN103594493A CN 103594493 A CN103594493 A CN 103594493A CN 201210290641 A CN201210290641 A CN 201210290641A CN 103594493 A CN103594493 A CN 103594493A
- Authority
- CN
- China
- Prior art keywords
- trench
- semiconductor device
- oxygen
- doped polysilicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims 7
- 239000012535 impurity Substances 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000002210 silicon-based material Substances 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 11
- 238000005260 corrosion Methods 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000003628 erosive effect Effects 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 125000004437 phosphorous atom Chemical group 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
- H10D8/605—Schottky-barrier diodes of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽结构电荷补偿肖特基半导体装置，本发明的半导体装置接一定的反向偏压时，漂移层中第一导电类型的半导体材料和掺氧多晶硅材料形成电荷补偿结构，提高器件的反向击穿电压，降低了器件的导通电阻。本发明还提供了一种沟槽结构电荷补偿肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种沟槽结构的具有掺氧多晶硅电荷补偿肖特基半导体装置，本发明还涉及一种沟槽结构具有掺氧多晶硅电荷补偿肖特基半导体装置的制备方法。本发明的半导体装置是制造半导体功率器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管最常用为平面布局，传统的平面肖特基二极管漂移区表面，在反向偏压时具有突变的电场分布曲线，因此器件具有较低的反向击穿电压和较大的反向漏电流，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明主要针对上述问题提出，提供一种沟槽结构电荷补偿肖特基半导体装置及其制备方法。
一种沟槽结构电荷补偿肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电类型半导体材料构成，位于衬底层之上；多个沟槽位于漂移层中，沟槽内填充有掺氧多晶硅；肖特基势垒结，位于沟槽之间漂移层表面。
一种沟槽结构电荷补偿肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后表面形成绝缘材料层；进行光刻腐蚀工艺去除表面部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内进行掺氧多晶硅淀积；反刻蚀掺氧多晶硅，去除表面绝缘材料；淀积势垒金属，进行烧结形成肖特基势垒结。
本发明的半导体装置接一定的反向偏压时，漂移层中第一导电类型的半导体材料和掺氧多晶硅材料形成电荷补偿结构，提高器件的反向击穿电压，降低器件的导通电阻。
附图说明
图1为本发明一种沟槽结构电荷补偿肖特基半导体装置剖面示意图；
图2为本发明一种沟槽结构电荷补偿肖特基半导体装置剖面示意图；
图3为本发明一种沟槽结构电荷补偿肖特基半导体装置剖面示意图。
其中，1、衬底层；2、二氧化硅；3、漂移层；4、掺氧多晶硅；5、多晶半导体材料；6、肖特基势垒结； 10、上表面电极金属；11、下表面电极金属。
具体实施方式
实施例1
图1为本发明的一种沟槽结构电荷补偿肖特基半导体装置的剖面图，下面结合图1详细说明本发明的半导体装置。
一种沟槽结构电荷补偿肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/cm3；漂移层3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/cm3；掺氧多晶硅4，位于沟槽中，沟槽宽度为2um，沟槽间距为2um；肖特基势垒结6，位于半导体材料的表面；上表面电极金属10，位于器件表面，为器件引出阳极；下表面电极金属11，位于器件背面，为器件引出阴极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延生长形成N传导类型的半导体硅材料，形成漂移层3，然后表面热氧化，形成二氧化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内淀积掺氧多晶硅4；
第四步，反刻蚀掺氧多晶硅4，光刻腐蚀工艺去除沟槽之间漂移层3表面二氧化硅；
第五步，淀积势垒金属镍，烧结形成肖特基势垒结6，腐蚀去除金属镍；
第六步，淀积上表面电极金属10，光刻腐蚀去除部分上表面电极金属10，为器件引出阳极，进行背面金属化工艺形成下表面电极金属11，为器件引出阴极，如图1所示。
实施例2
图2为本发明的一种沟槽结构电荷补偿肖特基半导体装置的剖面图，下面结合图2详细说明本发明的半导体装置。
一种沟槽结构电荷补偿肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/cm3；漂移层3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/cm3；掺氧多晶硅4，位于沟槽中，沟槽宽度为2um，沟槽间距为2um；二氧化硅2，位于掺氧多晶硅4表面；肖特基势垒结6，位于半导体材料的表面；上表面电极金属10，位于器件表面和沟槽内，为器件引出阳极；下表面电极金属11，位于器件背面，为器件引出阴极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延生长形成N传导类型的半导体硅材料，形成漂移层3，在表面淀积氮化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内淀积掺氧多晶硅4；
第四步，反刻蚀掺氧多晶硅4，形成沟槽，进行热氧化，形成二氧化硅2，光刻腐蚀工艺去除沟槽之间漂移层3表面氮化硅；
第五步，淀积势垒金属镍，烧结形成肖特基势垒结6，腐蚀去除金属镍；
第六步，淀积上表面电极金属10，光刻腐蚀去除部分上表面电极金属10，为器件引出阳极，进行背面金属化工艺形成下表面电极金属11，为器件引出阴极，如图2所示。
实施例3
图3为本发明的一种沟槽结构电荷补偿肖特基半导体装置的剖面图，下面结合图3详细说明本发明的半导体装置。
一种沟槽结构电荷补偿肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/cm3；漂移层3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/cm3；掺氧多晶硅4，位于沟槽侧壁，沟槽宽度为2um，沟槽间距为2um；二氧化硅2，位于沟槽中；肖特基势垒结6，位于半导体材料的表面；上表面电极金属10，位于器件表面和沟槽内，为器件引出阳极；下表面电极金属11，位于器件背面，为器件引出阴极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延生长形成N传导类型的半导体硅材料形成漂移层3，在表面淀积氮化硅；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内壁淀积形成掺氧多晶硅4；
第四步，反刻蚀掺氧多晶硅4，淀积二氧化硅2，反刻蚀二氧化硅2，，进行热氧化，光刻腐蚀工艺去除沟槽之间漂移层3表面氮化硅；
第五步，淀积势垒金属镍，烧结形成肖特基势垒结6，腐蚀去除金属镍；
第六步，淀积上表面电极金属10，光刻腐蚀去除部分上表面电极金属10，为器件引出阳极，进行背面金属化工艺形成下表面电极金属11，为器件引出阴极，如图3所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种沟槽结构电荷补偿肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
漂移层，为第一导电类型半导体材料构成，位于衬底层之上；多个
沟槽，位于漂移层中，沟槽内设置有掺氧多晶硅材料；
肖特基势垒结，位于沟槽之间漂移层表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层为高浓度杂质掺杂的第一导电类型半导体材料。
3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内掺氧多晶硅表面可以覆盖有绝缘材料。
4.如权利要求3所述的半导体装置，其特征在于：所述的绝缘材料在沟槽内上部形成沟槽结构，沟槽内填充电极金属或多晶半导体材料。
5.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内掺氧多晶硅可以位于沟槽侧壁，沟槽内填充绝缘材料。
6.如权利要求5所述的半导体装置，其特征在于：所述的绝缘材料在沟槽内上部形成沟槽结构，沟槽内填充电极金属或多晶半导体材料。
7.如权利要求1所述的半导体装置，其特征在于：所述的掺氧多晶硅可以为具有第二导电杂质掺杂的掺氧多晶硅。
8.如权利要求1所述的半导体装置，其特征在于：所述的掺氧多晶硅与漂移层第一导电半导体材料可以形成电荷补偿结构。
9.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结为势垒金属与第一导电半导体材料形成的势垒结。
10.如权利要求1所述的一种沟槽结构电荷补偿肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1）在衬底层表面形成第一导电半导体材料层，然后表面形成绝缘材料层；
2）进行光刻腐蚀工艺去除表面部分绝缘材料，然后刻蚀去除部分裸露半导体材料形成沟槽；
3）在沟槽内淀积掺氧多晶硅；
4）反刻蚀掺氧多晶硅，去除表面绝缘材料；
5）淀积势垒金属，进行烧结形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210290641.6A CN103594493A (zh) | 2012-08-15 | 2012-08-15 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210290641.6A CN103594493A (zh) | 2012-08-15 | 2012-08-15 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103594493A true CN103594493A (zh) | 2014-02-19 |
Family
ID=50084565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210290641.6A Pending CN103594493A (zh) | 2012-08-15 | 2012-08-15 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594493A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201279B1 (en) * | 1998-10-22 | 2001-03-13 | Infineon Technologies Ag | Semiconductor component having a small forward voltage and high blocking ability |
| US20010013613A1 (en) * | 2000-02-12 | 2001-08-16 | U.S. Philips Corporation | Semiconductor device and a method of fabricating material for a semiconductor device |
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
| CN103383968A (zh) * | 2012-05-06 | 2013-11-06 | 朱江 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
-
2012
- 2012-08-15 CN CN201210290641.6A patent/CN103594493A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201279B1 (en) * | 1998-10-22 | 2001-03-13 | Infineon Technologies Ag | Semiconductor component having a small forward voltage and high blocking ability |
| US6590240B1 (en) * | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
| US20010013613A1 (en) * | 2000-02-12 | 2001-08-16 | U.S. Philips Corporation | Semiconductor device and a method of fabricating material for a semiconductor device |
| CN103383968A (zh) * | 2012-05-06 | 2013-11-06 | 朱江 | 一种界面电荷补偿肖特基半导体装置及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103137689B (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103531617B (zh) | 一种具有沟槽终端结构肖特基器件及其制备方法 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103594494A (zh) | 一种电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN107731933A (zh) | 一种沟槽终端肖特基器件 | |
| CN103579373B (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367433B (zh) | 一种沟槽超级结mos半导体装置及其制造方法 | |
| CN103367437B (zh) | 一种沟槽mos半导体装置及其制造方法 | |
| CN103367434B (zh) | 一种超级结沟槽mos半导体装置 | |
| CN103594514A (zh) | 一种电荷补偿mos半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140219 |
|
| WD01 | Invention patent application deemed withdrawn after publication |