[go: up one dir, main page]

CN103579080B - 在半导体晶圆上制备聚硅氮烷的方法和装置 - Google Patents

在半导体晶圆上制备聚硅氮烷的方法和装置 Download PDF

Info

Publication number
CN103579080B
CN103579080B CN201210549608.0A CN201210549608A CN103579080B CN 103579080 B CN103579080 B CN 103579080B CN 201210549608 A CN201210549608 A CN 201210549608A CN 103579080 B CN103579080 B CN 103579080B
Authority
CN
China
Prior art keywords
silazane
range
polysilazane
heater
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210549608.0A
Other languages
English (en)
Other versions
CN103579080A (zh
Inventor
周友华
李志聪
洪敏皓
连明惠
吴志仁
黄振铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103579080A publication Critical patent/CN103579080A/zh
Application granted granted Critical
Publication of CN103579080B publication Critical patent/CN103579080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种在半导体晶圆上沉积聚硅氮烷的方法。方法包括以下步骤：将硅氮烷设置在半导体晶圆上以及加热硅氮烷以在半导体晶圆上形成聚硅氮烷。本发明还提供了一种在半导体晶圆上制备聚硅氮烷的装置。

Description

在半导体晶圆上制备聚硅氮烷的方法和装置
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及在半导体晶圆上制备聚硅氮烷的方法和装置。
背景技术
根据集成电路设计方面，浅沟槽隔离技术在制造工艺和电隔离方面与局部硅氧化(LOCOS)相比具有多个优点，因此在线宽小于0.25微米的时代之后成为主流技术之一。
通常，浅沟槽隔离(STI)用于将半导体晶圆上的有源区相互分离和隔离。历史上通过蚀刻沟槽、用诸如氧化物的电介质过填充沟槽、然后用诸如化学机械抛光(CMP)或者蚀刻的工艺去除任何多余的电介质以去除位于沟槽外部的电介质来形成这些STI。这种电介质有助于相互电隔离有源区。
由于STI的沟槽的宽度相当狭窄，所以由于聚硅氮烷比氧化物更好的流动性，当前通过在等离子体处理下三甲硅烷基氨(前体)(即，N(SiH3)3)、氧气(即，O2)和氨气(即，NH3)的反应在半导体晶圆上方形成聚硅氮烷，然后，聚硅氮烷转换成氧化物以提供隔离。
然而，在等离子体处理下三甲硅烷基氨、氧气和氨气的反应非常剧烈，因此通常不可以避免在聚硅氮烷中的缺陷的出现，例如空隙。这些缺陷常常导致用于接近纳米级线宽的隔离失败。因此，需要解决上述问题。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于在半导体晶圆上沉积聚硅氮烷的方法，所述方法包括以下步骤：将硅氮烷设置到所述半导体晶圆上；以及加热所述硅氮烷以在所述半导体晶圆上形成所述聚硅氮烷。
在该方法中，所述半导体晶圆包括沟槽结构，并且设置步骤包括用所述硅氮烷充分填充所述沟槽结构以形成浅沟槽隔离结构的子步骤。
在该方法中，设置步骤中的所述硅氮烷溶解在溶剂中以形成硅氮烷溶液；以及在约-30℃至10℃范围内的冷却温度下实施所述设置步骤，并且所述设置步骤包括使用具有多个喷射孔的喷头以通过所述多个喷射孔将所述硅氮烷溶液喷射在所述半导体晶圆上的子步骤。
在该方法中，所述溶剂包括NH3，并且所述冷却温度在大约-10℃至0℃的范围内。
在该方法中，加热步骤包括以下子步骤：在约30℃至100℃范围内的驱逐温度下加热所述硅氮烷以逐出所述溶剂；排放被逐出的溶剂；以及以约200℃至400℃范围内的退火温度以及约10秒至1小时范围内的退火时间对所述硅氮烷进行退火。
在该方法中，所述驱逐温度在约40℃至60℃的范围内；所述退火温度在约250℃至300℃的范围内；以及所述退火时间在约30秒至10分钟的范围内。
该方法进一步包括引入与所述聚硅氮烷发生反应的氧气和水蒸气以在约200℃至400℃范围内的转换温度下将所述聚硅氮烷转换成氧化物的步骤。
在该方法中，所述转换温度在约250℃至350℃的范围内。
该方法进一步包括引入与所述聚硅氮烷发生反应的臭氧以在约200℃至400℃范围内的转换温度下将所述聚硅氮烷转换成氧化物的步骤。
在该方法中，所述转换温度在约250℃至350℃的范围内。
根据本发明的另一方面，提供了一种用于在半导体晶圆上制备聚硅氮烷的装置，所述装置包括：硅氮烷供给器件，用于在所述半导体晶圆上提供硅氮烷；以及聚合加热器，用于加热所述硅氮烷以在所述半导体晶圆上形成所述聚硅氮烷。
在该装置中，所述硅氮烷被溶解在溶剂中以形成通过所述硅氮烷供给器件提供在所述半导体晶圆上的硅氮烷溶液；所述半导体晶圆包括用于形成浅沟槽隔离结构的沟槽结构；以及所述沟槽结构充分填充有所述聚硅氮烷。
在该装置中，所述硅氮烷供给器件包括喷头，所述喷头包括用于将所述硅氮烷溶液喷射在所述半导体晶圆上的多个喷射孔，并且所述溶剂包括NH3。
在该装置中，要被加热的所述半导体晶圆设置在所述聚合加热器上；以约30℃至100℃范围内的驱逐温度通过所述聚合加热器加热所述硅氮烷溶液以逐出所述溶剂；以及在逐出所述溶剂之后，以约200℃至400℃范围内的退火温度以及约10秒至1小时范围内的退火时间通过所述聚合加热器加热所述硅氮烷以在所述半导体晶圆上形成所述聚硅氮烷。
在该装置中，所述驱逐温度在约40℃至60℃的范围内；所述退火温度在约250℃至300℃的范围内；以及所述退火时间在约30秒至10分钟的范围内。
该装置进一步包括：第一腔室，包括内壁，所述硅氮烷供给器件和所述聚合加热器设置在所述第一腔室内部；以及冷却器件，冷却所述内壁以提供在-30℃至10℃范围内的冷却温度下冷却所述硅氮烷溶液的功能。
该装置进一步包括第一泵，用于当所述溶剂蒸发时，使所述第一腔室真空化并排放所述溶剂，其中，所述冷却温度在约-10℃至0℃的范围内。
该装置进一步包括：通道；第二腔室，通过所述通道与所述第一腔室连接，其上具有所述聚硅氮烷的所述半导体晶圆从所述第一腔室通过所述通道被传送至所述第二腔室；反应物供给器件，设置在所述第二腔室内部，用于提供与所述聚硅氮烷发生反应以形成氧化物的反应物；第二泵，与所述第二腔室连接，并用于使所述第二腔室真空化；以及转换加热器，设置在所述第二腔室内部，用于以约200至400℃范围内的转换温度加热所述聚硅氮烷以将所述聚硅氮烷转换成氧化物。
在该装置中，所述反应物包括臭氧或者氧气与水蒸气的组合，所述转换温度在约250至350℃的范围内，并且在所述转换温度下通过所述转换加热器加热的所述聚硅氮烷与所述反应物发生反应并转换成所述氧化物。
根据本发明的又一方面，提供了一种用于在半导体晶圆上沉积聚硅氮烷的方法，所述方法包括以下步骤：将硅氮烷设置在所述半导体晶圆上；以及使所述硅氮烷在所述半导体晶圆上形成所述聚硅氮烷。
附图说明
图1是根据本发明的各种实施例示出用于在半导体晶圆上沉积聚硅氮烷的方法的流程图；
图2是根据本发明的各种实施例示出用于在半导体晶圆上沉积聚硅氮烷的方法的流程图；
图3是根据本发明的各种实施例示出用于在半导体晶圆上制备聚硅氮烷的装置的示意图；
图4是根据本发明的各种实施例示出用于在半导体晶圆上制备聚硅氮烷的装置的示意图；
图5A是根据本发明的各种实施例示出形成浅沟槽隔离(STI)结构的第一工艺中的中间结构的示意图；
图5B是根据本发明的各种实施例示出形成STI结构的第二工艺中的中间结构的示意图；
图5C是根据本发明的各种实施例示出形成STI结构的第三工艺中的中间结构的示意图；以及
图5D是根据本发明的各种实施例示出形成STI结构的第四工艺中的中间结构的示意图。
具体实施方式
将关于具体实施例以及参考某些附图描述本发明，但是本发明不限于此而是仅通过权利要求进行限定。所描述的附图仅仅是示意性的而非限制性的。在附图中，为了说明的目的，可以放大一些元件的尺寸而没有按比例绘制。尺寸和相对尺寸没有必要对应于实践的实际减小。
此外，在说明书和权利要求中的术语第一、第二等是用于区分类似元件，并没有必要以时间排序、空间排序或者任意其他方式描述的序列。应该理解，这样使用的术语在适当的情况下可互换，并且本文中所述的实施例能够以本文中描述或者说明的其他序列工作。
而且，在说明书和权利要求中的术语顶部、底部、上方、下方等是用于描述目的，并没有必要描述空间相对位置。应该理解，这样使用的术语在适当的情况下可互换，并且本文中所述的实施例能够以本文中描述或者说明的其他定向工作。
请参考图1，该附图是根据本发明的各种实施例示出用于在半导体晶圆上方沉积聚硅氮烷的方法的流程图。方法包括以下步骤。首先，硅氮烷设置在半导体晶圆上(步骤11)。其次，加热硅氮烷以在半导体晶圆上形成聚硅氮烷。半导体晶圆可以包括形成浅沟槽隔离(STI)结构的沟槽结构，并且沟槽结构充分填充有聚硅氮烷。在一些实施例中，形成在半导体晶圆上方的聚硅氮烷基本上没有任何空隙，因此解决了先前技术中在等离子体处理下三甲硅烷基氨(TSA)与NH3的发生反应所导致的严重缺陷问题。因此，在一些实施例中的技术可以应用于在具有纳米级线宽的集成电路上制造STI而没有任何不希望得到的空隙或者缺陷。
任选地，设置硅氮烷的步骤中的硅氮烷可以溶解在溶剂中，例如，NH3，形成硅氮烷溶液以提供比单独的硅氮烷更高的流动性(mobility)，因此，位于半导体晶圆上的非常狭窄的纳米级沟槽仍可以充分填充有硅氮烷而没有任何空隙。可以通过使用硅氮烷供给器件(例如，有多个喷射孔的喷头)在约-30℃至10℃的范围内的冷却温度下实施步骤11，以将硅氮烷溶液喷射在半导体晶圆上。在一些实施例中，冷却温度控制在约-10℃至0℃。由于它的沸点在1个大气压下是约-34℃，所以可控冷却温度可以防止NH3蒸发得太快。喷头的流道中的硅氮烷溶液可以保持在高压之下，从而可以提高NH3的沸点以允许NH3在高于标准沸点(-34℃)的温度时保持液体状态，作为硅氮烷的良好溶剂。
步骤12可以任选选地包括以下子步骤：在约30℃至100℃的范围内的驱逐温度下加热硅氮烷溶液以逐出溶剂、排放逐出的溶剂以及在约200℃至400℃的范围内的退火温度下和在约10秒至1小时范围内的退火时间段内对硅氮烷进行退火以在半导体晶圆上方形成聚硅氮烷。在一些实施例中，驱逐温度可以控制在约40℃至60℃的范围内，例如50℃，退火温度可以控制在约250℃至300℃的范围内，而退火时间花费约30秒至10分钟。对于不同晶圆尺寸、集成电路的层结构、沟槽宽度、沟槽深度和/或硅氮烷溶液浓度可以灵活和适当调节以上提及的温度和时间周期。
在半导体晶圆上形成聚硅氮烷之后，可能存在以下进一步的步骤：在约200℃至400℃的范围内的转换温度下引入要与聚硅氮烷发生反应的氧气和水蒸气的混合物以将聚硅氮烷转换成氧化物(例如，主要是SiO2)。由于在以上实施例中，半导体晶圆上的沟槽结构充分填充有聚硅氮烷而没有任何空隙，所以由聚硅氮烷转换的氧化物保持沟槽结构中而没有任何空隙。在一个实施例中，转换温度在约250℃至350℃的范围内。
请参考图2，该附图是根据本发明的各种实施例示出在半导体晶圆上沉积聚硅氮烷的方法的流程图。方法包括以下步骤。首先，硅氮烷被设置在半导体晶圆上(步骤21)。其次，使硅氮烷在半导体晶圆上形成聚硅氮烷(步骤22)。可以通过采用以上实施例中的同样的技术方法(即，加热)或者其他方法(例如引入催化剂以在较低温度下促进硅氮烷聚合)来实施使硅氮烷在半导体晶圆上形成聚硅氮烷的步骤22。类似地，在该实施例中的技术可以成功地在半导体晶圆上的纳米级沟槽结构或者其他微小而复杂的结构中制造没有不期望的空隙的聚硅氮烷层。
请参考图3，该附图是根据本发明的一个实施例示出用于在半导体晶圆上制备聚硅氮烷的装置30的示意图。装置30包含硅氮烷供给器件31和聚合加热器32。硅氮烷供给器件31可以将硅氮烷提供在半导体晶圆上，而聚合加热器32可以加热硅氮烷以在半导体晶圆上形成聚硅氮烷。
在一些实施例中，通过硅氮烷供给器件提供的硅氮烷可以在从约-30℃至10℃的范围内的冷却温度下溶解在溶剂(例如，NH3)中以形成硅氮烷溶液，从而提供比单独的硅氮烷更高的流动性，因此，半导体晶圆上的非常狭窄的纳米级沟槽仍可以充分填充有硅氮烷没有任何空隙。
在一些实施例中，硅氮烷供给器件可以被设计成包括具有多个喷射孔的喷头，在喷射孔用于在约-30℃至10℃的范围内的冷却温度下和在约1个至100个大气压的范围内的高压下将硅氮烷溶液喷射在半导体晶圆上。在一些实施例中，冷却温度控制在约-10℃至0℃。由于NH3的沸点在1个大气压下是约-34℃可控，所以冷却温度可以防止NH3蒸发得太快。高压可以增加NH3的沸点使得NH3在高于标准沸点(-34℃)的温度下仍保持在液体状态作为硅氮烷的良好溶剂。
请参考图4，该附图是根据本发明的另一个实施例示出用于在半导体晶圆上制备聚硅氮烷的装置40的示意图。装置40包含第一腔室41a、通道41c、第二腔室41b、硅氮烷供给器件42a、反应物供给器件42b、聚合加热器43a、转换加热器43b、冷却器件44、第一泵45a和第二泵45b。在一些实施例中，硅氮烷供给器件42a(例如，有多个孔的喷头)和聚合加热器43a位于第一腔室41a内部。
在一些实施例中，硅氮烷可以溶解在适当的溶剂(例如，NH3)中，以形成用于增强它的流动性的硅氮烷溶液。第一泵45a和冷却器件44分别地与第一腔室41a连接，其中，第一泵45a可以用于使第一腔室41a为真空化和排放硅氮烷溶液的溶剂，而冷却器件44可以冷却第一腔室41a的内壁41i的温度，使得可以适当控制第一腔室41a内部的温度并且将溶剂(NH3)冷却到期望温度以防止蒸发得很快。沉积有聚硅氮烷的半导体晶圆47可以置于聚合加热器43a上，因此可以通过来自聚合加热器43a的热加热溶剂NH3蒸发之后的硅氮烷以进行聚合，从而在半导体晶圆47上形成聚硅氮烷。通过在以上实施例中采用在半导体晶圆上制备聚硅氮烷的方法和在一些实施例中使用装置40，半导体晶圆47上的纳米级沟槽结构(例如，浅沟槽隔离(STI)结构)可以充分填充有聚硅氮烷而没有任何不期望的空隙。因此，可以以极高的收益率成功地制造纳米级STI结构。
在半导体晶圆47上形成聚硅氮烷之后，通过使用机械(例如，机械臂(未示出))将半导体晶圆47从第一腔室41a经过通道41c转移到第二腔室41b中。如图4所示，反应物供给器件42b和转换加热器43b位于第二腔室41b内部，其中，通过聚硅氮烷转换成氧化物(即，主要是SiO2)发生转换反应。通常，SiO2在半导体晶圆47上的STI结构中提供比聚硅氮烷更好的隔离功能。
在一些实施例中，通过反应物供给器件42b提供的反应物包括氧和水蒸气。在一些实施例中，臭氧用作反应物。从第一腔室41a转移的半导体晶圆47置于转换加热器43b上，通过转换加热器43b提供的热促进从聚硅氮烷至氧化物的转换反应。在一些实施例中，在控制在约250至350℃的范围内的温度下发生转换反应。第二泵45b连接至第二腔室41b，以用于使第二腔室41b真空化和排放未反应的反应物和气态副产品。
注意到上面的聚合加热器43a和转换加热器43b可以是相同的、类似的或者不同类型的加热器，其中，给出这些加热器的名字仅是了识别的目的，并且可以从各种类型的一般或者特定加热器中单独选择这两个加热器。
类似地，上面的硅氮烷供给器件42a和反应物供给器件42b可以是同样的、类似的或者不同类型的器件，其中，给出这些器件的名字仅是为了识别的目的，硅氮烷供给器件42a的喷射孔的尺寸常常可以被设计成与反应物供给器件42b的喷射孔的尺寸不同或者有时相同。
在一些实施例中，分别在图5A-5D中示出了根据本发明的各种实施例在半导体晶圆上形成浅沟槽隔离(STI)结构的第一工艺、第二工艺、第三工艺和第四工艺中的中间结构。如图5A所示，在通过光刻胶层52的图案化工艺之后，通过蚀刻工艺在半导体晶圆51上形成沟槽50。
如图5B所示，溶解在例如NH3的溶剂中的硅氮烷单体53(或者硅氮烷单体53和低聚物的混合物)被设置在半导体晶圆51上并且充分填充沟槽50。
在约30℃至100℃的范围内的驱逐温度(例如，40℃至60℃)下加热硅氮烷单体53(或者硅氮烷单体53和低聚物的混合物)溶液以逐出溶剂，例如，NH3，可以通过泵排放在腔室中的溶剂。然后，如图5C所示，在约200℃至400℃的范围内的退火温度(例如，250至300℃)下和在在约10秒至1小时的范围内的退火时间段(例如，0.5至10分钟)内对硅氮烷单体53(或者硅氮烷单体53和低聚物的混合物)进行退火，以形成由聚硅氮烷材料形成的聚硅氮烷层54。由于硅氮烷单体53或者硅氮烷低聚物的流动性很高，所以在硅氮烷聚合之后，图5C中的沟槽50可以充分填充有聚硅氮烷而没有任何空隙。
然后，如图5D所示，引入要与聚硅氮烷层54发生反应的反应物(氧气和水蒸气(蒸汽))，以在约200至400℃的范围内的转换温度(例如，250至350℃)下将聚硅氮烷转换成氧化物从而形成氧化物层55。由于氧化物前体(聚硅氮烷)充分填充沟槽50而没有任何空隙，所以沟槽50充分填充有氧化物而没有任何空隙。因此，图5D所示的结构可以提供传统技术不可能达到的高可靠性的良好的绝缘功能，特别地用于先进的纳米级线宽的半导体芯片。此外，可以通过化学机械平坦化(CMP)工艺或者蚀刻工艺进一步处理图5D所示的结构以去除光刻胶层52和与光刻胶层52直接接触的氧化层55的部分，以形成浅沟槽隔离(STI)结构。
实施例
根据本发明的一个方面，提供了用于在半导体晶圆上沉积聚硅氮烷的方法。方法包括以下步骤：将硅氮烷设置在半导体晶圆上；以及加热硅氮烷以在半导体晶圆上形成聚硅氮烷。
根据本发明的另一个方面，提供了用于在半导体晶圆上制备聚硅氮烷的装置。装置包括：硅氮烷供给器件，用于将硅氮烷提供在半导体晶圆上；以及聚合加热器，用于加热硅氮烷以在半导体晶圆上形成聚硅氮烷。
根据本发明的又一个方面，提供了用于在半导体晶圆上沉积聚硅氮烷的方法。方法包括以下步骤：将硅氮烷设置在半导体晶圆上；以及使硅氮烷在半导体晶圆上方形成聚硅氮烷。
虽然根据目前被认为是最实际的和优选的实施例描述了本发明，但是应该理解，本发明不仅限于本发明的实施例。相反，本发明旨在涵盖包括在符合最广义解释的所附权利要求的精神和范围内的各种修改和类似布局以包含所有这样的修改和类似结构。

Claims (18)

1.一种用于在半导体晶圆上沉积聚硅氮烷的方法，所述方法包括以下步骤：
通过硅氮烷供给器件将硅氮烷设置到所述半导体晶圆上；以及
通过聚合加热器加热所述硅氮烷以在所述半导体晶圆上形成所述聚硅氮烷；
所述聚合加热器与所述硅氮烷供给器件间隔设置，并且所述半导体晶圆位于所述聚合加热器和所述硅氮烷供给器件之间；
设置步骤中的所述硅氮烷溶解在溶剂中以形成硅氮烷溶液；以及
在30℃至100℃范围内的驱逐温度下加热所述硅氮烷以逐出所述溶剂；
排放被逐出的溶剂；以及
以200℃至400℃范围内的退火温度以及10秒至1小时范围内的退火时间对所述硅氮烷进行退火。
2.根据权利要求1所述的方法，其中，所述半导体晶圆包括沟槽结构，并且设置步骤包括用所述硅氮烷充分填充所述沟槽结构以形成浅沟槽隔离结构的子步骤。
3.根据权利要求1所述的方法，其中，
在-30℃至10℃范围内的冷却温度下实施所述设置步骤，并且所述设置步骤包括使用具有多个喷射孔的喷头以通过所述多个喷射孔将所述硅氮烷溶液喷射在所述半导体晶圆上的子步骤。
4.根据权利要求3所述的方法，其中，所述溶剂包括NH3，并且所述冷却温度在-10℃至0℃的范围内。
5.根据权利要求1所述的方法，其中：
所述驱逐温度在40℃至60℃的范围内；
所述退火温度在250℃至300℃的范围内；以及
所述退火时间在30秒至10分钟的范围内。
6.根据权利要求1所述的方法，进一步包括引入与所述聚硅氮烷发生反应的氧气和水蒸气以在200℃至400℃范围内的转换温度下将所述聚硅氮烷转换成氧化物的步骤。
7.根据权利要求6所述的方法，其中，所述转换温度在250℃至350℃的范围内。
8.根据权利要求1所述的方法，进一步包括引入与所述聚硅氮烷发生反应的臭氧以在200℃至400℃范围内的转换温度下将所述聚硅氮烷转换成氧化物的步骤。
9.根据权利要求8所述的方法，其中，所述转换温度在250℃至350℃的范围内。
10.一种用于在半导体晶圆上制备聚硅氮烷的装置，所述装置包括：
硅氮烷供给器件，用于在所述半导体晶圆上提供硅氮烷；以及
聚合加热器，用于加热所述硅氮烷以在所述半导体晶圆上形成所述聚硅氮烷；
所述聚合加热器与所述硅氮烷供给器件间隔设置，并且所述半导体晶圆位于所述聚合加热器和所述硅氮烷供给器件之间；
所述硅氮烷被溶解在溶剂中以形成通过所述硅氮烷供给器件提供在所述半导体晶圆上的硅氮烷溶液；
要被加热的所述半导体晶圆设置在所述聚合加热器上；
以30℃至100℃范围内的驱逐温度通过所述聚合加热器加热所述硅氮烷溶液以逐出所述溶剂；以及
在逐出所述溶剂之后，以200℃至400℃范围内的退火温度以及10秒至1小时范围内的退火时间通过所述聚合加热器加热所述硅氮烷以在所述半导体晶圆上形成所述聚硅氮烷。
11.根据权利要求10所述的装置，其中：
所述半导体晶圆包括用于形成浅沟槽隔离结构的沟槽结构；以及
所述沟槽结构充分填充有所述聚硅氮烷。
12.根据权利要求11所述的装置，其中，所述硅氮烷供给器件包括喷头，所述喷头包括用于将所述硅氮烷溶液喷射在所述半导体晶圆上的多个喷射孔，并且所述溶剂包括NH3。
13.根据权利要求10所述的装置，其中：
所述驱逐温度在40℃至60℃的范围内；
所述退火温度在250℃至300℃的范围内；以及
所述退火时间在30秒至10分钟的范围内。
14.根据权利要求11所述的装置，进一步包括：
第一腔室，包括内壁，所述硅氮烷供给器件和所述聚合加热器设置在所述第一腔室内部；以及
冷却器件，冷却所述内壁以提供在-30℃至10℃范围内的冷却温度下冷却所述硅氮烷溶液的功能。
15.根据权利要求14所述的装置，进一步包括第一泵，用于当所述溶剂蒸发时，使所述第一腔室真空化并排放所述溶剂，其中，所述冷却温度在-10℃至0℃的范围内。
16.根据权利要求14所述的装置，进一步包括：
通道；
第二腔室，通过所述通道与所述第一腔室连接，其上具有所述聚硅氮烷的所述半导体晶圆从所述第一腔室通过所述通道被传送至所述第二腔室；
反应物供给器件，设置在所述第二腔室内部，用于提供与所述聚硅氮烷发生反应以形成氧化物的反应物；
第二泵，与所述第二腔室连接，并用于使所述第二腔室真空化；以及转换加热器，设置在所述第二腔室内部，用于以200至400℃范围内的转换温度加热所述聚硅氮烷以将所述聚硅氮烷转换成氧化物。
17.根据权利要求16所述的装置，其中，所述反应物包括臭氧或者氧气与水蒸气的组合，所述转换温度在250至350℃的范围内，并且在所述转换温度下通过所述转换加热器加热的所述聚硅氮烷与所述反应物发生反应并转换成所述氧化物。
18.一种用于在半导体晶圆上沉积聚硅氮烷的方法，所述方法包括以下步骤：
通过硅氮烷供给器件将硅氮烷设置在所述半导体晶圆上；以及
通过聚合加热器使所述硅氮烷在所述半导体晶圆上形成所述聚硅氮烷；
所述聚合加热器与所述硅氮烷供给器件间隔设置，并且所述半导体晶圆位于所述聚合加热器和所述硅氮烷供给器件之间；
设置步骤中的所述硅氮烷溶解在溶剂中以形成硅氮烷溶液；以及
在40℃至60℃范围内的驱逐温度下加热所述硅氮烷以逐出所述溶剂；
排放被逐出的溶剂；以及
以250℃至300℃范围内的退火温度以及10秒至1小时范围内的退火时间对所述硅氮烷进行退火。
CN201210549608.0A 2012-07-25 2012-12-17 在半导体晶圆上制备聚硅氮烷的方法和装置 Active CN103579080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/558,284 US8796105B2 (en) 2012-07-25 2012-07-25 Method and apparatus for preparing polysilazane on a semiconductor wafer
US13/558,284 2012-07-25

Publications (2)

Publication Number Publication Date
CN103579080A CN103579080A (zh) 2014-02-12
CN103579080B true CN103579080B (zh) 2016-08-24

Family

ID=49995287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210549608.0A Active CN103579080B (zh) 2012-07-25 2012-12-17 在半导体晶圆上制备聚硅氮烷的方法和装置

Country Status (3)

Country Link
US (1) US8796105B2 (zh)
KR (1) KR101417356B1 (zh)
CN (1) CN103579080B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244322B (zh) * 2014-06-18 2018-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CA3055079A1 (en) * 2017-04-07 2018-10-11 Toi Labs, Inc. Biomonitoring devices, methods, and systems for use in a bathroom setting
CN107359136B (zh) * 2017-08-09 2018-10-02 睿力集成电路有限公司 隔离沟槽的填充方法、设备及隔离沟槽的填充结构
CN110517984A (zh) * 2019-08-29 2019-11-29 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN116130406B (zh) * 2023-03-14 2023-09-19 华中科技大学 一种基于气动直写工艺的晶圆浅沟道聚合物填充固化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757105A (zh) * 2003-03-05 2006-04-05 Az电子材料（日本）株式会社 形成沟槽隔离结构的方法
CN1986872A (zh) * 2005-12-22 2007-06-27 应用材料有限责任与两合公司 处理底材的机器及方法
CN101319312A (zh) * 2007-06-06 2008-12-10 Asm日本子公司 形成无机硅氮烷基电介质膜的方法
CN101521174A (zh) * 2008-02-25 2009-09-02 株式会社东芝 半导体装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US7888273B1 (en) * 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
KR20090041945A (ko) 2007-10-25 2009-04-29 주식회사 하이닉스반도체 스핀-온 증착 장치 및 이를 이용한 스핀-온 증착 방법
US7651959B2 (en) * 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
KR100955935B1 (ko) 2007-12-21 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20110259089A1 (en) * 2008-07-18 2011-10-27 Waters Technologies Corporation Devices Having An Inert Surface And Methods Of Making Same
KR100914395B1 (ko) 2008-11-05 2009-08-28 금호석유화학 주식회사 폴리실라잔, 그 합성 방법, 반도체 소자 제조용 조성물 및 그 반도체 소자 제조용 조성물을 이용한 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757105A (zh) * 2003-03-05 2006-04-05 Az电子材料（日本）株式会社 形成沟槽隔离结构的方法
CN1986872A (zh) * 2005-12-22 2007-06-27 应用材料有限责任与两合公司 处理底材的机器及方法
CN101319312A (zh) * 2007-06-06 2008-12-10 Asm日本子公司 形成无机硅氮烷基电介质膜的方法
CN101521174A (zh) * 2008-02-25 2009-09-02 株式会社东芝 半导体装置的制造方法

Also Published As

Publication number Publication date
US20140030866A1 (en) 2014-01-30
KR101417356B1 (ko) 2014-07-08
US8796105B2 (en) 2014-08-05
CN103579080A (zh) 2014-02-12
KR20140013877A (ko) 2014-02-05

Similar Documents

Publication Publication Date Title
CN103579080B (zh) 在半导体晶圆上制备聚硅氮烷的方法和装置
TWI539516B (zh) 基板處理方法及基板處理裝置
TWI392012B (zh) 可變更頂部輪廓之整合順序
JP2013522882A5 (zh)
KR102562226B1 (ko) 원자 층 제어를 사용한 막의 등방성 에칭
TW200512876A (en) Formation of low resistance via contacts in interconnect structures
KR20030081169A (ko) 에칭 방법
CN103137468A (zh) 半导体制造装置及半导体制造方法
CN107452671A (zh) 使用电感耦合高密度等离子体进行介电膜的致密化
CN105374862B (zh) 一种半导体器件及其制作方法和电子装置
CN105390418A (zh) 基板液处理装置及基板液处理方法
US5981373A (en) Semiconductor device, method for manufacturing the same, apparatus for manufacturing the same
TW201120995A (en) Semiconductor device and method for manufacturing the same
KR20090130574A (ko) 반도체 제조용 서셉터유닛, 이 서셉터유닛이 구비된 반도체제조장치 및 이 반도체 제조장치를 이용한 실리콘 산화막건식 식각 방법
CN104078399B (zh) 用于SiConi蚀刻的反应腔及方法
Vinegoni et al. Porous silicon microcavities
CN104851834B (zh) 一种半导体器件的制备方法
KR102489501B1 (ko) 반도체 제조 장비용 온도 조절 장치
KR100937945B1 (ko) 반도체 소자의 제조 방법
CN220627739U (zh) 一种用于半导体制程的腔室喷嘴结构
US20130095665A1 (en) Systems and methods for processing substrates
CN102386089A (zh) 制备半导体器件结构的方法
CN101740464B (zh) 在sonos技术中提升自对准孔模块工艺窗口的方法
KR100806042B1 (ko) 반도체 소자 제조장치 및 이를 이용한 반도체 소자제조방법
KR100516134B1 (ko) Ｓｉｍｏｘ ｓｏｉ 웨이퍼 제조용 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant