[go: up one dir, main page]

CN103530177A - 具有多个基本输入系统的计算机设备 - Google Patents

具有多个基本输入系统的计算机设备 Download PDF

Info

Publication number
CN103530177A
CN103530177A CN201310352127.5A CN201310352127A CN103530177A CN 103530177 A CN103530177 A CN 103530177A CN 201310352127 A CN201310352127 A CN 201310352127A CN 103530177 A CN103530177 A CN 103530177A
Authority
CN
China
Prior art keywords
signal
basic input
computer equipment
input
memory storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310352127.5A
Other languages
English (en)
Inventor
陈玉康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANTONG TENGQI E-COMMERCE Co Ltd
Original Assignee
NANTONG TENGQI E-COMMERCE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANTONG TENGQI E-COMMERCE Co Ltd filed Critical NANTONG TENGQI E-COMMERCE Co Ltd
Priority to CN201310352127.5A priority Critical patent/CN103530177A/zh
Publication of CN103530177A publication Critical patent/CN103530177A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明有关一种计算机设备,特别是有关于一种具有多个基本输入系统(BI0s)的计算机设备,能够根据需要而使用对应的BI0S,以避免因为趴0S错误而发生计算机设备死机的危险。本发明主要目的是提供一种具有多个基本输入系统的计算机设备,其内部存储器具有多个BI0S,并可借助一选择装置而选择使用所需的BI0S,以避免仅使用单一BI0S的传统计算机因为仅有的BI0S发生问题而无法操作的缺点。

Description

具有多个基本输入系统的计算机设备
技术领域
  本发明有关一种计算机设备,特别是有关于一种具有多个基本输入系统(BI0s)的计算机设备,能够根据需要而使用对应的BI0S,以避免因为趴0S错误而发生计算机设备死机的危险。
背景技术
  一般的计算机系统中,无论是笔记本计算机或是台式计算机,所使用的BI0S装置均采用闪存(flash memory)的设计。然而其仅具有单一BI0S资料。BI0S资料是计算机系统在开机时所必需的基本程序,若闪存存取失败时,会因为无法正常存取BI0S资料而导致计算机系统无法动作。
  在此状况下,由于计算机系统已经因为BI0S内容错误而无法正常使用,甚至是处于死机的状态中,使用者无法直接从计算机系统将BI0S资料修正成正确的内容。此时若要使计算机系统能够正常操作,必须将计算机拆开,并重新将正确的BI0S资料借助烧录程序重新烧入闪存上,或者将闪存放电以恢复出厂时的基本设定值。无论如何,对于使用者来说都是件相当麻烦的工作,显示目前的传统技术有待改进。
  在第5964873号、发明人为乔依等(Choi et.a1)人的美国专利中,提供了一种更新——只读存储器基本输入输出系统(ROM BI0S)的方法,而在第5835760号、发明人为哈莫等人(Harmer et.a1)的美国专利中,描述了一提供BI0S至计算机主机的方法及装置。然而上述的已知技术皆未揭露有关于具有多个BI0S的计算机设备。
发明内容
  有鉴于此,本发明主要目的是提供一种具有多个基本输入系统的计算机设备,其内部存储器具有多个BI0S,并可借助一选择装置而选择使用所需的BI0S,以避免仅使用单一BI0S的传统计算机因为仅有的BI0S发生问题而无法操作的缺点。
  为实现上述目的,本发明的一种具有多个基本输入系统的计算机设备,适用于根据需要而切换使用多个BI0S,包括:一选择装置,用于提供对应于所述BI0S的一选择信号;一存储装置,耦接至所述选择装置,用于储存所述BI0S资料,并根据所述选择信号而输出对应的BI0S资料;及一中央处理单元,耦接至所述存储装置,用于接收所输出的BI0S资料以供计算机设备使用。
  另外,根据本发明的计算机设备中,若本发明的存储装置具有4组BI0S,所述选择装置包括:第一与非门,用于接收第一输入信号及第二输入信号并输出第一控制信号至所述存储装置;第二与非门,用于接收所述第一输入信号、所述第二输入信号及第三输入信号并输出第一比较信号;第三与非门,用于接收所述第二输入信号、所述第三输入信号及第四输入信号并输出第二比较信号;与门,用于接收所述第一比较信号及第二比较信号,并输出一第二控制信号至所述存储装置。
  借助所述选择装置的结构,即能根据输入的信号而提供四组选择信号以选择其所对应的BI0S资料并输出之。附图说明
    图1是有关于本发明一较佳实施例的电路方块图
    图2是显示芯片AT49F008的外观图,并描述其各脚位编号及功能
    图3是显示输入装置的电路结构图
    图4是显示根据图3所示的选择装置11其输入信号I0—I3,与输出的控制信号关系的真值表
  具体实施方式
    为进一步说明本发明的所述目的、结构特点和效果,以下将结合附图地本发明进行详细的描述。
    参阅图1,图1是有关于本发明一较佳实施例的电路方块图。根据本发明实施例是提供一种具有多个基本输入系统的计算机设备,其内部的存储装置12具有多个BI0S,并可借助一选择装置11而选择使用所需的BI0S。以下是分别描述其各部组件的结构关系。
    选择装置11,用于根据操作需要而提供对应于所需BI0S的选择信号。在本实施例中,选择装置11是采用如图3所示的结构配置。选择装置11的结构包括第一与非门31,用于接收第一输入信号I0及第二输入信号I1,输出第一控制信号CTRLl8至存储装置12;第二与非门32,用于接收所述第一输入信号I0、第二输入信号I1,及第三输入信号I2,并输出第一比较信号;第三与非门33,用于接收第二输入信号I1,、第三输入信号I2:及第四输入信号I3并输出第二比较信号;与门34,用于接收所述第一比较信号及第二比较信号,并输出第二控制信号CTRLl9至存储装置12。在本实施例中,I0—I3,的控制是分别由图3中所示的开关(361—364)所控制,藉以改变第一控制信号CTRLl8及第二控制信号CTRLl9的输出位准。
    存储装置12,耦接至所述选择装置11,用于储存所述BI0S,并根据所述选择信号而输出对应的BI0S资料。在此实施例中,存储装置12为一闪存(flash memory),同时,本实施例是以存储装置12为可储存4组BI0S资料的闪存为例,其芯片编号为AT49F008或AT49F8192,在此是以AT49F008为例。参阅图2,图2是显示芯片AT49F008的外观图,并描述其各脚位编号及功能。其中脚位22为芯片使能信号(CE)(Chip Enable),脚位24为输出使能信号(0E)(0utput Enable),脚位9为写使能信号(WE)(Write Enable)。脚位13及脚位37分别接收CTRLl8及CTRLl9的信号,并根据其输入的信号而决定输出的BI0S,最后经由SDO—SD7输出。
    在图4中,显示根据图3所示的选择装置11其输入信号I0—I3,与输出的控制信号关系的真值表。如图所示,借助控制I0—I3,能够使控制信号(CTRLl8,CTRLl9)为(0,0)、(0,1)、(1,0)、(1,1)等形式,而此四种形式是分别对应于储存于存储装置12的四种BI0S。存储装置12根据所接收的控制信号(CTRLl8,CTRLl9)而由SDO—SD7选择输出对应的BI0S。
    中央处理单元13是通过数据总线耦接至存储装置12,用于接收存储装置12所输出的BI0S资料以供中央处理单元(CPU)或其它计算机设备使用,在此,中央处理单元13同样可通过数据总线与其它外围设备通连。
使用者在操作此计算机设备时,若发现计算机闪存存取BI0S资料失败或是BI0S的内容错误时,通常会造成计算机系统死机的情形。在传统技术中,使用者必须采取繁复的动作才能够使闪存正常存取BI0S资料或将此发生错误的BI0S内容修改为正确的内容,才能够使计算机设备正常操作。
  然而,根据本发明实施例的计算机设备,由于其拥有多个BI0S,因此当其中之一BI0S发生错误时,此时仅需将计算机设备关机,并手动切换选择装置11中的开关以改变输出(CTRLl8,CTRLl9)的控制信号,而存储装置12即可根据所接收的控制信号而输出其它BI0S资料,以使计算机设备得以正常操作。
当然,本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,而并非用作为对本发明的限定,只要在本发明的实质精神范围内,对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (8)

1.一种具有多个基本输入系统的计算机设备,适用于根据需要而切换使用多个基本输入输出系统,其特征在于,包括:一选择装置(11),用于提供对应于各基本输入输出系统的选择信号;一存储装置(12),耦接至选择装置(11),用于储存多个基本输入输出系统,并根据所述选择信号而输出对应的基本输入输出系统;一中央处理单元(13),耦接至所述存储装置(12),用于接收所输出的基本输入输出系统以供计算机设备使用。
2.如权利要求1所述的一种具有多个基本输入系统的计算机设备,其特征在于:所述存储装置(12)储存四个基本输入输出系统资料。
3.如权利要求2所述的一种具有多个基本输入系统的计算机设备,其特征在于,所述选择装置(11)包括:第一与非门(31),用于接收第一输入信号及第二输入信号,并输出第一控制信号至所述存储装置(12);第二与非门(32),用于接收所述第一输入信号、所述第二输入信号及第三输入信号并输出第一比较信号;第三与非门(33),用于接收所述第二输入信号、所述第三输入信号及第四输入信号并输出第二比较信号;与门(34),用于接收所述第一比较信号及第二比较信号,并输出一第二控制信号至所述存储装置(12)。
4.如权利要求3所述的一种具有多个基本输入系统的计算机设备,其特征在于:所述选择装置(11)所接收的第一输入信号、第二输入信号、第三输入信号、第四输入信号是由一开关所控制。
5.如权利要求3所述的一种具有多个基本输入系统的计算机设备,其特征在于:所述的存储装置(12)具有二个输入端,用于分别接收所述第一控制信号及第二控制信号以取得所述选择信号。
6.如权利要求1所述的一种具有多个基本输入系统的计算机设备,其特征在于:所述存储装置(12)为闪存AT49F008。
7.如权利要求1所述的一种具有多个基本输入系统的计算机设备,其特征在于:所述存储装置(12)所输出的基本输入输出系统资料是通过一数据总线传送至所述中央处理单元(13)。
8.如权利要求7所述的一种具有多个基本输入系统的计算机设备,其特征在于:所述数据总线是耦接至其它外围设备。
CN201310352127.5A 2013-08-14 2013-08-14 具有多个基本输入系统的计算机设备 Pending CN103530177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310352127.5A CN103530177A (zh) 2013-08-14 2013-08-14 具有多个基本输入系统的计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310352127.5A CN103530177A (zh) 2013-08-14 2013-08-14 具有多个基本输入系统的计算机设备

Publications (1)

Publication Number Publication Date
CN103530177A true CN103530177A (zh) 2014-01-22

Family

ID=49932215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310352127.5A Pending CN103530177A (zh) 2013-08-14 2013-08-14 具有多个基本输入系统的计算机设备

Country Status (1)

Country Link
CN (1) CN103530177A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452038A (zh) * 2002-04-17 2003-10-29 神基科技股份有限公司 计算机设备
CN1501252A (zh) * 2002-11-19 2004-06-02 英业达股份有限公司 基本输入输出系统自动修复方法及系统
US20080010446A1 (en) * 2006-06-29 2008-01-10 Lg Electronics Inc. Portable apparatus supporting multiple operating systems and supporting method therefor
CN201159889Y (zh) * 2008-03-13 2008-12-03 泰辉电子(深圳)有限公司 开关式多bios选择电路
CN101739261A (zh) * 2008-11-10 2010-06-16 纬创资通股份有限公司 基本输入输出系统的切换系统及其切换方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452038A (zh) * 2002-04-17 2003-10-29 神基科技股份有限公司 计算机设备
CN1501252A (zh) * 2002-11-19 2004-06-02 英业达股份有限公司 基本输入输出系统自动修复方法及系统
US20080010446A1 (en) * 2006-06-29 2008-01-10 Lg Electronics Inc. Portable apparatus supporting multiple operating systems and supporting method therefor
CN201159889Y (zh) * 2008-03-13 2008-12-03 泰辉电子(深圳)有限公司 开关式多bios选择电路
CN101739261A (zh) * 2008-11-10 2010-06-16 纬创资通股份有限公司 基本输入输出系统的切换系统及其切换方法

Similar Documents

Publication Publication Date Title
US9207948B2 (en) Multi-BIOS circuit and switching method between multiple BIOS chips
US9600370B2 (en) Server system
US20250094095A1 (en) Nand raid controller including buffer and method performed by the nand raid controller
US9298371B1 (en) System and method of reducing write cycles and increasing longevity of non-volatile memory in baseboard management controller (BMC)
US8086841B2 (en) BIOS switching system and a method thereof
US11995014B2 (en) Bus exception handling method and apparatus, electronic device and readable storage medium
CN102867158B (zh) 一种切换内存的方法、装置及具有双系统的终端
US20080122659A1 (en) Embedded controller and computer system using the same
US10387361B2 (en) Serial device with configuration mode for changing device behavior
WO2014084836A1 (en) Fault tolerance in a multi-core circuit
US9652259B2 (en) Apparatus and method for managing register information in a processing system
CN118606118A (zh) 服务器的硬盘故障识别系统、方法、装置、服务器及介质
TWI241522B (en) Computer equipment
US20130151886A1 (en) Computing device and method for switching physical links of a sas expander of the computing device
NO175120B (no) Systemlederanordning for databehandlingssystem
CN103530177A (zh) 具有多个基本输入系统的计算机设备
CN103049356A (zh) 计算机设备
CN1196985C (zh) 计算机设备
US10976944B2 (en) Data storage device using general purpose input/output (GPIO) and electronic fuse (eFUSE) circuit for configuration of read only memory (ROM) code
EP2846259B1 (en) Method and apparatus for controlling memory startup
JP5985121B1 (ja) プログラム実行装置及びプログラム実行システム及びプログラム実行方法
TW201729090A (zh) 一種利用基本輸入輸出系統讀取內建於主控板之系統配置表以回報作業系統之方法與應用此方法之架構
TWI747270B (zh) 用來進行組態管理之方法以及資料儲存裝置及其控制器
CN103559060A (zh) 一种计算机系统
WO2017051449A1 (ja) 計算機システム、テスト方法、および転送デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122