[go: up one dir, main page]

CN103503125A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN103503125A
CN103503125A CN201280020983.4A CN201280020983A CN103503125A CN 103503125 A CN103503125 A CN 103503125A CN 201280020983 A CN201280020983 A CN 201280020983A CN 103503125 A CN103503125 A CN 103503125A
Authority
CN
China
Prior art keywords
film
thin
film transistor
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280020983.4A
Other languages
English (en)
Inventor
佐藤荣一
青山俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103503125A publication Critical patent/CN103503125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开的薄膜晶体管具有：在基板(21)上形成的栅电极(22)；以覆盖该栅电极(22)的方式形成的栅绝缘膜(23)；在该栅绝缘膜(23)上形成的氧化物半导体层(24)；在该氧化物半导体层(24)的沟道形成部分形成的蚀刻阻挡膜(25)；和以覆盖氧化物半导体层(24)和蚀刻阻挡膜(25)的端部的方式形成的源电极(26s)及漏电极(26d)。另外，蚀刻阻挡膜(25)由可以使450nm以下的波长的光衰减的绝缘膜材料构成。

Description

薄膜晶体管
技术领域
本发明涉及使用于液晶显示装置或者有机EL显示装置的薄膜晶体管。
背景技术
对于使用于液晶显示装置或者有机EL显示装置的薄膜晶体管，在含有氧化物半导体膜的薄膜晶体管中采用沟道蚀刻阻挡层结构，用以抑制在形成源电极、漏电极时对氧化物半导体造成的损伤。另外，为了防止在形成沟道蚀刻阻挡层时由于还原性气体引起氧化物半导体产生特性变化，如专利文献1所示，使用SiO2薄膜来作为沟道蚀刻阻挡层。
在先技术文献
专利文献
专利文献1：日本特开2010-161227号公报
发明内容
本发明的薄膜晶体管具有：在基板上形成的栅电极；以覆盖该栅电极的方式形成的栅绝缘膜；在该栅绝缘膜上形成的氧化物半导体层；在该氧化物半导体层的沟道形成部分形成的蚀刻阻挡膜；和以覆盖氧化物半导体层及蚀刻阻挡膜的端部的方式形成的源电极及漏电极。蚀刻阻挡膜由可以使450nm以下的波长的光衰减的绝缘膜材料构成。
根据该结构，能够提供抑制了特性变化、具有所希望的晶体管特性的薄膜晶体管。
附图说明
图1是表示一实施方式中的EL显示装置的立体图。
图2是表示一实施方式中的EL显示装置的像素隔堤的示例的立体图。
图3是表示一实施方式中的薄膜晶体管的像素电路的电路构成的电气电路图。
图4是表示一实施方式中的薄膜晶体管的示意剖视图。
图5A是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5B是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5C是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5D是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5E是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5F是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5G是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
图5H是用于说明一实施方式中的薄膜晶体管的制造方法的示意剖视图。
符号说明
10薄膜晶体管 10d漏电极 10g栅电极 10s源电极 11薄膜晶体管 11d漏电极 11g栅电极 11s源电极 21基板 22栅电极23栅绝缘膜 24氧化物半导体层 25蚀刻阻挡膜 26s源电极26d漏电极 27钝化膜
具体实施方式
下面，结合附图对基于本发明一实施方式的薄膜晶体管予以说明。
图1是一实施方式中的EL显示装置的立体图。图2是表示一实施方式中的EL显示装置的像素隔堤的示例的立体图。图3是表示一实施方式中的薄膜晶体管的像素电路的电路构成的图。
如图1～图3所示，EL显示装置自下层开始由薄膜晶体管阵列装置1和发光部的层叠结构构成，其中，薄膜晶体管阵列装置1中配置了多个薄膜晶体管10或者薄膜晶体管11，发光部由作为下部电极的阳极2、由有机材料构成的作为发光层的EL层3、和透明的作为上部电极的阴极4组成。由薄膜晶体管阵列装置1对该发光部进行发光控制。
另外，发光部是在一对电极、即阳极2与阴极4之间配置了EL层3而成的结构。在阳极2与EL层3之间层叠地形成有空穴传输层，在EL层3与透明的阴极4之间层叠地形成有电子传输层。在薄膜晶体管阵列装置1中，多个像素5被配置成矩阵状。
各像素5由各自设置的像素电路6来驱动。另外，薄膜晶体管阵列装置1具有：被配置为行状的多个栅极布线7、以与栅极布线7交叉的方式被配置为列状的多个作为信号布线的源极布线8、和与源极布线8平行地延伸的多个电源布线9(图1中省略)。
栅极布线7在每行与像素电路6各自包含的作为开关元件动作的薄膜晶体管10的栅电极10g连接。源极布线8在每列与像素电路6各自包含的作为开关元件动作的薄膜晶体管10的源电极10s连接。电源布线9在每列与像素电路6各自包含的作为驱动元件动作的薄膜晶体管11的漏电极11d连接。
如图2所示，EL显示装置的各像素5由3色(红色、绿色、蓝色)的子像素5R、5G、5B构成。这些子像素5R、5G、5B在显示面上被排列成多个矩阵状(以下记为“子像素列”)。各子像素5R、5G、5B被隔堤5a相互分离开。隔堤5a形成为：与栅极布线7平行地延伸的突条、和与源极布线8平行地延伸的突条相互交叉。而且，在由该突条所包围的部分(即隔堤5a的开口部)形成有子像素5R、5G、5B。
在薄膜晶体管阵列装置1上的层间绝缘膜上且是在隔堤5a的开口部内，按每个子像素5R、5G、5B形成有阳极2。同样地，在阳极2上且是在隔堤5a的开口部内，按每个子像素5R、5G、5B形成有EL层3。在多个EL层3及隔堤5a上，且以覆盖全部的子像素5R、5G、5B的方式，连续地形成有透明的阴极4。
并且，在薄膜晶体管阵列装置1中，按每个子像素5R、5G、5B形成有像素电路6。而且，各子像素5R、5G、5B与相对应的像素电路6通过后边将阐述的接触孔及中继电极而电连接。另外，除EL层3的发光颜色不同这点之外，子像素5R、5G、5B具有相同的结构。因此，在以后的说明中，将不再区分子像素5R、5G、5B而将其全部记为“像素5”。
如图3所示，像素电路6由作为开关元件动作的薄膜晶体管10、作为驱动元件动作的薄膜晶体管11、存储对应的像素所显示的数据的电容器12构成。
薄膜晶体管10由与栅极布线7连接的栅电极10g、与源极布线8连接的源电极10s、与电容器12及薄膜晶体管11的栅电极11g连接的漏电极10d、和半导体膜(未图示)构成。当向所连接的栅极布线7及源极布线8施加电压时，该薄膜晶体管10将施加到该源极布线8的电压值作为显示数据保存在电容器12。
薄膜晶体管11由与薄膜晶体管10的漏电极10d连接的栅电极11g、与电源布线9及电容器12连接的漏电极11d、与阳极2连接的源电极11s、和半导体膜(未图示)构成。该薄膜晶体管11将与电容器12保持的电压值对应的电流，从电源布线9通过源电极11s提供给阳极2。即，上述构成的EL显示装置采用有源矩阵方式，该有源矩阵方式是对位于栅极布线7与源极布线8的交点的每个像素5进行显示控制的方式。
图4是表示一实施方式中的薄膜晶体管的示意剖视图。
如图4所示，在基板21上形成栅电极22，以覆盖该栅电极22的方式形成有栅绝缘膜23。在栅绝缘膜23上形成有岛状的氧化物半导体层24。在氧化物半导体层24的沟道形成部分，形成有蚀刻阻挡膜25，另外还以覆盖氧化物半导体层24和蚀刻阻挡膜25的端部的方式形成有源电极26s、漏电极26d。由此，构成了薄膜晶体管10或者薄膜晶体管11。
另外，在薄膜晶体管10或者薄膜晶体管11的源电极26s、漏电极26d上，以覆盖源电极26s、漏电极26d的方式形成有钝化膜27，该钝化膜27用于与形成于上层的发光层的电极之间绝缘。另外，尽管没有予以图示，该钝化膜27形成有接触孔，通过该接触孔与上层的发光层的电极电连接。
在此，例如使用玻璃基板作为基板21。另外，在是应用于可挠式显示器的情况下，也可以使用树脂基板。此外，关于栅电极22，例如可以使用Ti、Mo、W、Al、Au等的金属或者ITO(氧化铟锡)等的导电氧化物。另外，关于金属，例如可以使用MoW那样的合金。另外，为了提高膜的密接性，可以使用与氧化物之间的密接性良好的金属、例如夹有Ti、Al或Au等的金属的层叠体作为电极。
另外，作为栅绝缘膜23，例如使用氧化硅膜、氧化铪膜等的氧化物薄膜、氮化硅膜等的氮化膜、氮氧化硅膜的单层膜或层叠膜等。
并且，作为氧化物半导体层24，虽然使用含有In、Zn及Ga的氧化物半导体，但更优选是非晶态。作为氧化物半导体层24的形成方法，可以使用DC溅射法、高频溅射法、等离子CVD法、脉冲激光堆积法、或者喷墨打印法等。膜厚优选为10nm～150nm。在膜厚比10nm薄的情况下，容易产生针孔，而在膜厚比150nm厚的情况下，会发生晶体管特性的截止动作时的漏电流、或亚阈值摆幅值(S值)增大的问题。
作为蚀刻阻挡膜25，使用含有可以使450nm以下的波长的光衰减的倍半硅氧烷、丙烯、硅氧烷的树脂涂敷型的感光性绝缘膜材料。由此，可以构成氧化物半导体层24的沟道部分不被450nm以下的波长的光照射的结构，从而可以形成不发生光传导的使用氧化物半导体的薄膜晶体管10或者薄膜晶体管11。另外，经实验确认，只要是使450nm以下的波长的光的透射率小于等于20％的感光性绝缘材料即可。
另外，与上述栅电极22相同，源电极26s、漏电极26d例如可以使用Ti、Mo、W、Al、Au等的金属或ITO等的导电氧化物。另外，关于金属，例如也可以使用MoW那样的合金。另外，为了提高膜的密接性，可以使用与氧化物之间的密接性良好的金属、例如夹有Ti、Al或Au等的金属的层叠体作为电极。
作为钝化膜27，与蚀刻阻挡膜25相同，使用含有可以使450nm以下的波长的光衰减的倍半硅氧烷、丙烯、硅氧烷的树脂涂敷型的感光性绝缘膜材料。由此，可以构成氧化物半导体层24的沟道部分不被450nm以下的波长的光照射的结构。感光性绝缘材料优选是使450nm以下的波长的光的透射率小于等于20％的感光性绝缘膜材料。此外，通过使用感光性绝缘膜材料，可以使通过照相平版印刷进行钝化膜27的加工成为可能，从而无须使用干式蚀刻法或湿式蚀刻法等的加工工序，因此可以降低成本。另外，钝化膜27也可以是感光性绝缘材料和无机绝缘材料的层叠膜。作为无机绝缘材料，例如使用氧化硅、氧化铝、氧化钛等。另外，成膜时使用CVD法、溅射法、ALD法等。
下面，使用图5A～图5H，对本实施方式中的薄膜晶体管的制造方法予以说明。
首先，如图5A所示，在基板21上将栅电极22加工成所希望的栅极形状，然后以覆盖栅电极22的方式形成栅绝缘膜23。其后，在栅绝缘膜23上形成氧化物半导体层24。
然后，如图5B所示，在氧化物半导体层24上形成抗蚀剂掩模28，使用该抗蚀剂掩模，如图5C所示那样，进行氧化物半导体层24的图案形成。关于氧化物半导体层24的加工，例如使用湿式蚀刻法。在湿式蚀刻法中，使用磷酸、硝酸、醋酸等的酸混合液、草酸、盐酸等。
然后，如图5D所示那样，除去抗蚀剂掩模28。可以通过使用抗蚀剂剥离液的湿式蚀刻处理、或者使用氧等离子体的干式蚀刻処理等来进行抗蚀剂掩模28的除去。
然后，如图5E所示那样，形成蚀刻阻挡膜25。蚀刻阻挡膜25使用感光性的材料，使用照相平版印刷法进行加工。由此，可以在不损伤氧化物半导体层24的情况下形成蚀刻阻挡膜25。
然后，如图5F所示那样，在形成电极层26即源电极26s、漏电极26d之后，形成抗蚀剂掩模29。
然后，如图5G所示那样，使用抗蚀剂掩模29对电极层26进行图案形成，在加工了源电极26s、漏电极26d之后，除去抗蚀剂掩模29。关于源电极26s、漏电极26d的加工，使用湿式蚀刻法。在形成了源电极26s、漏电极26d之后，以150～450℃温度对氧化物半导体层24进行0.5～1200分钟的热处理。通过进行热处理，可以降低与源电极26s、漏电极26d之间的接触电阻值，并且可以使氧化物半导体层24的特性稳定。
然后，如图5H所示那样，形成钝化膜27。如上所述，在钝化膜27形成有接触孔，该接触孔用于形成与源电极26s、漏电极26d之间的电接触以及与栅电极22之间的电接触。由于钝化膜27使用感光性材料，从而可以用照相平版印刷法形成接触孔。
如上所述，本实施方式中的EL显示装置，在氧化物半导体层24上，作为蚀刻阻挡膜25而使用可以使450nm以下的波长的光衰减的树脂涂敷型的感光性绝缘膜材料。这样一来，可以构成氧化物半导体层24的沟道部分不被450nm以下的波长的光照射的结构，从而可以形成不发生光传导的使用氧化物半导体的薄膜晶体管10或者薄膜晶体管11。
根据该结构，可以提供抑制特性变化、具有所希望的晶体管特性的薄膜晶体管。
产业上的可利用性
如上所述的本发明，对于使用氧化物半导体的薄膜晶体管的特性稳定是有用的。

Claims (3)

1.一种薄膜晶体管，其具有：
在基板上形成的栅电极；
以覆盖该栅电极的方式形成的栅绝缘膜；
在该栅绝缘膜上形成的氧化物半导体层；
在该氧化物半导体层的沟道形成部分形成的蚀刻阻挡膜；和
以覆盖所述氧化物半导体层和蚀刻阻挡膜的端部的方式形成的源电极及漏电极，其中，
所述蚀刻阻挡膜由能使450nm以下的波长的光衰减的绝缘膜材料构成。
2.根据权利要求1所述的薄膜晶体管，其中，
在所述源电极及漏电极上还具有覆盖所述源电极及漏电极的钝化膜，
所述钝化膜由能使450nm以下的波长的光衰减的绝缘膜材料构成。
3.根据权利要求1所述的薄膜晶体管，其中，
所述氧化物半导体层由含有In、Zn及Ga的氧化物半导体构成。
CN201280020983.4A 2012-01-20 2012-06-19 薄膜晶体管 Pending CN103503125A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012009864 2012-01-20
JP2012-009864 2012-01-20
PCT/JP2012/003977 WO2013108300A1 (ja) 2012-01-20 2012-06-19 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN103503125A true CN103503125A (zh) 2014-01-08

Family

ID=48798760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280020983.4A Pending CN103503125A (zh) 2012-01-20 2012-06-19 薄膜晶体管

Country Status (5)

Country Link
US (1) US20140014956A1 (zh)
JP (1) JPWO2013108300A1 (zh)
KR (1) KR20130140185A (zh)
CN (1) CN103503125A (zh)
WO (1) WO2013108300A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141944B1 (ko) * 2013-12-17 2020-08-06 엘지디스플레이 주식회사 산화물 박막 트랜지스터 어레이 및 그 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261364A (ja) * 1985-09-12 1987-03-18 Toshiba Corp 薄膜半導体装置の製造方法
JPH02118954U (zh) * 1989-03-10 1990-09-25
JPH0667197A (ja) * 1992-08-18 1994-03-11 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN101944506A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 具有晶体管的显示装置及其制造方法
US20110147740A1 (en) * 2009-12-23 2011-06-23 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same
US20110147769A1 (en) * 2009-12-23 2011-06-23 Jae-Wook Kang Organic light emitting display and manufacturing method thereof
US20110284838A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235351A (ja) * 1998-12-18 2000-08-29 Hitachi Ltd 画像表示装置及びその修正方法並びに修正装置
WO2000059040A1 (fr) * 1999-03-30 2000-10-05 Seiko Epson Corporation Procede de fabrication d'un transistor a couches minces
KR20010088329A (ko) * 2000-03-07 2001-09-26 가네꼬 히사시 액정표시장치 및 그 제조방법
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JPWO2006112223A1 (ja) * 2005-03-31 2008-12-04 株式会社日本触媒 偏光子保護フィルム、偏光板、および画像表示装置
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8619214B2 (en) * 2008-03-31 2013-12-31 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
TWI571684B (zh) * 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
TWI402968B (zh) * 2010-02-10 2013-07-21 Au Optronics Corp 畫素結構及其製造方法以及電子裝置的製造方法
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261364A (ja) * 1985-09-12 1987-03-18 Toshiba Corp 薄膜半導体装置の製造方法
JPH02118954U (zh) * 1989-03-10 1990-09-25
JPH0667197A (ja) * 1992-08-18 1994-03-11 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN101944506A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 具有晶体管的显示装置及其制造方法
US20110147740A1 (en) * 2009-12-23 2011-06-23 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same
US20110147769A1 (en) * 2009-12-23 2011-06-23 Jae-Wook Kang Organic light emitting display and manufacturing method thereof
US20110284838A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Also Published As

Publication number Publication date
JPWO2013108300A1 (ja) 2015-05-11
WO2013108300A1 (ja) 2013-07-25
US20140014956A1 (en) 2014-01-16
KR20130140185A (ko) 2013-12-23

Similar Documents

Publication Publication Date Title
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
TWI629796B (zh) Semiconductor device, display device, and the like
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US10032803B2 (en) Thin film transistor array panel and method for manufacturing the same
CN103389605B (zh) 显示装置
TWI535034B (zh) 畫素結構及其製作方法
CN102652330B (zh) 半导体装置及其制造方法
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
TWI446530B (zh) 顯示裝置及製造其之方法
US9368518B2 (en) Thin film transistor array panel and method for manufacturing the same
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
WO2012073862A1 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
WO2016104253A1 (ja) 半導体装置
JP2015159132A (ja) 薄膜トランジスタ
CN103503125A (zh) 薄膜晶体管
CN103493187A (zh) 薄膜晶体管
JPWO2013108327A1 (ja) 薄膜トランジスタ
CN111599751B (zh) Ltps tft基板的制造方法及ltps tft基板
JPH06130405A (ja) 液晶表示装置の製造方法
JP4238584B2 (ja) 半導体装置の製造方法
WO2020059026A1 (ja) 表示装置、および表示装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150601

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150601

Address after: Tokyo, Japan, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co., Ltd.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140108

WD01 Invention patent application deemed withdrawn after publication