CN103460296A - 电阻性存储器感测方法及装置 - Google Patents
电阻性存储器感测方法及装置 Download PDFInfo
- Publication number
- CN103460296A CN103460296A CN2012800171822A CN201280017182A CN103460296A CN 103460296 A CN103460296 A CN 103460296A CN 2012800171822 A CN2012800171822 A CN 2012800171822A CN 201280017182 A CN201280017182 A CN 201280017182A CN 103460296 A CN103460296 A CN 103460296A
- Authority
- CN
- China
- Prior art keywords
- sensing
- unit
- voltage
- group
- apply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 186
- 230000008569 process Effects 0.000 claims description 114
- 230000004044 response Effects 0.000 claims description 79
- 239000004020 conductor Substances 0.000 claims description 43
- 238000010924 continuous production Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000009434 installation Methods 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001256 tonic effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5631—Concurrent multilevel reading of more than one cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明包含电阻性存储器感测方法及装置。一种此方法包含对耦合到电阻性存储器单元阵列的选定导电线的一群单元执行基于电压的多进程感测操作。所述基于电压的多进程感测操作可包含:在若干对应的多个进程中的每一者期间提供所述群中响应于连续施加到所述选定导电线的若干不同感测电压中的一者而传导至少一阈值电流量的那些单元的指示;及对于所述多个进程中的每一连续进程,停用对应于经确定已与所述多个进程中的先前者相关联地传导了所述阈值电流量的那些单元的数据线。
Description
技术领域
本发明一股来说涉及半导体存储器的领域。更确切来说,在一个或一个以上实施例中,本发明涉及电阻性存储器感测方法及装置。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部电路、半导体电路、集成电路。存在许多不同类型的存储器,包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器、相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM;也称为磁性随机存取存储器)、导电桥接随机存取存储器(CBRAM),以及其它存储器。
利用存储器装置作为用于需要高存储器密度、高可靠性及低电力消耗的大量电子应用的非易失性存储器。非易失性存储器可用于个人计算机、便携式记忆棒、固态驱动器(SSD)、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如,MP3播放器)、电影播放器及其它电子装置,以及其它装置。程序代码及系统数据(例如,基本输入/输出系统(BIOS))通常存储于非易失性存储器装置中。
例如RRAM、PCRAM、MRAM及CBRAM等非易失性电阻性存储器包含具有可变电阻且可展现线性或非线性I-V特性的存储器元件。因而,可通过改变电阻性存储器元件的电阻而对电阻性存储器单元进行编程以存储对应于所要状态的数据。作为一实例,可通过施加预定电流到电阻性存储器元件而将数据写入到电阻性存储器中的选定存储器单元。可根据线性分布或非线性分布来对电阻状态进行编程。作为一实例,单层单元(SLC)可表示两个数据状态(例如,逻辑1或0)中的一者,其可取决于所述单元经编程到高于还是低于特定电平的电阻。各种电阻性存储器单元可经编程到对应于多个数据状态的多个不同电阻电平。此些单元可称为多状态单元、多数字单元及/或多电平单元(MLC),且可表示多个二进制数字(例如,10、01、00、11、111、101、100、1010、1111、0101、0001等)。
耦合到选定字线的电阻性存储器单元的数据状态可通过感测对应于相应单元的位线上的电流来确定。然而,感测(例如,读取)电阻性存储器单元的数据状态的先前方法具有各种缺点。
发明内容
附图说明
图1为根据本发明的一个或一个以上实施例的电阻性存储器单元的阵列的一部分的框图。
图2A说明与根据现有技术的基于电流的电阻性存储器感测方法相关联的图表。
图2B说明根据图2A的现有技术的基于电流的电阻性存储器感测方法而感测的电阻性存储器阵列的一部分的示意图。
图3A说明与根据本发明的一个或一个以上实施例的基于电压的电阻性存储器感测方法相关联的图表。
图3B到图3D说明根据与图3A相关联的基于电压的电阻性存储器感测方法而感测的电阻性存储器阵列的一部分的示意图。
图4为具有可根据本发明的一个或一个以上实施例来操作的至少一电阻性存储器装置的计算系统的功能框图。
具体实施方式
本发明包含电阻性存储器感测方法及装置。一种此方法包含对耦合到电阻性存储器单元阵列的选定导电线的一群单元执行基于电压的多进程(multiple pass)感测操作。基于电压的多进程感测操作可包含:在对应的若干多个进程中的每一者期间提供响应于连续地施加到所述选定导电线的若干不同感测电压中的一者而传导至少一阈值电流量的所述群的那些单元的指示;及对于所述多个进程中的每一连续进程,停用对应于经确定已与所述多个进程中的先前者相关联地传导了阈值电流量的那些单元的数据线。
与先前方法相比,本发明的实施例可提供例如在对耦合到选定导电线(例如,字线)的电阻性存储器单元执行的感测(例如,读取)操作期间减少所述选定导电线上的电流的益处,以及其它益处。举例来说,关于读取操作减少选定字线上的电流可减少选定字线上的电压降,此情形可导致改进的感测准确度及/或可改进(例如,增加)感测窗内的可区别电阻状态的数目。举例来说,实施例还可关于感测操作减少数据线(例如,位线)供应的电流消耗。
本文中的诸图遵循如下编号惯例,其中第一数字对应于图式编号且剩余数字识别图式中的元件或组件。可通过使用类似的数字来识别不同图之间的类似元件或组件。举例来说,115可在图1中指代元件“15”,且在图3A中可将类似元件指代为315等。
图1为根据本发明的一个或一个以上实施例的电阻性存储器单元阵列100的一部分的框图。在图1中所说明的实例中,阵列100为交叉点阵列100,其包含第一数目个导电线105—0、105-1,...,105-N(例如,存取线,其在本文中可称为字线)及第二数目个导电线110-0、110-1,...,110-M(例如,数据线,其在本文中可称为位线)。如所说明,字线105—0、105-1,...,105-N实质上彼此平行且实质上正交于位线110-0、110-1,...,110-M,位线110-0、110-1,...,110-M实质上彼此平行;然而,实施例不受此限制。
阵列100的电阻性存储器单元包含位于字元线105—0、105-1,...,105-N与位线110-0、110-1,...,110-M的交点处的电阻性存储器元件115。因而,电阻性存储器元件115自身在本文中可称为电阻性存储器单元115。在一个或一个以上实施例中,电阻性存储器单元可为两终端装置。在此些实施例中,特定字线105—0、105-1,...,105-N及位线110-0、110-1,...,110-M可充当单元的顶部电极及底部电极。
举例来说,电阻性存储器元件115可包含一或多种电阻可变材料(例如,可编程到多个不同电阻电平的材料,多个不同电阻电平可表示多个不同数据状态)且还可包含其它材料及/或呈“堆叠”形式的结构。作为一实例,电阻性存储器元件115可包含一种电阻可变材料及例如金属-绝缘体-金属(MIM)结构等非欧姆结构。各种电阻性存储器单元可包含耦合到电阻可变元件的选择装置(例如,存取装置),例如晶体管或二极管,其中所述选择装置具有对称或不对称I-V特性。在一些情况下,选择装置还可展现存储器效应(例如,状态保留特性);然而,选择装置的主功能是选择具有主存储器效应的一或多种特定可变电阻性材料。
举例来说,存储器元件115的电阻性可变材料可为晶体或多晶线结构。作为一实例,电阻可变材料可为过渡金属氧化物材料或钙钛矿,钙钛矿包含两种或两种以上金属(例如,过渡金属、碱土金属及/或稀土金属)。实施例不限于与存储器元件115相关联的一或多种特定电阻性可变材料。举例来说,使用捕获电荷来修改或改变导电率的各种材料可用于存储器元件115中。在一个或一个以上实施例中,电阻性可变材料可为由各种掺杂或未掺杂材料形成的硫族化物。可用以形成存储器元件115的电阻性可变材料的其它实例包含二元金属氧化物材料、庞磁阻材料(colossal magnetoresistivematerial)及/或各种基于聚合物的电阻性可变材料,以及其它材料。
电阻性存储器元件115的特定结构可影响与存储器单元相关联的最高电阻电平及最低电阻电平。举例来说,存储器单元的最高电阻电平与最低电阻电平之间的差(例如,电阻窗)可影响可区别的电阻电平的数目及单元的数据状态(例如,单元可经编程到的状态)的对应数目。作为一实例,与存储器元件115的可变电阻材料相关联的最高电阻电平可为约10到100兆欧(Mohm)且最低电阻电平可为约100千欧(Kohm)到1Mohm。实施例不限于特定最高及/或最低电阻电平。
在操作中,可通过经由选定字线105-0、105-1,...,105-N及位线110-0、110-1,...,110-M在电阻性元件115上施加电压(例如,写入电压)而对阵列100的存储器单元进行编程。可调整(例如,改变)在电阻性元件115上的电压脉冲的宽度及/或量值以便将存储器单元115编程到对应于特定数据状态的若干不同电阻电平。
感测(例如,读取)操作可用以通过响应于施加到相应电阻性元件115所耦合到的选定字线105—0、105-1,...,105-N的特定电压而感测(例如)对应于相应电阻性元件115的位线110-0、110-1,...,110-M上的电流来确定电阻性元件115的电阻电平。在一个或一个以上实施例中,可同时感测耦合到选定字线105—0、105-1,...,105-N的一群电阻性存储器单元115。举例来说,选定字线上的对应于一页数据的若干单元115可在感测操作中一起被感测。在一些实施例中,与一页数据相关联的若干单元的一个或一个以上群可个别地作为一群被感测。在一些先前方法中,且如下文结合图2A及图2B进一步描述,一群单元中的每一单元的数据状态可通过施加固定(例如,恒定)电压到对应于所述群的选定字线及感测对应于所述群单元的相应位线中的每一者上的不同电流量来确定。不同电流量可各自对应于电流的特定分布(例如,“区间”),电流的特定分布对应于单元可编程到的若干数据状态中的特定数据状态。以此方式,可实质上同时确定对应于耦合到选定字线105—0、105-1,...,105-N的一群单元115的数据状态。
然而,使用施加到选定字线105—0、105-1,...,105-N的固定电压同时读取一群单元115及同时感测对应位线110—0、110-1,...,110-M的电流可导致在选定字线105—0、105-1,...,105-N上的相对大的电压降。如下文进一步描述,在选定字线105—0、105-1,...,105-N的电压降的量取决于被读取的单元的数据模式。举例来说,根据欧姆定律,在选定字线上的电压降将等于沿对应位线中的每一者的累积电流乘以选定字线的电阻。在选定字线上的相对大的电压降及/或在字线上的可变电压降可具有例如改变(例如,减少)位线上的感测电流的量的缺点(此情形可影响读取操作的准确度及总体数据完整性)以及其它缺点。
图2A说明与根据现有技术的基于电流的电阻性存储器感测方法相关联的图表。图2B说明根据图2A的现有技术感测方法而感测的电阻性存储器阵列的一部分的示意图。
图2A中所示的图表说明若干电阻性存储器单元(例如,结合图1描述的电阻性存储器单元)可被编程到的若干电阻状态221-0(L0)、221—1(L1)、221-2(L2)及221-3(L3)。因而,电阻状态可称为数据状态。电阻状态L0、L1、L2及L3中的每一者表示被编程到在对应于相应状态的电阻的分布(例如,范围)内的电阻电平的单元。电阻状态L0、L1、L2及L3中的每一者表示与存储器单元相关联的数据状态,且因而每一单元可存储多个数字(例如,多个位的数据)。举例来说,每一电阻状态L0、L1、L2及L3可被指派特定逻辑数据值,例如二进制00、01、10、11。实施例不限于针对电阻状态的数目的特定逻辑数据指派。
与电阻性存储器单元相关联的电阻状态L0、L1、L2及L3的数目可取决于例如与单元相关联的可编程电阻窗(例如,单元的最高可编程电阻电平与最低可编程电阻电平之间的差)等各种因素以及其它因素。举例来说,较大电阻窗可允许更多电阻状态及/或可增加相邻电阻状态之间的距离,此情形可改进与在读取操作期间区别各状态相关联的准确度。作为一实例,最高及最低电阻状态(例如,L0及L3)可相隔100倍或1000倍。举例来说,中间状态(例如,此实例中的L1及L2)可均匀地再分最高电阻状态与最低电阻状态之间的电阻范围(例如,以对数尺度)。
图2A中所示的图表还说明由感测电路(例如,感测电路250)用来确定单元的数据状态221-0(L0)、221—1(L1)、221-2(L2)及221-3(L3)(例如,以区别不同状态)的若干读取电流223-1(RC1)、223—2(RC2)及223—3(RC3)。如表231中所说明,在此实例中,读取电流223-1为125毫微安(nA),读取电流223—2为285nA,且读取电流223—3为650nA。如下文结合图2B进一步描述,现有技术的读取操作可包含:施加固定读取电压到耦合到一群单元的选定字线,及基于在对应于相应单元的位线上感测到的电流量来确定所述群的单元中的每一者的状态。在此实例中,将耦合到传导小于RC1(例如,小于125nA)的电流的位线的单元确定为是在状态L0中,将耦合到传导在RC1与RC2之间(例如,在125nA与285nA之间)的电流的位线的单元确定为是在状态L1中,将耦合到传导在RC2与RC3之间(例如,在285nA与650nA之间)的电流的位线的单元确定为是在状态L2中,且将耦合到传导大于RC3(例如,大于650nA)的电流的位线的单元确定为是在状态L3中。
图2B说明电阻性存储器阵列(例如根据结合图2A所描述的现有技术感测方法而感测的阵列100)的一部分的示意图。图2B说明各自耦合到若干相应位线210-0(BL0)、210-1(B L1)、210—2(BL2)、210-3(BL3)、210-4(BL4)及210—5(BL5)中的一者且耦合到选定字线(WL)205的若干电阻性存储器单元215—0、215-1、215—2、215—3、215-4及215—5。尽管图2B中未说明,但除选定字线205外,所述阵列还包含若干字线。额外字线可称为未选定的字线,这是因为所述字线未参与感测操作。在图2B中所说明的实例中,单元215—0具有对应于状态L1的电阻电平,单元215-1具有对应于状态L2的电阻电平,单元215—2具有对应于状态L3的电阻电平,单元215—3具有对应于状态L1的电阻电平,单元215-4具有对应于状态L0的电阻电平,且单元215—5具有对应于状态L3的电阻电平(例如,图2A中所示的状态221-0(L0)到221-3(L3))。
图2B说明同时感测(例如,读取)耦合到选定字线205的若干单元215—0、215-1、215—2、215—3、215-4及215—5的方法。在图2B中所说明的感测操作中,施加固定读取电压224到选定字线205。在此实例中,固定读取电压224为0.5V,且施加0V的参考(例如,接地)电压到位线210-0到210—5,使得在存储器单元215—0到215—5中的每一者上产生电势差(例如,0.5V)。如上文结合图2A所描述,单元215—0到215—5将传导一电流量,所述电流量指示所述单元的经编程电阻状态。感测电路250可用以基于响应于所施加固定感测电压224而由单元215—0到215—5传导的所感测特定电流量来确定单元215—0到215—5的状态。
在图2B中所说明的实例中,感测电路250感测响应于施加到选定字线205的0.5V感测电压224而由单元215—0传导的200nA的电流I0、由单元215-1传导的450nA的电流I1、由单元215—2传导的1微安(μA)的电流I2、由单元215—3传导的200nA的电流I3、由单元215-4传导的80nA的电流I4,及由单元215—5传导的1μA的电流I5。因为80nA感测电流I4小于图2A中所示的125nA读取电流223-1(RC1),所以感测电路250确定单元215-4在状态L0中。类似地,因为200nA感测电流I0及I3在125nA读取电流223-1(RC1)与285nA读取电流223—2(RC2)之间,所以确定单元215—0及215—3在状态L1中。因为450nA感测电流I1是在285nA读取电流223—2(RC2)与650nA读取电流223—3(RC3)之间,所以确定单元215-1在状态L2中。又,因为1μA感测电流I2大于650nA读取电流223—3(RC3),所以确定单元215—2在状态L3中。
以此方式,基于响应于施加到选定字线205的固定感测电压224而由相应单元215—0到215—5传导的不同电流来同时确定所述群单元215—0到215—5的状态。然而,根据结合图2A及图2B所描述的基于电流的方法同时感测所述群单元215—0到215—5可造成在选定字线205上的显著电压降。如上文所提及,在字线205上的电压降取决于与单元215—0到215—5相关联的数据模式且等于字线205的内部电阻乘以位线210-0到210—5上所感测的累积电流。
举例来说,如果单元215-0到215—5中的每一者经编程到状态L3,那么累积电流将为约6μA,且如果所述单元中的每一者经编程到状态L0,那么累积电流将为约480nA。尽管图2B中展示仅六个位线,但电阻性存储器阵列可包含各种数目个位线(例如,64、512、1024、8192等)。因而,在感测操作(例如结合图2A及图2B所描述的感测操作)期间沿选定字线205的累积电流可潜在地为若干毫安。因此,在字线205上的对应电压降可变大,此情形可减少感测操作的准确度及/或可导致与存储器单元相关联的电阻状态的数目减少,以及其它缺点。
图3A说明与根据本发明的一个或一个以上实施例的基于电压的电阻性存储器感测方法相关联的图表。图3A中所示的图表说明若干电阻状态321-0(L0)、321—1(L1)、321-2(L2)及321-3(L3)。类似于图2A中所示的状态221-0到221-3,状态L0、L1、L2及L3表示经编程到在对应于相应状态的电阻的分布(例如,范围)内的电阻电平的单元。因而,每一单元可存储多个位的数据。
图3A中所示的图表还说明结合本文中描述的一个或一个以上感测操作而使用的若干感测(例如,读取)电压325-1(RV1)、325—2(RV2)及325—3(RV3)。如表333中所说明,在此实例中,读取电压325-1为0.12V,读取电压325—2为0.22V,且读取电压325—3为0.35V。特定读取电压RV1、RV2及RV3经选择以区别电阻状态L0、L1、L2及L3。
如下文结合图3B到图3D进一步描述,根据一个或一个以上实施例,基于电压的多进程感测操作可包含:连续地施加若干不同感测电压(例如,RV1、RV2及RV3)到耦合到一群电阻性存储器单元的选定字线;及对于多个感测进程中的每一者,提供响应于施加到所述选定字线的所述感测电压中的相应者而传导至少一阈值电流量的所述群的那些单元的指示。在一个或一个以上实施例中,多个感测进程中的每一连续进程可包含停用对应于经确定已与多个感测进程中的先前者相关联地传导了至少所述阈值电流量的那些单元的位线。停用位线可包含施加停用电压到对应于经确定已与多个感测进程中的先前者相关联地传导了至少所述阈值电流量的单元的那些位线。实施例不受此限制。举例来说,在一个或一个以上实施例中,停用位线可包含保持位线浮动。在此些情况下,例如,当位线充电到字线电压时,位线可被停用(例如,不传导)。
在一个或一个以上实施例中,阈值电流量可在若干多个感测进程内为固定的;然而,实施例不受此限制。举例来说,阈值电流量可在多个感测进程内改变(例如,不同阈值电流量可用于多个感测进程中的一者或一者以上)。
图3B到图3D说明电阻性存储器阵列(例如根据与图3A相关联的基于电压的电阻性存储器感测方法而感测的阵列100)的一部分的示意图。图3B到图3D包含各自耦合到若干相应位线310-0(BL0)、310-1(B L1)、310-2(BL2)、310-3(BL3)、310-4(BL4)及310—5(BL5)中的一者且耦合到选定字线(WL)305的若干电阻性存储器单元315—0、315-1、315—2、315—3、315-4及315—5。尽管图3B到图3D中未说明,但除选定字线305外,所述阵列还可包含若干字线。在图3B到图3D中所说明的实例中,单元315—0具有对应于状态L1的电阻电平,单元315-1具有对应于状态L2的电阻电平,单元315—2具有对应于状态L3的电阻电平,单元315—3具有对应于状态L1的电阻电平,单元315-4具有对应于状态L0的电阻电平,且单元315—5具有对应于状态L3的电阻电平(例如,图3A中所示的状态321-0(L0)到321-3(L3))。
在一个或一个以上实施例中,若干连续的多个感测进程中的每一者可用已与单一感测操作确定一群存储器单元的特定数据状态(例如,(L0)到(L3))。与关于根据本发明的一个或一个以上实施例的基于电压的感测操作确定一群单元中的每一单元的数据状态相关联的感测进程的数目可比所述单元可经编程到的数据状态的数目少一个。即,在一个或一个以上实施例中,如果单元可经编程到X个数据状态,那么与确定所述单元中的每一者的数据状态相关联的感测进程的数目可为X—1。举例来说,在图3A到图3D中所说明的实例中,三个感测进程可用以确定单元经编程到四个数据状态(例如,L0、L1、L2及L3)中的哪一者。第一感测进程可用以确定所述群的经编程到状态L3的那些单元,第二感测进程可用以确定所述群的经编程到状态L2的那些单元,且第三感测进程可用以确定所述群的经编程到状态L1的那些单元。所述群的剩余单元(例如,未经确定为在状态L3、L2或L1中的那些单元)将被确定为经编程到状态L0。因此,与感测操作相关联的多个感测进程导致确定所述群的单元中的每一者的状态。
图3B说明与根据本发明的一个或一个以上实施例的基于电压的感测操作相关联的多个感测进程中的第一感测进程的实例。在此实例中,第一感测进程用以确定经编程到状态L3的那些单元(例如,315—0到315—5)。因而,在图3B中所说明的感测进程中,施加第一读取电压325-1(RV1)到选定字线305。即,施加0.12V的第一读取电压RV1到字线305。施加0V的参考电压到位线310-0到310—5,使得在存储器单元315—0到315—5中的每一者上产生电势差(例如,0.12V)。取决于相应单元315—0到315—5的电阻电平,存储器单元315—0到315—5可或可不响应于所施加读取电压RV1而传导电流。
在一个或一个以上实施例中,感测电路350经配置以确定响应于施加到选定字线305的读取电压而传导电流的那些单元315—0到315—5。感测电路350可经配置以确定单元315—0到315—5是否响应于所施加读取电压(例如,RV1、RV2、RV3)而传导至少一阈值电流量。所述阈值电流量可为约100nA;然而,实施例不限于特定阈值电流量(例如,阈值电流量可小于或大于100nA)。
在一个或一个以上实施例中,感测电路可与若干多个感测进程相关联地提供响应于施加到选定字线305的若干不同读取电压(例如,RV1、RV2、RV3)中的一者而传导至少所述阈值电流量的那些单元315—0到315—5的指示。举例来说,在图3B到图3D中所说明的实例中,感测电路350包含若干感测放大器318—0、318-1、318—2、318—3、318-4及318—5,所述感测放大器对应于相应位线310—0到310—5且经配置以响应于100nA的所感测阈值电流而启动(例如,从逻辑0到逻辑1)。可锁存感测放大器318—0到318—5的逻辑状态(例如,经由图3B到图3D中未展示的数据锁存器)已与图3B中所说明的第一感测进程(P1)提供单元315—0到315—5是否响应于所施加第一读取电压325-1而传导至少阈值电流量(例如,100nA)的指示。因而,对应于感测放大器318—0到318—5且与感测电路350相关联的数据锁存器可锁存数据值集合,所述数据值集合指示对应位线响应于所施加第一感测电压而传导至少阈值电流量的所述群的那些单元;
在图3B中所示的实例中,感测电路350确定单元315—2及315—5响应于所施加第一读取电压325-1(例如,0.12V)而传导至少阈值电流量(例如,100nA)。即,感测放大器318—2响应于沿位线310—2的电流I2而启动且感测放大器318—5响应于沿位线310—5的电流I5而启动。剩余感测放大器(例如,318—0、318-1、318—3及318-4)不响应于所施加第一读取电压325-1而启动。即,存储器单元315—0、315-1、315—3及315-4的电阻电平使得,与第一感测进程相关联地,在存储器单元315—0、315-1、315—3及315-4上的电势差(例如,0.12V)不足以在对应位线310-0、310-1、310—3及310-4上提供阈值电流量。图3B中说明响应于第一感测进程(P1)而与单元315—0到315—5相关联的锁存数据值。
图3C说明与根据本发明的一个或一个以上实施例的基于电压的感测操作相关联的多个感测进程中的第二感测进程。在此实例中,第二感测进程用以确定经编程到状态L2的那些单元(例如,315—0到315—5)。因而,在图3C中所说明的感测进程中,施加第二读取电压325—2(RV2)到选定字线305。即,施加0.22V的第二读取电压RV2到字线305。在一个或一个以上实施例中,施加停用电压到对应于与所述多个进程中的先前者相关联地传导至少阈值电流量的那些单元(例如,315—0到315—5)的位线(例如,310-0到310—5)。如本文中所使用,停用电压指代与一个或一个以上感测进程相关联地施加到位线以抑制位线上的电流的传导(例如,使得耦合到位线的单元不传导阈值电流量,而不管单元的电阻电平如何)的电压。因此,耦合到经停用位线(例如,施加有停用电压的位线)的单元将不响应于所施加读取电压而传导电流。
因而,在图3C中所说明的实例中,施加停用电压335到位线310—2及310—5(例如,对应于经确定以在结合图3B所描述的先前感测进程中传导至少阈值电流量的单元的位线)。在此实例中,停用电压335与关联于第二感测进程的读取电压325—2(0.22V)相同。然而,实施例不受此限制。举例来说,停用电压335可为足以阻止经停用位线310—2及310—5上的传导的各种不同电压(例如,大于RV2的电压,或小于RV2但大的足以阻止经停用位线响应于RV2而传导阈值电流量的电压)。
在此实例中,施加0V的参考电压到未经停用位线310-0、310-1、310—3、310-4,使得在存储器单元315—0、315-1、315—3、315-4中的每一者上产生等于RV2(例如,0.22V)的电势差。取决于相应单元315—0、315-1、315—3、315-4的电阻电平,耦合到未经停用位线310-0、310-1、310—3、310-4的存储器单元可或可不响应于所施加读取电压RV2而传导电流。
如上文所描述,感测电路350经配置以确定响应于所施加读取电压(例如,对于图3C的感测进程为RV2)而传导至少阈值电流量的那些单元315—0到315—5。锁存感测放大器318—0到318—5的逻辑状态已与图3C中所说明的第二感测进程(P2)提供单元315—0到315—5是否响应于所施加第二读取电压325—2(RV2)而传导至少阈值电流量(例如,100nA)的指示。即,对应于感测放大器318—0到318—5的数据锁存器可锁存数据值集合,所述数据值集合指示对应位线响应于所施加第二感测电压而传导至少阈值电流量的所述群的那些单元。感测电路350可包含若干数据锁存器集合(例如,一个集合用于若干多个感测进程中的每一者)以提供对应于若干多个感测进程中的每一者的数据值集合。
在图3C中所示的实例中,感测电路350确定单元315-1响应于所施加第二读取电压325—2(例如,0.22V)而传导至少阈值电流量(例如,100nA)。即,感测放大器318-1响应于沿位线310-1的电流I1而启动。剩余感测放大器(例如,318—0、318—2、318—3、318-4及318—5)不响应于所施加读取电压325—2而启动。即,存储器单元315—0、315—3及315-4的电阻电平使得与第二感测进程相关联的在存储器单元315—0、315—3及315-4上的电势差(例如,0.22V)不足以在对应位线310-0、310—3及310-4上提供至少阈值电流量。又,经确定已响应于先前第一感测进程而传导了阈值电流量的单元(例如,单元315—2及315—5)耦合到经停用位线310—2及310—5,使得所述单元在图3C中所示的随后感测进程期间不传导至少阈值电流量。图3C中说明响应于第二感测进程(P2)与单元315—0到315—5相关联的锁存数据值。
图3D说明与根据本发明的一个或一个以上实施例的基于电压的感测操作相关联的多个感测进程中的第三感测进程。在此实例中,第三感测进程用以确定被编程到状态L1的那些单元(例如,315—0到315—5)。因而,在图3D中所说明的感测进程中,施加第三读取电压325—3(RV3)到选定字线305。即,施加0.35V的第三读取电压RV3到字线305。类似于结合图3C所描述的感测进程,施加停用电压336到对应于与多个感测进程中的先前者相关联地传导至少阈值电流量的那些单元(例如,315—0到315—5)的位线(例如,310—0到310—5)。
在图3D中所说明的实例中,施加停用电压336到位线310-1、310—2及310—5(例如,对应于经确定以在结合图3B及图3C所描述的先前感测进程中传导至少阈值电流量的单元的位线)。在一个或一个以上实施例中,可针对若干多个感测进程中的每一者调整停用电压。举例来说,在图3D的实例中,与第三感测进程相关联的停用电压336(例如,0.35V)大于与图3C中所示的第二感测进程相关联的停用电压335(例如,0.22V)。
类似于先前感测进程,施加0V的参考电压到未经停用位线310-0、310—3及310—4,使得在存储器单元315—0、315—3及315-4中的每一者上产生等于RV3(0.35V)的电势差。取决于相应单元315—0、315—3、315-4的电阻电平,耦合到未经停用位线310—0、310—3、310-4的存储器单元可或可不响应于所施加读取电压RV3而传导电流。
感测电路350经配置以确定响应于所施加读取电压(例如,对于图3D的感测进程为RV3)而传导至少阈值电流量的那些单元315—0到315—5。锁存感测放大器318—0到318—5的逻辑状态已与图3D中说明的第三感测进程(P3)提供单元315—0到315—5是否响应于所施加第三读取电压325—3(RV3)而传导至少阈值电流量(例如,100nA)的指示。在此实例中,对应于感测放大器318—0到318—5的数据锁存器集合锁存数据值集合,所述数据值集合指示对应位线响应于所施加第三读取电压RV3而传导至少阈值电流量的所述群的那些单元。
在图3D中所示的实例中,感测电路350确定单元315—0及315—3响应于所施加第三读取电压325—3(例如,0.35V)而传导至少阈值电流量(例如,100nA)。即,感测放大器318—0响应于沿位线310-0的电流I0而启动,且感测放大器318—3响应于沿位线310—3的电流I3而启动。剩余感测放大器(例如,318-1、318—2、318-4及318—5)不响应于所施加读取电压325—3而启动。即,存储器单元315-4的电阻电平使得,与第三感测进程相关联地,在存储器单元315-4上的电势差(例如,0.35V)不足以在对应位线310-4上提供阈值电流量。又,经确定已响应于先前感测进程而传导了至少阈值电流量的单元(例如,单元315-1、315—2及315—5)耦合到经停用位线310-1、310-2及310-5,使得所述单元在图3D中所示的随后感测进程期间不传导至少阈值电流量。图3D中说明响应于第三感测进程(P3)而与单元315—0到315—5相关联的锁存数据值。
对应于结合图3A到图3D所描述的多进程基于电压的感测操作的第一、第二及第三感测进程(P1、P2及P3)的锁存数据值集合可指示单元315—0到315—5中的每一者的经编程数据状态。在一个或一个以上实施例中,且在图3D中所说明的实例中,对应于连续的第一感测进程(P1)、第二感测进程(P2)及第三感测进程(P3)的三个锁存数据值集合可提供单元(例如,315—0到315—5)中的每一者的数据状态(例如,L0、L1、L2及L3)的解码值。举例来说,在此实例中,“000”指示状态L0,“100”指示状态L1,“010”指示状态L2,且“001”指示状态L3。数据状态的解码值可为温度计码以及其它解码值。
因而,在图3D中所说明的实例中,对应于单元315—0的三个锁存数据值为“100”(例如,对应于感测进程P3的锁存值1,对应于感测进程P2的锁存值0,及对应于感测进程P1的锁存值0)。类似地,对应于单元315-1的三个锁存数据值为“010”(L2),对应于单元315—2的三个锁存数据值为“001”(L3),对应于单元315—3的三个锁存数据值为“100”(L1),对应于单元315-4的三个锁存数据值为“000”(L0),且对应于单元315—5的三个锁存数据值为“001”(L3)。
本发明的实施例不限于图3A到图3D中所说明的实例。举例来说,感测电路350可包含熔丝电路而非感测放大器及/或数据锁存器以指示存储器单元的感测数据状态,或除感测放大器及/或数据锁存器外还可包含熔丝电路以指示存储器单元的感测数据状态。又,实施例不限于关于感测数据状态使用特定类型的码(例如,温度计码)。
在一个或一个以上实施例中,可与感测操作相关联地重复若干多个感测进程中的一者或一者以上。举例来说,可在执行若干多个感测进程中的随后进程之前重复若干连续的多个进程中的一者或一者以上。作为一实例,可在执行结合图3C所描述的第二感测进程之前重复结合图3B所描述的第一感测进程。因为由传导单元的累积电流引起的在选定字线上的电压降可减少所述字线上的其它单元所传导的电流量,故重复所述感测进程中的一者或一者以上可改进感测操作的准确度以及其它益处。举例来说,在一些情况下,在感测进程期间选定字线上的电压降可足以影响对应于特定单元的感测放大器是否启动。作为一实例,在特定进程期间选定字线上的电压降可足够大,使得经编程到特定状态(例如,L1)的单元在所述感测进程期间传导小于阈值电流量(例如,与100nA相比,90nA),使得单元的状态被错读。
然而,因为对应于在所述感测进程期间确实传导至少阈值电流量的那些单元的位线随后被停用,所以在重复同一感测进程的情况下,耦合到经停用位线的单元将不会促成在选定字线上的电压降。在一些情况下,在选定字线上的电压降减少的量可为充分的,使得在重复所述感测进程的情况下,在所述感测进程期间传导小于阈值电流量的电流量(例如,90nA)的单元传导至少阈值电流量(例如,100nA)。因而,重复多个感测进程中的一者或一者以上可提供益处(例如提供粗略/精细感测方案)。举例来说,具有较低电阻电平的单元可在特定感测进程期间传导至少阈值电流量,且除非重复所述特定感测进程,否则对应于同一数据状态但具有较高电阻电平的单元可不传导至少阈值电流量。
尽管图3A及图3B中所说明的实施例包含感测多电平单元(MLC),但实施例不限于MLC或每单元特定数目个可存储数据状态。举例来说,在一个或一个以上实施例中,单元315—0到315—5可为单层单元(例如,SLC表示)。在一个或一个以上实施例中,可对单元执行如上文所描述的多个感测进程。在一些此类实施例中,针对若干感测进程中的每一者,可施加同一读取电压到选定字线。停用对应于在先前感测进程期间传导至少阈值电流量的单元的那些位线可减少在使用同一读取电压的随后感测进程期间在字线上的电压降。
图4为具有可根据本发明的一个或一个以上实施例来操作的至少一存储器装置402的计算系统401(例如,存储器系统)的功能框图。计算系统401包含耦合到存储器装置402的存储器存取装置403(例如,处理器、存储器控制器等)。根据本发明的一个或一个以上实施例,存储器装置402为非易失性电阻性存储器装置(例如,RRAM装置)。
存储器装置402包含存储器阵列400。阵列400可为电阻性存储器单元阵列(例如图1中所示的阵列100)。存储器装置402及存储器存取装置403可实施为分离的集成电路,或存储器存取装置403及存储器装置402可并入于同一集成电路、芯片或封装中。存储器存取装置403可为离散装置(例如,微处理器)或实施于固件中的某其它类型的处理电路,例如专用集成电路(ASIC)。
I/O连接462及控制连接472提供在存取装置403与存储器装置402之间的通信接口。图4的实施例包含地址电路440以锁存经由I/O连接462经由I/O电路460提供的地址信号。通过行解码器444及列解码器446接收及解码地址信号以存取存储器阵列400。
存储器装置402包含可感测存储于(例如,经编程到)根据本文中所描述的一个或一个以上实施例的存储器阵列400中的数据的感测电路450(例如,图3B到图3D中所示的感测电路350)。包含I/O电路460以用于经由I/O连接462与存储器存取装置403的双向数据传输。包含程序电路455以将数据编程(例如,写入)到存储器阵列400。
存储器装置402包含可解码来自存储器存取装置403的通过控制连接472提供的信号的控制器470。此些信号可包含芯片信号、写入启用信号及地址锁存信号(以及其它信号),所述信号用以控制存储器装置402及存储器阵列400的操作,包含数据感测(例如,读取)及数据编程(例如,写入)以及其它操作。
举例来说,控制器470可为状态机、定序器或某其它类型的控制电路。所属领域的一股技术人员将了解,可提供额外的电路及控制信号,且为易于说明,已减少图4的存储器装置的细节。
结论
本发明包含电阻性存储器感测方法及装置。一种此方法包含对耦合到电阻性存储器单元阵列的选定导电线的一群单元执行基于电压的多进程感测操作。基于电压的多进程感测操作可包含:在对应的若干多个进程中的每一者期间提供响应于连续地施加到所述选定导电线的若干不同感测电压中的一者而传导至少一阈值电流量的所述群的那些单元的指示;及对于所述多个进程中的每一连续进程,停用对应于经确定已与所述多个进程中的先前者相关联地传导了所述阈值电流量的那些单元的数据线。
在本发明的详细描述中,参看附图,附图形成本发明的一部分,且附图中通过说明来展示可如何实践本发明的一个或一个以上实施例。以充分的细节描述此些实施例以使所属领域的一股技术人员能够实践本发明的实施例,且应了解,在不脱离本发明的范围的情况下,可使用其它实施例且做出处理程序、电气及/或结构改变。
如本文中所使用,特别是关于图式中的参考数字的指定符“N”及“M”指示本发明的一个或一个以上实施例可包含若干如此指定的特定特征。如将了解,可添加、交换及/或消除本文中在各个实施例中所示的元件,以便提供本发明的若干额外实施例。另外,如将了解,图中提供的元件的比例及相对尺度意欲说明本发明的实施例,且不应以限制性意义来理解。
如本文中所使用,术语“及/或”包含相关联的列出项中的一者或一者以上的任何及所有组合。
本文中使用的术语仅为达成描述特定实施例的目的,且并不意欲限制本发明。如本文中所使用,除非上下文另有清楚指示,否则单数形式“一”及“所述”意欲也包含复数形式。应进一步理解,术语“包括”在用于本说明书中时规定所陈述的特征、整体、步骤、操作、元件及/或组件的存在,但不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件及/或其群组的存在或添加。
尽管本文中已说明并描述了特定实施例,但所属领域的一股技术人员将了解,可用经计算以达成相同结果的布置来代替所展示的特定实施例。本发明意欲涵盖本发明的一个或一个以上实施例的调适或变化。应理解,已以说明的方式而非以约束的方式来作出以上描述。当回顾以上描述时,以上实施例的组合及本文中未具体描述的其它实施例将为所属领域的技术人员所显而易见的。本发明的所述一个或一个以上实施例的范围包含使用以上结构及方法的其它应用。因此,应参考所附权利要求书连同此权利要求书所拥有的完整范围的等效物来确定本发明的一个或一个以上实施例的范围。
在前述详细描述中,为达成使本发明流畅的目的而在单一实施例中将一些特征集合在一起。发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确叙述的特征多的特征的意图。实情为,如以下权利要求书所反映,本发明的标的物在于比单一所揭示实施例的所有特征少的特征。因此,以下权利要求书借此并入到详细描述中,其中每一权利要求独立地作为独立实施例。
Claims (44)
1.一种用于电阻性存储器感测的方法,其包括:
对耦合到电阻性存储器单元阵列的选定导电线的一群单元执行基于电压的多进程感测操作,所述基于电压的多进程感测操作包含:
在对应的若干所述多个进程中的每一者期间提供所述群中响应于连续地施加到所述选定导电线的若干不同感测电压中的一者而传导至少一阈值电流量的那些单元的指示;及
对于所述多个进程中的每一连续进程,停用对应于经确定已与所述多个进程中的先前者相关联地传导了所述阈值电流量的那些单元的数据线。
2.根据权利要求1所述的方法,其包含与所述对应的若干多个进程中的每一者相关联地锁存对应于所述群的所述单元中的每一者的数据值。
3.根据权利要求1所述的方法,其中停用数据线包含施加停用电压到对应于经确定已与所述多个进程中的先前者相关联地传导了所述阈值电流量的那些单元的数据线。
4.根据权利要求3所述的方法,其包含针对所述连续的多个进程中的每一者调整所述停用电压。
5.根据权利要求1到4中任一权利要求所述的方法,其包含对各自被编程到若干不同状态中的一者的一群多电平单元执行所述基于电压的多进程感测操作,其中所述若干不同状态中的每一者对应于所述多电平单元的不同相应电阻电平。
6.根据权利要求1到4中任一权利要求所述的方法,其包含:
响应于施加到所述选定导电线的第一感测电压而锁存与所述群相关联的第一数据值集合,所述第一数据值集合指示所述群中其对应数据线响应于所述所施加第一感测电压而传导至少所述阈值电流量的那些单元;及
随后与所述对应的若干所述多个进程相关联地响应于连续施加到所述选定导电线的对应的若干感测电压而锁存与所述群相关联的若干数据值集合,所述若干随后锁存的数据值集合各自指示所述群中其对应数据线响应于所述若干相应连续施加的对应感测电压中的一者而传导至少所述阈值电流量的那些单元。
7.根据权利要求1到4中任一权利要求所述的方法,其中所述基于电压的多进程感测操作包含重复所述对应的若干所述多个进程中的至少一者。
8.一种用于电阻性存储器感测的方法,其包括:
施加第一感测电压到第一导电线,所述第一导电线耦合到各自倍编程到若干数据状态中的一者的一群电阻性存储器单元;
确定所述群中响应于所述所施加第一感测电压而传导至少一阈值电流量的单元;
随后确定所述群中响应于施加到所述第一导电线的第二感测电压而传导至少所述阈值电流量的单元;
随后确定所述群中响应于施加到所述第一导电线的第三感测电压而传导至少所述阈值电流量的单元;及
对于所述群的所述单元中的每一者,基于所述单元传导至少所述阈值电流量所针对的所述第一、所述第二及所述第三所施加感测电压中的特定者确定所述若干数据状态中对应于所述单元的相应数据状态。
9.根据权利要求8所述的方法,其包含在所述第二感测电压被施加到所述第一导电线的同时停用所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元。
10.根据权利要求9所述的方法,其中停用所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元包含施加第一停用电压到耦合到所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元的第二导电线。
11.根据权利要求10所述的方法,其中施加所述第一停用电压到耦合到所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元的所述第二导电线包含施加具有至少与所述第一感测电压一样大的量值的第一停用电压。
12.根据权利要求9所述的方法,其包含在所述第三感测电压被施加到所述第一导电线的同时停用所述群中响应于所述所施加第二感测电压而传导至少所述阈值电流量的所述单元。
13.根据权利要求8到12中任一权利要求所述的方法,其包含在所述第三感测电压被施加到所述第一导电线的同时停用所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元。
14.根据权利要求13所述的方法,其中:
停用所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元包含施加第一停用电压到耦合到所述群中响应于所述所施加第一感测电压而传导至少所述阈值电流量的所述单元的第二导电线;且
在所述第三感测电压被施加到所述第一导电线的同时停用所述群中响应于所述所施加第二感测电压而传导至少所述阈值电流量的所述单元包含施加第二停用电压到耦合到所述群中响应于所述所施加第二感测电压而传导至少所述阈值电流量的所述单元的第二导电线。
15.一种感测电阻性存储器单元的方法,所述方法包括:
连续地施加若干不同感测电压到一群电阻性存储器单元;及
对于所述感测电压中的每一者,确定所述群的所述单元中的任一者是否响应于所述感测电压中的所述相应者而传导至少一阈值电流量。
16.根据权利要求15所述的方法,其进一步包括:对于所述感测电压中的每一者,施加停用电压到所述群中经确定已与所述感测电压中的先前施加者相关联地传导了至少所述阈值电流量的那些单元。
17.根据权利要求16所述的方法,其中连续地施加若干不同感测电压到一群电阻性存储器单元包括连续地施加所述若干不同感测电压到耦合到所述群存储器单元的存取线,且其中施加停用电压到所述群中经确定已传导至少所述阈值电流量的那些单元包括施加停用电压到若干数据线,其中所述若干数据线中的每一者耦合到经确定已与所述感测电压中的先前施加者相关联地传导了至少所述阈值电流量的所述单元中的相应者。
18.根据权利要求16所述的方法,其中所述停用电压与所述感测电压中的先前施加者相同。
19.根据权利要求16所述的方法,其进一步包括:对于所述感测电压中的每一者,施加参考电压到所述群中除经确定已与所述感测电压中的先前施加者相关联地传导了至少所述阈值电流量的所述单元以外的所述群中的单元。
20.根据权利要求19所述的方法,其中所述参考电压包括接地电压。
21.根据权利要求16所述的方法,其进一步包括针对施加到所述群的所述若干不同感测电压中的每一者调整所述停用电压。
22.根据权利要求15到21中任一权利要求所述的方法,其进一步包括:对于所述感测电压中的每一者,提供所述群中经确定已传导至少所述阈值电流量的那些单元的相应指示。
23.根据权利要求15到21中任一权利要求所述的方法,其中连续施加若干不同感测电压包括:
施加第一感测电压到所述群单元;
施加第二感测电压到所述群单元;及
施加第三感测电压到所述群单元。
24.根据权利要求15到21中任一权利要求所述的方法,其中连续施加若干不同感测电压包括:
施加第一感测电压到所述群单元;
施加第二感测电压到所述群单元;及
施加所述第一感测电压及所述第二感测电压中的至少一者到群单元一次以上。
25.根据权利要求15到21中任一权利要求所述的方法,其中连续施加若干不同感测电压包括:
施加第一感测电压到所述群单元;
再次施加所述第一感测电压到所述群单元;
施加第二感测电压到所述群单元;
再次施加所述第二感测电压到所述群单元;
施加第三感测电压到所述群单元;及
再次施加所述第三感测电压到所述群单元。
26.一种用于电阻性存储器感测的方法,其包括:
施加第一感测电压到第一导电线,所述第一导电线耦合到各自被编程到若干数据状态中的一者的一群电阻性存储器单元;
确定所述群中响应于所述所施加第一感测电压而传导至少一阈值电流量的单元;
随后确定所述群中响应于施加到所述第一导电线的第二感测电压而传导至少所述阈值电流量的单元;
其中在多个感测进程中施加所述第一感测电压及所述第二感测电压中的至少一者到所述第一导电线;及
对于所述群的所述单元中的每一者,基于所述单元传导至少所述阈值电流量所针对的所述第一及所述第二所施加感测电压中的特定者而确定所述若干数据状态中对应于所述单元的相应数据状态。
27.一种用于电阻性存储器感测的方法,其包括:
对耦合到电阻性存储器单元阵列的选定导电线的一群电阻性存储器单元执行基于电压的多进程感测操作,所述基于电压的多进程感测操作包含:
与第一感测进程相关联地提供所述群中响应于施加到所述选定导电线的感测电压而传导至少一阈值电流量的那些单元的指示;
随后与一个或一个以上随后感测进程相关联地重新施加所述相同的感测电压到所述选定导电线且提供所述群中响应于所述重新施加的相同感测电压而传导至少所述阈值电流量的那些单元的指示;及
对于所述多个进程中的所述一个或一个以上随后进程中的每一者,停用对应于经确定已与所述多个进程中的先前者相关联地传导了所述阈值电流量的那些单元的数据线。
28.一种电阻性存储器装置,其包括:
一群电阻性存储器单元;及
控制器,所述控制器经配置以控制:
若干不同感测电压到所述群电阻性存储器单元的连续施加;及
对于所述感测电压中的每一者,所述群的所述单元中的任一者是否响应于所述感测电压中的所述相应者而传导至少一阈值电流量的确定。
29.一种电阻性存储器装置,其包括:
电阻性存储器单元阵列;及
控制器,所述控制器耦合到所述阵列且经配置以:
对耦合到所述阵列的选定导电线的一群单元执行基于电压的多进程感测操作,所述基于电压的多进程感测操作包含:
在对应的若干多个感测进程中的每一者期间提供所述群中响应于施加到所述选定导电线的若干不同感测电压中的一者而传导至少一阈值电流量的那些单元的指示;且
其中,对于所述多个感测进程中的每一连续进程,施加停用电压到对应于经确定已响应于所述多个感测进程中的先前者而传导了至少所述阈值电流量的那些单元的数据线。
30.根据权利要求29所述的电阻性存储器装置,其中施加到对应于经确定已响应于所述多个进程中的先前者而传导了至少所述阈值电流量的那些单元的数据线的所述停用电压针对所述多个进程中的每一者是不同的。
31.根据权利要求29所述的电阻性存储器装置,其中所述控制器经配置以确定响应于所述基于电压的多进程感测操作的所述群单元中的每一单元的数据状态。
32.根据权利要求29所述的电阻性存储器装置,其中所述群单元中的每一单元可被编程到各自与特定电阻电平相关联的若干不同数据状态。
33.根据权利要求29到32中任一权利要求所述的电阻性存储器装置,其中所述若干不同感测电压的量值针对所述多个进程中的所述连续进程中的每一者而增加。
34.根据权利要求29到32中任一权利要求所述的电阻性存储器装置,其中所述阵列为交叉点阵列。
35.根据权利要求29到32中任一权利要求所述的电阻性存储器装置,其包含若干数据锁存器,所述数据锁存器耦合到所述阵列的所述数据线中的每一者且经配置以:在所述对应的若干所述多个进程中的每一者期间提供所述群中响应于施加到所述选定导电线的所述若干不同感测电压中的一者而传导至少所述阈值电流量的那些单元的所述指示。
36.根据权利要求29到32中任一权利要求所述的电阻性存储器装置,其中所述电阻性存储器单元为两终端存储器单元,所述存储器单元各自具有耦合到所述选定导电线的第一终端及耦合到所述阵列的若干数据线中的一者的第二终端。
37.一种电阻性存储器装置,其包括:
电阻性存储器单元阵列;及
感测电路,所述感测电路耦合到所述阵列,且与对耦合到所述阵列的选定导电线的一群单元所执行以确定所述群的每一单元的数据状态的感测操作相关联地经配置以:
响应于施加到所述选定导电线的第一感测电压而锁存与所述群相关联的第一数据值集合,所述第一数据值集合指示所述群中其对应数据线响应于所述所施加第一感测电压而传导至少一阈值电流量的那些单元;且
响应于连续施加到所述选定导电线的对应的若干感测电压而随后锁存与所述群相关联的若干数据值集合,所述若干随后锁存的数据值集合各自指示所述群中其对应数据线响应于所述若干相应连续施加的对应感测电压中的一者而传导至少所述阈值电流量的那些单元。
38.根据权利要求37所述的电阻性存储器装置,其中所述感测电路经配置以:与对应的若干连续施加的感测电压相关联地,停用耦合到经确定以响应于所述先前施加的感测电压中的一者而传导至少所述阈值电流量的那些单元的所述数据线。
39.根据权利要求38所述的电阻性存储器装置,其中所述感测电路经配置以通过施加停用电压到所述相应数据线而停用耦合到经确定以响应于所述先前施加的感测电压中的一者而传导至少所述阈值电流量的那些单元的所述数据线。
40.根据权利要求39所述的电阻性存储器装置,其中针对每一连续施加的感测电压而调整施加到所述相应数据线的所述停用电压,所述相应数据线耦合到经确定以响应于所述先前所施加的感测电压中的一者而传导至少所述阈值电流量的那些单元。
41.根据权利要求40所述的电阻性存储器装置,其中所述感测电路经配置以增加施加到所述相应数据线的所述停用电压,所述相应数据线耦合到经确定以响应于所述先前所施加的感测电压中的一者而传导至少所述阈值电流量的那些单元。
42.根据权利要求37到41中任一权利要求所述的电阻性存储器装置,其中所述群的每一单元可编程到N个状态,且其中与对所述群执行的所述感测操作相关联地施加到所述选定导电线的感测电压的数目等于N减去一(N—1)。
43.根据权利要求37到41中任一权利要求所述的电阻性存储器装置,其中连续施加到所述选定导电线的感测电压的所述对应数目至少为二。
44.一种电阻性存储器装置,其包括:
电阻性存储器单元阵列;及
控制器,所述控制器耦合到所述阵列且经配置以对耦合到所述阵列的选定导电线的一群电阻性存储器单元执行基于电压的多进程感测操作,所述基于电压的多进程感测操作包含:
与第一感测进程相关联地提供所述群中响应于施加到所述选定导电线的感测电压而传导至少一阈值电流量的那些单元的指示;
随后与一个或一个以上随后感测进程相关联地重新施加所述相同感测电压到所述选定导电线且提供所述群中响应于所述重新施加的相同感测电压而传导至少所述阈值电流量的那些单元的指示;及
对于所述多个进程中的所述一个或一个以上随后进程中的每一者,停用对应于经确定已与所述多个进程中的先前者相关联地传导了所述阈值电流量的那些单元的数据线。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/035,193 US8482955B2 (en) | 2011-02-25 | 2011-02-25 | Resistive memory sensing methods and devices |
US13/035,193 | 2011-02-25 | ||
PCT/US2012/026329 WO2012116186A2 (en) | 2011-02-25 | 2012-02-23 | Resistive memory sensing methods and devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103460296A true CN103460296A (zh) | 2013-12-18 |
CN103460296B CN103460296B (zh) | 2016-05-11 |
Family
ID=46718901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280017182.2A Active CN103460296B (zh) | 2011-02-25 | 2012-02-23 | 电阻性存储器感测方法及装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8482955B2 (zh) |
EP (1) | EP2678864B1 (zh) |
JP (1) | JP5801421B2 (zh) |
KR (1) | KR101622817B1 (zh) |
CN (1) | CN103460296B (zh) |
TW (1) | TWI490856B (zh) |
WO (1) | WO2012116186A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533862A (zh) * | 2015-08-07 | 2018-01-02 | 慧与发展有限责任合伙企业 | 用于计算矩阵乘法的交叉阵列 |
CN110021314A (zh) * | 2017-12-11 | 2019-07-16 | 美光科技公司 | 用于执行存储器操作的设备和操作存储器装置的方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8411485B2 (en) | 2010-06-14 | 2013-04-02 | Crossbar, Inc. | Non-volatile variable capacitive device including resistive memory cell |
US9013911B2 (en) | 2011-06-23 | 2015-04-21 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US8315079B2 (en) | 2010-10-07 | 2012-11-20 | Crossbar, Inc. | Circuit for concurrent read operation and method therefor |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8482955B2 (en) * | 2011-02-25 | 2013-07-09 | Micron Technology, Inc. | Resistive memory sensing methods and devices |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9058865B1 (en) * | 2011-06-30 | 2015-06-16 | Crossbar, Inc. | Multi-level cell operation in silver/amorphous silicon RRAM |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US9001552B1 (en) | 2012-06-22 | 2015-04-07 | Crossbar, Inc. | Programming a RRAM method and apparatus |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US8885428B2 (en) * | 2013-02-22 | 2014-11-11 | Sandisk 3D Llc | Smart read scheme for memory array sensing |
US10157669B2 (en) | 2013-04-02 | 2018-12-18 | Micron Technology, Inc. | Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit |
US9047944B2 (en) * | 2013-04-24 | 2015-06-02 | Micron Technology, Inc. | Resistance variable memory sensing |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
KR102285785B1 (ko) | 2015-06-02 | 2021-08-04 | 삼성전자 주식회사 | 저항성 메모리 장치 및 상기 저항성 메모리 장치를 포함하는 메모리 시스템 |
US9922719B2 (en) * | 2015-06-07 | 2018-03-20 | Sandisk Technologies Llc | Multi-VT sensing method by varying bit line voltage |
US10332004B2 (en) * | 2015-07-13 | 2019-06-25 | Denso Corporation | Memristive neuromorphic circuit and method for training the memristive neuromorphic circuit |
KR102446713B1 (ko) * | 2016-02-15 | 2022-09-27 | 에스케이하이닉스 주식회사 | 전자 장치 |
US10354728B2 (en) | 2017-06-28 | 2019-07-16 | Sandisk Technologies Llc | Write verification and resistive state determination based on cell turn-on characteristics for resistive random access memory |
US10573362B2 (en) | 2017-08-29 | 2020-02-25 | Micron Technology, Inc. | Decode circuitry coupled to a memory array |
US10256402B1 (en) | 2017-09-25 | 2019-04-09 | Sandisk Technologies Llc | ReRAM read state verification based on cell turn-on characteristics |
US11335402B2 (en) * | 2018-12-19 | 2022-05-17 | Micron Technology, Inc. | Systems and techniques for accessing multiple memory cells concurrently |
US11682471B2 (en) * | 2020-05-28 | 2023-06-20 | International Business Machines Corporation | Dual damascene crossbar array for disabling a defective resistive switching device in the array |
US11587919B2 (en) | 2020-07-17 | 2023-02-21 | Micron Technology, Inc. | Microelectronic devices, related electronic systems, and methods of forming microelectronic devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080025072A1 (en) * | 2006-07-28 | 2008-01-31 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device |
CN101194322A (zh) * | 2005-04-05 | 2008-06-04 | 桑迪士克股份有限公司 | 对非易失性存储器的读取操作期间的耦合的补偿 |
CN101512663A (zh) * | 2006-07-31 | 2009-08-19 | 桑迪士克3D公司 | 用于读取多级无源元件存储器单元阵列的方法及设备 |
JP2009545836A (ja) * | 2006-07-31 | 2009-12-24 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー | マルチレベル受動素子メモリセルアレイを読出す方法および機器 |
CN101908374A (zh) * | 2008-12-29 | 2010-12-08 | 恒忆公司 | 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备 |
WO2011004448A1 (ja) * | 2009-07-06 | 2011-01-13 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501697B1 (en) | 2001-10-11 | 2002-12-31 | Hewlett-Packard Company | High density memory sense amplifier |
US6831854B2 (en) | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
US6870755B2 (en) | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
TW589753B (en) | 2003-06-03 | 2004-06-01 | Winbond Electronics Corp | Resistance random access memory and method for fabricating the same |
JP4153901B2 (ja) * | 2004-06-15 | 2008-09-24 | シャープ株式会社 | 半導体記憶装置 |
JP4189395B2 (ja) * | 2004-07-28 | 2008-12-03 | シャープ株式会社 | 不揮発性半導体記憶装置及び読み出し方法 |
TWI431761B (zh) * | 2005-02-10 | 2014-03-21 | Renesas Electronics Corp | 半導體積體電路裝置 |
US7236389B2 (en) | 2005-11-17 | 2007-06-26 | Sharp Laboratories Of America, Inc. | Cross-point RRAM memory array having low bit line crosstalk |
US7447094B2 (en) | 2005-12-29 | 2008-11-04 | Sandisk Corporation | Method for power-saving multi-pass sensing in non-volatile memory |
KR100773400B1 (ko) * | 2006-10-26 | 2007-11-05 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치 |
KR100801082B1 (ko) | 2006-11-29 | 2008-02-05 | 삼성전자주식회사 | 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치 |
KR101367659B1 (ko) | 2007-07-12 | 2014-02-25 | 삼성전자주식회사 | 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법 |
US7778065B2 (en) | 2008-02-29 | 2010-08-17 | International Business Machines Corporation | Method and apparatus for implementing concurrent multiple level sensing operation for resistive memory devices |
KR20090096294A (ko) | 2008-03-07 | 2009-09-10 | 삼성전자주식회사 | 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치 |
US7787282B2 (en) | 2008-03-21 | 2010-08-31 | Micron Technology, Inc. | Sensing resistance variable memory |
US7881100B2 (en) | 2008-04-08 | 2011-02-01 | Micron Technology, Inc. | State machine sensing of memory cells |
US7936625B2 (en) | 2009-03-24 | 2011-05-03 | Seagate Technology Llc | Pipeline sensing using voltage storage elements to read non-volatile memory cells |
US8279650B2 (en) * | 2009-04-20 | 2012-10-02 | Sandisk 3D Llc | Memory system with data line switching scheme |
US7830708B1 (en) | 2009-04-22 | 2010-11-09 | Seagate Technology Llc | Compensating for variations in memory cell programmed state distributions |
KR101097435B1 (ko) * | 2009-06-15 | 2011-12-23 | 주식회사 하이닉스반도체 | 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법 |
US8482955B2 (en) * | 2011-02-25 | 2013-07-09 | Micron Technology, Inc. | Resistive memory sensing methods and devices |
-
2011
- 2011-02-25 US US13/035,193 patent/US8482955B2/en active Active
-
2012
- 2012-02-23 WO PCT/US2012/026329 patent/WO2012116186A2/en active Application Filing
- 2012-02-23 EP EP12749593.5A patent/EP2678864B1/en active Active
- 2012-02-23 KR KR1020137024398A patent/KR101622817B1/ko active Active
- 2012-02-23 JP JP2013555561A patent/JP5801421B2/ja active Active
- 2012-02-23 CN CN201280017182.2A patent/CN103460296B/zh active Active
- 2012-02-24 TW TW101106299A patent/TWI490856B/zh active
-
2013
- 2013-07-09 US US13/938,052 patent/US9779806B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101194322A (zh) * | 2005-04-05 | 2008-06-04 | 桑迪士克股份有限公司 | 对非易失性存储器的读取操作期间的耦合的补偿 |
US20080025072A1 (en) * | 2006-07-28 | 2008-01-31 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device |
JP2008034033A (ja) * | 2006-07-28 | 2008-02-14 | Sharp Corp | 不揮発性半導体記憶装置 |
CN101512663A (zh) * | 2006-07-31 | 2009-08-19 | 桑迪士克3D公司 | 用于读取多级无源元件存储器单元阵列的方法及设备 |
JP2009545836A (ja) * | 2006-07-31 | 2009-12-24 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー | マルチレベル受動素子メモリセルアレイを読出す方法および機器 |
CN101908374A (zh) * | 2008-12-29 | 2010-12-08 | 恒忆公司 | 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备 |
WO2011004448A1 (ja) * | 2009-07-06 | 2011-01-13 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533862A (zh) * | 2015-08-07 | 2018-01-02 | 慧与发展有限责任合伙企业 | 用于计算矩阵乘法的交叉阵列 |
CN107533862B (zh) * | 2015-08-07 | 2021-04-13 | 慧与发展有限责任合伙企业 | 交叉阵列、图像处理器及计算设备 |
CN110021314A (zh) * | 2017-12-11 | 2019-07-16 | 美光科技公司 | 用于执行存储器操作的设备和操作存储器装置的方法 |
CN110021314B (zh) * | 2017-12-11 | 2020-09-01 | 美光科技公司 | 用于执行存储器操作的设备和操作存储器装置的方法 |
US11119556B2 (en) | 2017-12-11 | 2021-09-14 | Micron Technology, Inc. | Apparatuses and methods for indicating an operation type associated with a power management event |
US11669139B2 (en) | 2017-12-11 | 2023-06-06 | Micron Technology, Inc. | Apparatuses and methods for indicating an entrance of a power management event |
Also Published As
Publication number | Publication date |
---|---|
JP5801421B2 (ja) | 2015-10-28 |
EP2678864B1 (en) | 2019-08-07 |
CN103460296B (zh) | 2016-05-11 |
JP2014506710A (ja) | 2014-03-17 |
KR101622817B1 (ko) | 2016-05-19 |
WO2012116186A2 (en) | 2012-08-30 |
US9779806B2 (en) | 2017-10-03 |
TW201248628A (en) | 2012-12-01 |
EP2678864A4 (en) | 2017-03-22 |
US20130294148A1 (en) | 2013-11-07 |
US8482955B2 (en) | 2013-07-09 |
US20120218807A1 (en) | 2012-08-30 |
EP2678864A2 (en) | 2014-01-01 |
KR20130128458A (ko) | 2013-11-26 |
TWI490856B (zh) | 2015-07-01 |
WO2012116186A3 (en) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103460296B (zh) | 电阻性存储器感测方法及装置 | |
US8958233B2 (en) | Stabilization of resistive memory | |
US11869588B2 (en) | Three-state programming of memory cells | |
CN102568582A (zh) | 可变电阻器件、包括可变电阻器件的半导体器件及操作方法 | |
US11081178B2 (en) | Memory, information processing system, and method of controlling memory | |
CN103632732A (zh) | 存储器控制设备、非易失性存储器及存储器控制方法 | |
CN111316360A (zh) | 存储器装置上的可选修整设置 | |
US11404130B1 (en) | Evaluation of background leakage to select write voltage in memory devices | |
US11024375B2 (en) | Semiconductor storage device and control method of semiconductor storage device with detecting levels of a multi-ary signal | |
KR20140113100A (ko) | 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및 | |
US9911491B2 (en) | Determining a resistance state of a cell in a crossbar memory array | |
JP6457792B2 (ja) | 半導体記憶装置 | |
KR20120073086A (ko) | 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 | |
CN103247329B (zh) | 电阻式存储器 | |
KR20240162425A (ko) | 복수 회 프로그래밍 가능 메모리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |