[go: up one dir, main page]

CN103426854A - 一种基于柔性基板封装的散热结构及其制作工艺 - Google Patents

一种基于柔性基板封装的散热结构及其制作工艺 Download PDF

Info

Publication number
CN103426854A
CN103426854A CN201210163031XA CN201210163031A CN103426854A CN 103426854 A CN103426854 A CN 103426854A CN 201210163031X A CN201210163031X A CN 201210163031XA CN 201210163031 A CN201210163031 A CN 201210163031A CN 103426854 A CN103426854 A CN 103426854A
Authority
CN
China
Prior art keywords
board
flexible base
radiator
components
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210163031XA
Other languages
English (en)
Inventor
李君�
郭学平
周静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210163031XA priority Critical patent/CN103426854A/zh
Publication of CN103426854A publication Critical patent/CN103426854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种基于柔性基板封装的散热结构及其制作工艺。所述散热结构包括柔性基板；所述柔性基板包覆在元器件上，所述柔性基板和元器件之间填充有灌封胶，所述柔性基板与散热器通过粘合剂固定，形成带有散热器的柔性基板；所述带有散热器的柔性基板外表面设有多个封装引脚，所述封装引脚和柔性基板之间具有电连接，所述柔性基板通过封装引脚和印制电路板之间进行互连。本发明提供的基于柔性基板封装的散热结构，所使用的制造工艺基本成熟，有利于封装系统的小型化，且充分将柔性基板与散热器结合实现小尺寸封装的高效散热。

Description

一种基于柔性基板封装的散热结构及其制作工艺
技术领域
本发明涉及一种基于柔性基板封装的散热结构及其制作工艺，尤其涉及一种用于单芯片封装和系统级封装（SiP）的散热结构及其制作工艺，属于微电子封装技术领域。
背景技术
电子产品小型化、多功能、环保型等多方面的需求下，新型异质集成技术系统级封装（System-in-Package，SiP）成为微电子新型技术的典型代表之一。除了以CPU为代表的高性能、高功耗单芯片封装之外，为满足系统化、小型化需求，越来越多的芯片集成到尺寸很小的封装内，系统封装内部的热积累问题不容忽视。因此，系统小型化下的散热问题一直是封装设计的关键技术之一。
目前针对芯片或系统模块散热的主要采用导热孔、散热片以及传导性能很好的热界面材料（TIM）将系统封装内部产生的热量传导至外部大系统，结合对流、辐射两种散热方式降低封装系统内部的热积累，保证芯片正常工作。Intersil corporation的Nirmal K.Sharma在“Package for integratedcircuit with thermal vias and method thereof”（US006861283B2）硬质基板中添加导热孔进行散热。Free scale Semiconductor的Chee Seng Foong等人在“Heat spreader for semiconductor package”（US 20080067645A1），ChipPAC的Taekeun Lee等人在“Plastic ball grid array package withintegral heatsink”（US20070176289A1）等专利的研究都集中在将散热片埋入到塑封（molding compound）中，散热片近距离甚至直接接触裸芯片，降低热阻，提高散热效率。采用TIM材料包围芯片与散热器连接的散热方法，如Via Technologies的Chi-hsing Hsu在“Chip Package and ManufacturingMethod thereof”（US 20080093733A1）中有详细阐述。为了达到更好的散热效果，一些研究把微流道制备到封装体内部的硅基或铜基内，采用水冷、液冷技术达到封装体散热目的。
以系统级封装为代表的新型封装技术中，一些新型材料和技术的应用为小型化带来契机，成为系统或模块小型化的有效实现方式之一。柔性基板与传统硬质基板相比更具柔韧性、薄膜性，散热性较优的特点，而且保留了硬质基板绝缘性、较高强度等特点。针对柔性基板的研究主要集中在三维堆叠实现封装小型化上，基于柔性基板封装的散热结构目前并不太多。US006121676A利用柔性基板的实现三维封装，三维封装结构中的外部金属框除了起到固定封装外形之外，也起到了一定散热的作用，但金属外框与基板接触面积较少，散热效果有限。
基于上述对散热技术和柔性基板的探讨，针对柔性基板封装中的散热问题作为本发明的研究方向。
发明内容
本发明为满足对小型化和高灵敏度模块或系统的需求越来越高，针对模块小型化后的散热问题，本发明提供了一种基于柔性基板封装的散热结构及其制作工艺。
本发明解决上述技术问题的技术方案如下：一种基于柔性基板封装的散热结构包括柔性基板；所述柔性基板包覆在元器件上，所述柔性基板和元器件之间填充有灌封胶，所述柔性基板与散热器通过粘合剂固定，形成带有散热器的柔性基板；所述带有散热器的柔性基板外表面设有多个封装引脚，所述封装引脚和柔性基板之间具有电连接，所述柔性基板通过封装引脚和印制电路板之间进行互连。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，当所述元器件为裸芯片时，所述裸芯片和柔性基板之间采用倒装焊的形式进行互连，所述裸芯片通过多个倒装焊凸点固定在柔性基板上，所述倒装焊凸点的周围填充有底部填充胶；或者所述裸芯片和柔性基板之间采用引线键合的形式进行互连，所述裸芯片通过粘结剂固定在柔性基板上，所述裸芯片通过引线键合线和柔性基板之间实现电连接；
当所述元器件为无源元件或者封装后的芯片时，所述无源元件或者封装后的芯片采用表面贴装的形式与柔性基板互连。
进一步，所述带有散热器的柔性基板包覆元器件的方式为单层包覆，该单层包覆结构是通过将至少一个元器件设置于柔性基板上，再将柔性基板折叠后使柔性基板将元器件包覆在内而形成的。
进一步，所述带有散热器的柔性基板包覆元器件的方式为多层包覆，该多层包覆结构是通过将多个元器件设置于柔性基板上，再将柔性基板折叠多次后使柔性基板形成多层结构并将元器件包覆在内而形成。
进一步，所述多层包覆结构中每层结构内设有至少一个元器件，当设有多个元器件时，多个元器件上下堆叠在一起后设置于柔性基板上，或者多个元器件左右平铺依次设置在柔性基板上，所述元器件及柔性基板之间填充有灌封胶。
进一步，所述柔性基板和元器件之间设有散热片，并用粘合剂固定粘结。
进一步，所述散热器包括带有翅片的散热器、铜基散热器、铝基散热器或异形散热片。
进一步，当所述散热器为带有翅片的散热器、铜基散热器或铝基散热器时所述散热器通过粘合剂固定在柔性基板的顶部、侧面、四周或底部；
当所述散热器是异形散热片时，所述散热器的主片固定在柔性基板的顶部、侧面、四周或底部，所述散热器的支片嵌入在多层包覆的柔性基板内部。
进一步，当所述散热器或散热器的主片固定在柔性基板的顶部、侧面或四周时，所述封装引脚采用球栅阵列焊脚固定在所述柔性基板上；
当所述散热器或散热器的主片固定在柔性基板的底部时，所述封装引脚采用的是在散热器内开通孔制作的散热器内部引脚。
本发明还提供一种解决上述技术问题的技术方案如下：一种基于柔性基板封装的散热结构的制作工艺包括以下步骤：
步骤一：加工柔性基板，并在柔性基板上制作电路和添加导热孔；
步骤二：将柔性基板包覆在元器件上，并将元器件和柔性基板之间进行互连；
当所述元器件为裸芯片时，且所述裸芯片采用引线键合的方法互连时，通过粘结剂将裸芯片贴合于柔性基板上，并引线键合工艺将裸芯片和柔性基板的互连，引线材料包括有金、铜、铝、银等金属丝；
当所述元器件为裸芯片时，且所述裸芯片采用倒装焊的方法互连时，将芯片凸点与柔性基板固定，并填入底部填充胶保护芯片凸点，根据不同的3D多层包覆结构，裸芯片可固定在柔性基板的同侧或两侧；
当所述元器件为无源元件或者封装好的芯片时，且所述无源元件或者封装好的芯片采用表面贴装的方式与柔性基板互连时，将无源元件或者封装好的芯片固定在柔性基板上。
步骤三：将柔性基板折叠，使柔性基板包覆元器件，并将异形散热片/散热器的部分嵌入折叠后的多层柔性基板之间，并用导热性能较好的粘合剂固定粘结，然后将灌封胶填充于柔性基板和元器件之间，起到固定柔性基板成型和保护元器件的作用；
步骤四：将散热器通过粘合剂与柔性基板粘接，粘合剂起到热传导和固定成形的作用；
步骤五：将所述散热器或散热器的主片置于整个封装结构的顶部、侧面或四周时，使用植球的方法将球栅阵列焊球封装引脚固定在柔性基板上；将所述散热器或散热器的主片置于整个封装结构底部时，首先将散热器位于互连引脚部位制备尺寸较大的孔或槽，再将开孔、槽后的散热器与柔性基板之间填充粘合剂固定粘结，并对散热器的开孔或开槽内进行填充后形成散热器内部的封装引脚。
本发明的有益效果是：
1、本发明提供的基于柔性基板封装的散热结构，充分将柔性基性与散热器结合实现小尺寸封装的有效散热；
2、本发明提供的基于柔性基板封装的散热结构，散热结构中的元器件可以是任意封装和放置方式；
3、本发明提供的基于柔性基板封装的散热结构，使用的柔性基板的可靠性和机械性能都较好，可弯曲，实现三维封装；
4、本发明提供的基于柔性基板封装的散热结构，使用的散热器可以置于整个封装体的任意部位；
5、本发明提供的基于柔性基板封装的散热结构，所使用的制造工艺基本成熟，有利于封装系统的小型化。
附图说明
图1为本发明第一实施例的基于柔性基板封装的散热结构的剖面图；
图2为本发明第二实施例的基于柔性基板封装的散热结构的剖面图；
图3为本发明第三实施例的基于柔性基板封装的散热结构的剖面图；
图4为本发明第四实施例的基于柔性基板封装的散热结构的剖面图；
图5为本发明第五实施例的基于柔性基板封装的散热结构的剖面图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
下面对本发明基于柔性基板封装的单层散热结构对进一步详细的描述。
第一实施例
图1是本发明第一实施例的基于柔性基板封装的散热结构的剖面图。如图1所示，裸芯片101、102上下堆叠，通过键合线104采用引线键合的方式键合在柔性基板106上。将柔性基板106延长部分折叠包裹裸芯片101、102，并用塑封胶等灌封胶105填充于折叠后的柔性基板106与裸芯片101、102之间，起到固定柔性基板成形和保护裸芯片及键合线的作用。将带有翅片的散热器103与柔性基板106通过导热性能良好的粘合剂固定，形成带有散热结构的柔性基板。柔性基板106通过封装引脚107与印刷电路板实现电连接。
第二实施例
图2是本发明第二实施例的基于柔性基板封装的散热结构的剖面图。如图2所示，裸芯片201、202通过凸点208采用倒装焊的方式分别键合在柔性基板206的两侧。将柔性基板206折叠包裹裸芯片201、202，并将散热片209置于裸芯片201与柔性基板206之间，增加散热效果。将塑封胶等灌封胶用于205填充折叠后的柔性基板206与裸芯片201、202，起到固定柔性基板成形和保护裸芯片的作用。为了进一步增加散热效果，将高导热率的散热片209通过导热胶粘结到裸芯片201的上面，散热片209可以将芯片产生的热量更直接导到散热器203的一面，带有翅片的散热器203与柔性基板206通过导热性能良好的粘合剂固定，形成带有散热结构的柔性基板。柔性基板206通过封装引脚207与印刷电路板实现电连接。
第三实施例
图3是本发明第三实施例的基于柔性基板封装的散热结构的剖面图。如图3所示，裸芯片301、302通过凸点308采用倒装焊的方式分别键合在柔性基板306的两侧。将柔性基板306折叠包裹裸芯片301、302，并用塑封胶等灌封胶305填充于折叠后的柔性基板306与裸芯片301、302之间，起到固定柔性基板成形和保护裸芯片的作用。将带有微流道312的铜基或铝基散热器310与柔性基板306通过导热性能良好的粘合剂固定，形成带有散热结构的柔性基板。柔性基板306通过铜基或铝基散热器310的内部封装引脚311与印刷电路板实现电连接。
第四实施例
图4是本发明第四实施例的基于柔性基板封装的散热结构的剖面图。如图4所示，裸芯片401、402、413、414、415通过凸点408采用倒装焊的方式键合在柔性基板406的同一侧。将柔性基板406折叠包裹裸芯片401、402、413、414、415，并用塑封胶等灌封胶405填充于折叠后的柔性基板406与裸芯片401、402、413、414、415之间，起到固定柔性基板成形和保护裸芯片的作用。将异形散热片416与柔性基板406通过导热性能良好的粘合剂固定，其中异形散热片416的主片416-1位于柔性基板406的左侧，支片416-2可嵌入多层包覆的柔性基板406内部形成带有散热结构的柔性基板。柔性基板406通过封装引脚407与印刷电路板实现电连接。
第五实施例
图5是本发明第五实施例的基于柔性基板封装的散热结构的剖面图。如图5所示，裸芯片501、502、513、514、515通过凸点508采用倒装焊的方式键合在柔性基板506的同一侧。将柔性基板506折叠包裹裸芯片501、502、513、514、515，并用塑封胶等灌封胶505填充于折叠后的柔性基板506与裸芯片501、502、513、514、515之间，起到固定柔性基板成形和保护裸芯片的作用。将异形散器516与柔性基板506通过导热性能良好的粘合剂固定，其中异形散热器516的主片516-1位于柔性基板506的左侧，支片516-2可嵌入多层包覆的柔性基板506内部形成带有散热结构的柔性基板。柔性基板506通过封装引脚507与印刷电路板实现电连接。
为突出本发明结构简单、易加工的特点，下面进一步介绍本发明提供的这种基于柔性基板封装的散热结构的制作工艺，具体工艺步骤如下：
步骤1：柔性基板加工：使用常规柔性基板加工工艺，将电路加工在柔性基板上，并根据实际需求在柔性基板中添加导热孔。
步骤2：固定元器件和键合：当所述元器件为裸芯片时，且所述裸芯片采用引线键合的方法互连时，首先通过共晶和环氧两种方式，使用具有粘接作用的粘结剂将裸芯片贴合于柔性基板上。使用常规引线键合工艺，包括热压键合、超声键合、热超声键合等完成裸芯片和柔性基板的互连，引线材料包括有金、铜、铝、银等金属丝。当所述元器件为裸芯片时，且所述裸芯片采用倒装焊的方法互连时，使用回流焊工艺将芯片凸点与柔性基板固定，并填入底部填充胶保护芯片凸点。根据不同的3D多层包覆结构，裸芯片可固定在基板的同侧或两侧。当所述元器件为无源元件或者封装好的芯片时，且所述无源元件或者封装好的芯片采用表面贴装的方式与柔性基板互连时，采用回流焊工艺将无源元件或者封装好的芯片固定在柔性基板上。
步骤3：固定成形：将柔性基板延长部分单层或多层全包覆或半包覆元器件，并将异形散热片/散热器的部分嵌入多层柔性基板之间，并用导热性能较好的粘合剂固定粘结。利用特殊的模具，采用热压等塑封工艺将灌封胶填充于折叠后的柔性基板与裸芯片之间，起到固定柔性基板成形和保护裸芯片的作用。
步骤4：添加散热器：散热器和柔性基板之间填充导热性能良好的粘合剂，起到热传导和固定成形的作用。诸如铜基、铝基等散热器内部也可选择制备微流道来增加散热效果。
步骤5：添加封装引脚：将封装引脚固定在带有散热器的柔性基板外表面，采用回流焊的工艺通过封装引脚实现柔性基板和印制电路板之间的电互连。当所述散热器或散热器的主片置于整个封装结构的顶部、侧面、甚至四周时，使用植球的方法将球栅阵列焊球等封装引脚固定在柔性基板上。当散热器或散热器的主片置于整个封装结构底部时，首先将散热器位于互连引脚部位制备尺寸较大的孔或槽，再将开孔、槽后的散热器与柔性基板之间填充粘合剂固定粘结，经过树脂塞孔、塞槽，机械钻孔，电镀等工艺后形成散热器内部的封装引脚。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于柔性基板封装的散热结构，其特征在于，包括：
柔性基板；
所述柔性基板包覆在元器件上，所述柔性基板和元器件之间填充有灌封胶，所述柔性基板与散热器通过粘合剂固定，形成带有散热器的柔性基板；
所述带有散热器的柔性基板外表面设有多个封装引脚，所述封装引脚和柔性基板之间具有电连接，所述柔性基板通过封装引脚和印制电路板之间进行互连。
2.根据权利要求1所述的基于柔性基板封装的散热结构，其特征在于：
当所述元器件为裸芯片时，所述裸芯片和柔性基板之间采用倒装焊的形式进行互连，所述裸芯片通过多个倒装焊凸点固定在柔性基板上，所述倒装焊凸点的周围填充有底部填充胶；或者所述裸芯片和柔性基板之间采用引线键合的形式进行互连，所述裸芯片通过粘结剂固定在柔性基板上，所述裸芯片通过引线键合线和柔性基板之间实现电连接；
当所述元器件为无源元件或者封装后的芯片时，所述无源元件或者封装后的芯片采用表面贴装的形式与柔性基板互连。
3.根据权利要求2所述的基于柔性基板封装的散热结构，其特征在于：
所述带有散热器的柔性基板包覆元器件的方式为单层包覆，该单层包覆结构是通过将至少一个元器件设置于柔性基板上，再将柔性基板折叠后使柔性基板将元器件包覆在内而形成的。
4.根据权利要求2所述的基于柔性基板封装的散热结构，其特征在于：
所述带有散热器的柔性基板包覆元器件的方式为多层包覆，该多层包覆结构是通过将多个元器件设置于柔性基板上，再将柔性基板折叠多次后使柔性基板形成多层结构并将元器件包覆在内而形成。
5.根据权利要求4所述的基于柔性基板封装的散热结构，其特征在于：
所述多层包覆结构中每层结构内设有至少一个元器件，当设有多个元器件时，多个元器件上下堆叠在一起后设置于柔性基板上，或者多个元器件左右平铺依次设置在柔性基板上，所述元器件及柔性基板之间填充有灌封胶。
6.根据权利要求5所述的基于柔性基板封装的散热结构，其特征在于：
所述柔性基板和元器件之间设有散热片，并用粘合剂固定粘结。
7.根据权利要求3-6任一项所述的基于柔性基板封装的散热结构，其特征在于：
所述散热器包括带有翅片的散热器、铜基散热器、铝基散热器或异形散热片。
8.根据权利要求7所述的基于柔性基板封装的散热结构，其特征在于：
当所述散热器为带有翅片的散热器、铜基散热器或铝基散热器时，所述散热器通过粘合剂固定在柔性基板的顶部、侧面、四周或底部；
当所述散热器是异形散热片时，所述散热器的主片固定在柔性基板的顶部、侧面、四周或底部，所述散热器的支片嵌入在多层包覆的柔性基板内部。
9.根据权利要求8所述的基于柔性基板封装的散热结构，其特征在于：
当所述散热器或散热器的主片固定在柔性基板的顶部、侧面或四周时，所述封装引脚采用球栅阵列焊脚固定在所述柔性基板上；
当所述散热器或散热器的主片固定在柔性基板的底部时，所述封装引脚采用的是在散热器内开通孔制作的散热器内部引脚。
10.一种基于柔性基板封装的散热结构的制作工艺，其特征在于，包括以下步骤：
步骤一：加工柔性基板，并在柔性基板上制作电路和添加导热孔；
步骤二：将柔性基板包覆在元器件上，并将元器件和柔性基板之间进行互连；
当所述元器件为裸芯片时，且所述裸芯片采用引线键合的方法互连时，通过粘结剂将裸芯片贴合于柔性基板上，并引线键合工艺将裸芯片和柔性基板的互连；
当所述元器件为裸芯片时，且所述裸芯片采用倒装焊的方法互连时，将芯片凸点与柔性基板固定，并填入底部填充胶保护芯片凸点，根据不同的多层包覆结构，裸芯片可固定在柔性基板的同侧或两侧；
当所述元器件为无源元件或者封装好的芯片时，且所述无源元件或者封装好的芯片采用表面贴装的方式与柔性基板互连时，将无源元件或者封装好的芯片固定在柔性基板上；
步骤三：将柔性基板折叠，使柔性基板包覆元器件，并将异形散热片嵌入折叠后的多层柔性基板之间，并用导热性能较好的粘合剂固定粘结，然后将灌封胶填充于柔性基板和元器件之间，起到固定柔性基板成型和保护元器件的作用；
步骤四：将散热器通过粘合剂与柔性基板粘接，粘合剂起到热传导和固定成形的作用；
步骤五：将所述散热器或散热器的主片置于整个封装结构的顶部、侧面或四周时，使用植球的方法将球栅阵列焊球封装引脚固定在柔性基板上；将所述散热器或散热器的主片置于整个封装结构底部时，首先将散热器位于互连引脚部位制备尺寸较大的孔或槽，再将开孔、槽后的散热器与柔性基板之间填充粘合剂固定粘结，并对散热器的开孔或开槽内进行填充后形成散热器内部的封装引脚。
CN201210163031XA 2012-05-23 2012-05-23 一种基于柔性基板封装的散热结构及其制作工艺 Pending CN103426854A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210163031XA CN103426854A (zh) 2012-05-23 2012-05-23 一种基于柔性基板封装的散热结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210163031XA CN103426854A (zh) 2012-05-23 2012-05-23 一种基于柔性基板封装的散热结构及其制作工艺

Publications (1)

Publication Number Publication Date
CN103426854A true CN103426854A (zh) 2013-12-04

Family

ID=49651386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210163031XA Pending CN103426854A (zh) 2012-05-23 2012-05-23 一种基于柔性基板封装的散热结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN103426854A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺
CN119252809A (zh) * 2024-09-29 2025-01-03 南通大学 一种基于柔性基板的新型三维封装结构及芯片散热方法
CN119480821A (zh) * 2025-01-14 2025-02-18 上海安理创科技有限公司 一种多芯片封装结构及封装工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740527A (en) * 1994-11-24 1998-04-14 Nec Corporation Transceiver
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
US20010006252A1 (en) * 1996-12-13 2001-07-05 Young Kim Stacked microelectronic assembly and method therefor
CN1756474A (zh) * 2004-09-28 2006-04-05 夏普株式会社 射频模块及其制造方法
KR20060031343A (ko) * 2004-10-08 2006-04-12 주식회사 넥트론 플렉시블 집적회로 패키지
US20080218974A1 (en) * 2007-03-06 2008-09-11 Gerald Keith Bartley Method and Structure for Connecting, Stacking, and Cooling Chips on a Flexible Carrier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740527A (en) * 1994-11-24 1998-04-14 Nec Corporation Transceiver
US20010006252A1 (en) * 1996-12-13 2001-07-05 Young Kim Stacked microelectronic assembly and method therefor
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
CN1756474A (zh) * 2004-09-28 2006-04-05 夏普株式会社 射频模块及其制造方法
KR20060031343A (ko) * 2004-10-08 2006-04-12 주식회사 넥트론 플렉시블 집적회로 패키지
US20080218974A1 (en) * 2007-03-06 2008-09-11 Gerald Keith Bartley Method and Structure for Connecting, Stacking, and Cooling Chips on a Flexible Carrier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺
CN119252809A (zh) * 2024-09-29 2025-01-03 南通大学 一种基于柔性基板的新型三维封装结构及芯片散热方法
CN119480821A (zh) * 2025-01-14 2025-02-18 上海安理创科技有限公司 一种多芯片封装结构及封装工艺

Similar Documents

Publication Publication Date Title
TWI582920B (zh) 半導體封裝以及其之製造方法
US7372151B1 (en) Ball grid array package and process for manufacturing same
CN104733423B (zh) 基板、包含该基板的三维空间封装结构及制造基板的方法
CN103378017B (zh) 高密度3d封装
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US9269699B2 (en) Embedded package and method thereof
US20140355215A1 (en) Embedded Heat Slug to Enhance Substrate Thermal Conductivity
US20140133105A1 (en) Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US20120299173A1 (en) Thermally Enhanced Stacked Package and Method
US20130082372A1 (en) Package on Packaging Structure and Methods of Making Same
WO2017107548A1 (zh) 一种散热的多芯片框架封装结构及其制备方法
CN102403275B (zh) 一种堆叠封装结构及其制作方法
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
CN102779808B (zh) 集成电路封装和封装方法
CN104882422A (zh) 堆叠封装结构
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
KR102170197B1 (ko) 패키지 온 패키지 구조들
CN103915405B (zh) 半导体器件和制造半导体器件的方法
WO2013004083A1 (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
CN103811436A (zh) 改进堆叠式封装结构中的逻辑芯片的热性能
Szendiuch Development in electronic packaging–moving to 3D system configuration
CN109585396A (zh) 热耦合的层叠封装半导体封装
CN105244347A (zh) 一种新型嵌入式封装及封装方法
CN103594433B (zh) 一种制作刚柔结合板的三维封装散热结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150228

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150228

Address after: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1

Applicant after: National Center for Advanced Packaging Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics of the Chinese Academy of Sciences

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204