CN103426729A

CN103426729A - 提高整合被动器件电感器q值的方法

Info

Publication number: CN103426729A
Application number: CN2013103858950A
Authority: CN
Inventors: 黎坡
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-08-29
Filing date: 2013-08-29
Publication date: 2013-12-04

Abstract

本发明提供了一种提高整合被动器件电感器Q值的方法。该提高整合被动器件电感器Q值的方法包括：首先，提供高阻硅衬底；此后，在对所提供的高阻硅衬底不经过任何处理的情况下直接对高阻硅衬底进行离子注入，从而在高阻硅衬底表面中注入掺杂原子；随后，在高阻硅衬底上直接生长一个层间绝缘层，以使得层间绝缘层直接形成在高阻硅衬底上；然后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

Description

提高整合被动器件电感器Q值的方法

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高整合被动器件电感器Q值的方法以及由此制成的整合被动器件电感器。

背景技术

整合被动器件（Integrated Passive Device,简称IPD，也称为集成无源器件）指的是在高阻硅衬底上制作的电阻、电容、电感等被动器件。其中，通过在高阻硅衬底上进行器件制作以得到高性能。

对于作为整合被动器件的电感器（本文中称为整合被动器件电感器）而言，其最重要的性能是电感器的品质因子Q，在高阻衬底上制作电感时电感Q值主要由衬底电阻决定，衬底电阻越高，电感Q值越大，电感性能越好。然而我们发现由于高阻衬底掺杂浓度非常低，衬底表面容易发生反型或积累而在表面形成一层导电层，该导电层会降低衬底的有效阻抗从而使得电感Q值和性能下降,当衬底阻抗越高时该现象越明显。

图1示意性地示出了根据现有技术的整合被动器件电感器。如图1所示，在现有技术中，对于整合被动器件电感器的制造，一般是在高阻硅衬底1上直接生长一个层间绝缘层(ILD：Interlayer Dielectric)2，然后开始在层间绝缘层层2上淀积金属制作电感器3。

但是，随着对器件性能要求的提高，希望能够提供一种能够提高整合被动器件电感器的Q值的技术方案。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高整合被动器件电感器的Q值的方法。

发明人有利地发现提高高阻硅衬底表面的缺陷数会使得表面产生的反型或积累电荷数大大减小，从而能高阻硅衬底有效阻值不会下降而保持电感的高Q值。

根据本发明的第一方面，提供了一种提高整合被动器件电感器Q值的方法，其包括：首先，提供高阻硅衬底；此后，在对所提供的高阻硅衬底不经过任何处理的情况下直接对高阻硅衬底进行离子注入，从而在高阻硅衬底表面中注入掺杂原子；随后，在高阻硅衬底上直接生长一个层间绝缘层，以使得层间绝缘层直接形成在高阻硅衬底上；然后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

优选地，所述高阻硅衬底是高阻硅衬底。

优选地，对高阻硅衬底进行离子注入时在高阻硅衬底表面中注入的掺杂原子是Ar原子或Si原子。

优选地，所述层间绝缘层为二氧化硅层。

根据本发明的第二方面，提供了一种整合被动器件电感器，其包括：直接布置在高阻硅衬底上的层间绝缘层、以及布置在层间绝缘层层上的形成有金属层图案以形成电感器的金属层；其中，高阻硅衬底表面通过离子注入而变成非晶化。

优选地，所述高阻硅衬底是高阻硅衬底。

优选地，高阻硅衬底表面中的掺杂原子为Ar原子或Si原子。

优选地，所述层间绝缘层为二氧化硅层。

同样地，在本发明中，通过在高阻硅衬底表面离子注入一层掺杂原子（Ar原子或Si原子），使得高阻硅衬底与介电层的接触表面变成非晶化，而且有效地增加了体硅的表面缺陷密度，降低了表面产生的电荷数，从而有效地提高了整合被动器件电感器Q值。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的整合被动器件电感器。

图2示意性地示出了根据本发明优选实施例的提高整合被动器件电感器Q值的方法的离子注入步骤。

图3示意性地示出了根据本发明优选实施例的整合被动器件电感器。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

根据本发明优选实施例的提高整合被动器件电感器Q值的方法包括：

首先，提供衬底1；其中，优选的，衬底1是高阻硅衬底；“高阻硅衬底”指的是电阻率大于或等于100欧姆·厘米的硅高阻硅衬底。

此后，在对所提供的高阻硅衬底1不经过任何处理的情况下直接对高阻硅衬底1进行离子注入，从而在高阻硅衬底表面中注入掺杂原子4，如图2的所示；

其中，优选地，对高阻硅衬底1进行离子注入时在高阻硅衬底表面中注入的掺杂原子4是Ar原子或Si原子。优选地，离子注入时的注入能量10kev，注入浓度1e¹⁵cm^-2。

随后，在高阻硅衬底1上直接生长一个层间绝缘层2，以使得层间绝缘层直接形成在高阻硅衬底上（即，层间绝缘层2与高阻硅衬底1之间无其它层）；其中，优选的，层间绝缘层2为二氧化硅层。

然后，在层间绝缘层层2上淀积金属层，并形成金属层的图案从而制作电感器3，如图3所示。

在本发明的具体实施例的提高整合被动器件电感器Q值的方法中，通过在高阻硅衬底表面离子注入一层掺杂原子（Ar原子或Si原子），使得高阻硅衬底与介电层的接触表面变成非晶化，而且有效地增加了体硅的表面缺陷密度，降低了表面产生的电荷数，从而有效地提高了整合被动器件电感器Q值。

根据本发明的另一优选实施例，本发明还提供了一种整合被动器件电感器。具体地说，再次参考图3。

根据本发明优选实施例的整合被动器件电感器包括：直接布置在高阻硅衬底1上的层间绝缘层2（即，层间绝缘层2与高阻硅衬底1之间无其它层）、以及布置在层间绝缘层层2上的形成有金属层图案以形成电感器3的金属层。其中，高阻硅衬底1表面通过离子注入而变成非晶化。

优选地，高阻硅衬底表面中的掺杂原子为Ar原子或Si原子。

其中，优选的，高阻硅衬底1是高阻硅衬底；而且，优选的，层间绝缘层2为二氧化硅层。

同样地，在本发明的具体实施例的整合被动器件电感器中，通过在高阻硅衬底表面离子注入一层掺杂原子（Ar原子或Si原子），使得高阻硅衬底与介电层的接触表面变成非晶化，而且有效地增加了体硅的表面缺陷密度，降低了表面产生的电荷数，从而有效地提高了整合被动器件电感器Q值。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种提高整合被动器件电感器Q值的方法，其特征在于包括：

首先，提供高阻硅衬底；

此后，在对所提供的高阻硅衬底不经过任何处理的情况下直接对高阻硅衬底进行离子注入，从而在高阻硅衬底表面中注入掺杂原子；

随后，在注入后的高阻硅衬底上直接生长一个层间绝缘层，以使得层间绝缘层直接形成在高阻硅衬底上；

然后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

2.根据权利要求1所述的提高整合被动器件电感器Q值的方法，其特征在于，所述高阻硅衬底是电阻率大于或等于100欧姆·厘米的硅衬底。

3.根据权利要求1或2所述的提高整合被动器件电感器Q值的方法，其特征在于，对高阻硅衬底进行离子注入时在高阻硅衬底表面中注入的掺杂原子是Ar原子或Si原子。

4.根据权利要求1至3之一所述的提高整合被动器件电感器Q值的方法，其特征在于，所述层间绝缘层为二氧化硅层。

5.一种整合被动器件电感器，其特征在于包括：直接布置在高阻硅衬底上的层间绝缘层、以及布置在层间绝缘层层上的形成有金属层图案以形成电感器的金属层；其中，高阻硅衬底表面通过离子注入而变成非晶化。

6.根据权利要求5所述的整合被动器件电感器，其特征在于，所述高阻硅衬底是电阻率大于或等于100欧姆·厘米的硅衬底。

7.根据权利要求5或6所述的整合被动器件电感器，其特征在于，高阻硅衬底表面中的掺杂原子为Ar原子或Si原子。

8.根据权利要求5至7之一所述的整合被动器件电感器，其特征在于，所述层间绝缘层为二氧化硅层。