CN103378846B

CN103378846B - 一种将逻辑信号转换为低压差分信号的装置

Info

Publication number: CN103378846B
Application number: CN201210117648.8A
Authority: CN
Inventors: 韦援丰; 杨海钢; 张甲; 屈小钢; 张春红; 余乐; 何辉
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2012-04-20
Filing date: 2012-04-20
Publication date: 2016-06-29
Anticipated expiration: 2032-04-20
Also published as: CN103378846A

Abstract

本发明公开了一种将普通双电平逻辑信号转换为低压差分信号(LVDS)的装置，所述装置包括逻辑输出单元和梯形电阻网络单元，单端逻辑信号输入到所述逻辑输出单元，在逻辑输出单元中变为正反逻辑信号后，通过所述梯形电阻网络单元实现分压和电平转换，在输出端口负载为100欧姆的条件下，输出符合低压差分信号电气标准的电压信号。本发明电路装置的工作条件不受逻辑信号电压的限制，适用于普通双电平逻辑信号与低压差分信号(LVDS)接口转换的传输场合，特别适用于将FPGA中普通正反逻辑信号转化为低压差分信号(LVDS)。

Description

一种将逻辑信号转换为低压差分信号的装置

技术领域

本发明涉及高速通信电路和集成电路设计技术领域，尤其是一种将逻辑信号转换为低压差分信号的装置，该装置不受逻辑信号电平电压的限制，具有普遍适应性的特点。

背景技术

在高速串行传输中，采用低压差分信号(low-voltagedifferentialsignal，LVDS)电气标准进行物理层数据传输的方法极为普遍，LVDS标准是TelecommunicationsIndustryAssociation(TIA)组织公布的一种用于高速基带数据传输的I/O电气标准，其具有速度高、功耗低、抗噪能力强的特点。LVDS电气标准对于差分输出信号的共模电压和差模电压范围有明确的规定，图1为LVDS电气标准说明图，在带有100欧姆负载的条件下，LVDS输出共模电压为1.25V左右，差模电压范围在250mV到450mV之间。

目前集成了高速串行接口的专用芯片中的专用输入输出端口可支持LVDS电气标准，但是，由于其特殊性，这些专用输入输出端口的数目有限，大多芯片输入输出端口只能处理普通的双电平逻辑信号。在很多应用情况下，由于专用于LVDS电气标准输入输出端口数目的限制，普通的输出端口需要与支持LVDS电气标准的输入端口间进行数据传输，因此需要将双电平逻辑信号转化为符合LVDS电气标准的电信号。

在Xilinx公司所申请的美国专利中(专利号：US6353334B1)，提出了一种由三个电阻构成的外接电路，可以实现将双电平逻辑信号转换为符合LVDS标准的差分输出信号，图2为其实现方式的说明图，其中R1(电阻1)与R5相同，阻值为175欧姆，R3阻值为140欧姆，跨接在LVDS差分输出端，R6跨接在LVDS差分输入端，阻值为100欧姆，R1、R5、R3一般通过外接电阻实现，欧姆的阻抗匹配R6一般在芯片的LVDS输入端口内部实现，梯形电阻网络阻值的选取一方面为了实现传输线50欧姆特征阻抗匹配，另一方面，可以通过分压将双电平逻辑信号转换为符合LVDS标准的差分输出。图3为转换过程的电路结构图，由于R3与R6并联，再通过R1与R5分别接至输出普通输出逻辑信号的高低电平端，与外接电阻相比，普通输出逻辑的内阻可以忽略，因此，所转换的LVDS差分输出电压，即LV1与LV2两点的电压差为：

(VDD-VSS)*(R3//R6))/(R1+R5+(R3//R6))

＝0.14*(VDD-VSS)，

所转换的LVDS共模输出电压，即为LV1与LV2两点的电压平均值，由于梯形电阻网络对称性的特点，可知共模输出电平为：

0.5*(VDD-VSS)，

其中，(R3//R6)表示R3与R6的并联电阻，(VDD-VSS)表示逻辑信号的电平电压差，LVDS电气标准要求共模输出电平为1.25V，因此(VDD-VSS)须为2.5V，则对应的LVDS差分输出电压约为357mV，满足LVDS电气标准(差分输出电压范围：250mV-450mV)。一般情况下，普通逻辑信号的电平电压差就是其IO(输入输出)电压，因此，LVDS端差分输出的共模电平取决于IO(输入输出)电压，为IO(输入输出)电压的一半，由于LVDS电气规范要求输出的共模电平为1.25V，因此可进行变换的普通逻辑信号高电平电压被限制在2.5V左右，从而限制了此方法的应用范围。目前输入输出(I/O)端口采用的电压标准种类繁多(1.8V、2.5V、3.3V、5V等)，并且应用场合也较为复杂，鉴于此，本发明提出了一种新型的电路装置，它不受输入输出(I/O)电压标准的限制，可以将不同电压标准下的逻辑信号转换为符合LVDS电气标准的差分信号。

发明内容

本发明要解决的技术问题是提供一种新型的电路装置，它不受输入输出(I/O)电压标准限制，可以将不同电压标准下的逻辑信号转换为符合LVDS电气标准的差分信号。

本发明提出了一种将逻辑信号转换为低压差分信号的装置，其特征在于，该装置包括逻辑输出单元和梯形电阻网络单元，其中，

所述逻辑输出单元包括一个逻辑节点和三个反相器，逻辑节点分成两路输出，一路通过反相器inv1和inv2构成逻辑信号的正向输出out_p，另一路通过反相器inv3构成逻辑信号的反向输出out_n；

所述梯形电阻网络单元为由5个电阻构成的梯形电阻分压网络，其中，电阻R1的一端接逻辑信号的正向输出out_p，另一端与电阻R2和R3相接，电阻R5的一端接逻辑信号的反向输出out_n，另一端与电阻R4和R3相接，R2的一端接外加电源，另一端与R1和R3相接，R4的一端接外加电源，另一端与R5和R3相接，R3的一端接R1和R2，另一端与R4和R5相接，R3的两端为所述梯形电阻网络单元的输出端口LV1和LV2；

单端逻辑信号输入到所述逻辑输出单元，在逻辑输出单元中变为正反逻辑信号后，通过所述梯形电阻网络单元实现分压和电平转换，在输出端口负载为100欧姆的条件下，输出符合低压差分信号电气标准的电压信号。

本发明电路装置的工作条件不受逻辑信号电压的限制，适用于普通双电平逻辑信号与低压差分对信号(LVDS)接口转换的传输场合，特别适用于将FPGA中普通正反逻辑信号转化为低压差分对信号(LVDS)。

附图说明

图1为LVDS电气标准说明图；

图2为Xilinx公司申请的将双电平逻辑信号转换为符合LVDS标准的差分输出信号的实现方式说明图；

图3为图2转换过程的电路结构图；

图4为本发明提出的一种将不同电压标准下的逻辑信号转换为符合LVDS电气标准的差分信号的电路实现方式说明图：

图5为图4中梯形电阻网络单元401内电阻分压网络的交流等效电路图；

图6为图4所示装置在逻辑信号电压为3.3V条件下的电路实现方式说明图；

图7为图6中梯形电阻网络单元601内电阻分压网络的交流等效电路图；

图8为图4所示装置在逻辑信号电压为1.8V条件下的电路实现方式说明图；

图9为图8中梯形电阻网络单元801内电阻分压网络的交流等效电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提出了一种可将不同电压标准下的逻辑信号转换为符合LVDS电气标准的差分信号的电路装置，本发明基于梯形电阻网络分压原理，通过分压将大幅度单端信号变换为小幅度的差分信号，本发明的特点在于通过引入外加电源的方法来调整差分信号的共模电压，从而使得此电路装置的工作条件不再受逻辑信号电压的限制，可以在多种输入输出(IO)电压标准下工作，例如1.8V、2.5V、3.3V、5V等，在实际应用过程中，外加电源点一般复用逻辑输出单元400的电平电压或装置内的零电平接地点，不会要求额外的电源。

所述电路装置的结构如图4所示，该电路装置包括：逻辑输出单元400和梯形电阻网络单元401。为了描述清楚本装置的应用环境，图4中加入了能够接收梯形电阻网络单元401输出信号的差分接收器单元402，需要说明的是，差分接收器单元402并非本装置的必要组成部分，在实际应用中，用户可根据需要选择不同的接收单元以进行信号的后续处理。单端逻辑信号输入到逻辑输出单元400，在逻辑输出单元400中变为正反逻辑信号后，通过梯形电阻网络单元401内的电阻分压网络实现分压和电平转换，在输出端口负载为100欧姆的条件下(该负载一般由差分接收器单元402内的集成电阻提供)，输出符合低压差分信号(LVDS)电气标准的电压信号，梯形电阻网络单元401的输出信号传输到差分接收器单元402的LVDS输入端，被作为差分接收器单元402的输入信号，具体地：

逻辑输出单元400包括一个逻辑节点和三个反相器，逻辑节点分成两路输出，一路通过反相器inv1和inv2构成逻辑信号的正向输出out_p，另一路通过反相器inv3构成逻辑信号的反向输出out_n。

梯形电阻网络单元401为由5个电阻构成的梯形电阻分压网络，其为本发明电路装置的关键，梯形电阻网络单元401通过引入外加电源来调整电阻分压网络输出端差分信号的共模电压，使差分信号的共模电压符合LVDS电气标准。其中，电阻R1与电阻R5相同，电阻R2与电阻R4相同，R2和R4的阻值大于R1和R5。R1的一端接逻辑信号的正向输出out_p，另一端与R2和R3相接，R5的一端接逻辑信号的反向输出out_n，另一端与R4和R3相接，R2的一端接外加电源，另一端与R1和R3相接，R4的一端接外加电源，另一端与R5和R3相接，R3的一端接R1和R2，另一端与R4和R5相接，R3的两端为此电阻分压网络的输出端口LV1和LV2。

梯形电阻网络单元401内的外加电源可以根据实际条件施加，但需要遵守以下原则：当逻辑输出单元400输出的逻辑信号高低电平电压差大于2.5V时，梯形电阻网络单元401内的外加电源电压应低于1.25V(推荐接零或接逻辑输出单元400内的逻辑低电平电压)，当逻辑输出单元400输出的逻辑信号高低电平电压差低于2.5V时，梯形电阻网络单元401内的外加电源电压应高于1.25V(推荐接逻辑输出单元400内的逻辑高电平电压)，在输出端口负载为100欧姆的条件下，此电阻分压网络的输出端(LV1和LV2)产生符合LVDS电气标准的信号。

差分接收器单元402的电路可以是任何能够接收LVDS输入的电路接口，为了减小反射，一般会有100欧姆的集成电阻R6跨接在差分接收器单元402差分信号输入端口间，并与梯形电阻网络单元401的电阻R3并联，电阻R6同时也作为梯形电阻网络单元401的负载电阻。当差分接收器单元402没有集成电阻R6时，推荐在靠近差分接收器单元402输入引脚处跨接100欧姆的片外电阻。

为了保证良好的信号传输，还应考虑到阻抗匹配，要达到良好的阻抗匹配，须保证梯形电阻网络单元401的电阻分压网络在交流条件下输出点的对地电阻为50欧姆，所以在选取电阻R1、R2、R3、R4以及R5的阻值时，须考虑电压转换和阻抗匹配两个方面的限定条件。

图5为图4中梯形电阻网络单元401的电阻分压网络的交流等效电路图，图中小三角代表交流地，在交流等效条件下，与所有电源相连接的端点可等效为交流地，其中R3_1＝R3_2＝R3/2，即R3_1的阻值为图4中梯形电阻网络单元401的电阻R3的阻值的一半，在此交流等效电路图内，R1一端接交流地，另一端和R2以及R3_1相接，R5一端接交流地，另一端与R4以及R3_2连接，R2一端接交流地，另一端与R1和R3_1相接，R4一端接交流地，另一端与R5和R3_2相接，R3_1一端接R1和R2，并作为差分输出点LV1，另一端接交流地，R3_2一端接R4和R5，并作为差分输出点LV2，另一端接交流地。输出端LV1对交流地的等效电阻须满足50欧姆的特征阻抗匹配。

图6为该电路装置在逻辑信号电压为3.3V或5V(逻辑信号电压为5V时的情况图中未示出)条件下的工作图，图中标明了使用到的电阻阻值。为了描述清楚本装置的应用环境，图6中加入了差分接收器单元602，如上所述，差分接收器单元602并非本本发明装置的必要组成部分。图6所示的工作原理如下：

逻辑输出单元600包括一个逻辑节点和三个反相器，逻辑节点分两路输出，一路通过反相器inv1和inv2构成逻辑信号的正向输出out_p，另一路通过反相器inv3构成逻辑信号的反向输出out_n。这些输出逻辑信号的高电平为3.3V，低电平为0V。

梯形电阻网络单元601为由5个电阻构成的电阻分压网络，其为此电路装置的关键，其中电阻R1与电阻R5的阻值均为220欧姆，电阻R2与电阻R4的阻值均为1000欧姆，电阻R3的阻值为140欧姆，这些电阻阻值能够容忍2％的变化。R1的一端接逻辑信号的正向输出out_p，另一端与R2和R3相接，R5的一端接逻辑信号的反向输出out_n，另一端与R4和R3相接，R2的一端接0V外加电源，另一端与R1和R3相接，R4的一端接0V外加电源，另一端与R5和R3相接，R3的一端接R1和R2，另一端与R4和R5相接，R3的两端为此电阻分压网络的输出端口LV1和LV2。

在输出端口负载为100欧姆的条件下，此电阻分压网络的输出端(LV1和LV2)产生差分信号共模电压为1.253V，差分信号电压幅度为353mV的信号，符合LVDS电气标准。

差分接收器单元602的电路可以是任何能够接收LVDS输入的电路接口，为了减小反射，一般会有100欧姆的电阻R6跨接在差分接收器单元602差分信号输入端口间，并与梯形电阻网络单元601的电阻R3并联，电阻R6同时也作为梯形电阻网络单元601的负载电阻。当差分接收器单元602没有集成电阻R6时，推荐在靠近差分接收器单元602输入引脚处跨接100欧姆的片外电阻。

图7为图6中梯形电阻网络单元601的电阻分压网络的交流等效电路图，要达到良好的阻抗匹配，须保证梯形电阻网络单元601的电阻分压网络在交流条件下输出点的对地电阻为50欧姆，图中小三角代表交流地，在交流等效条件下，与所有电源相连接的端点可等效为交流地，其中R3_1＝R3_2＝70欧姆，即R3_1与R3_2的阻值为图6中梯形电阻网络单元601的电阻R3的阻值的一半，在此交流等效电路图内，R1一端接交流地，另一端和R2以及R3_1相接，R2一端接交流地，另一端与R1和R3_1相接，R4一端接交流地，另一端与R5和R3_2相接，R3_1一端接R1和R2，并作为差分输出点LV1，另一端接交流地，R3_2一端接R4和R5，并作为差分输出点LV2，另一端接交流地。图7中的差分输出点LV1和LV2对交流地的输出阻抗为R1//R2//(R3_1)＝50.5欧姆。

图8为该电路装置在逻辑信号电压为1.8V条件下的工作图，图中标明了使用到的电阻阻值，为了描述清楚本装置的应用环境，图8中加入了差分接收器单元802，如上所述，差分接收器单元802并非本装置的必要组成部分。图8所示的工作原理如下：

逻辑输出单元800包括一个逻辑节点和三个反相器，逻辑节点分成两路输出，一路通过反相器inv1和inv2构成逻辑信号的正向输出out_p，另一路通过反相器inv3构成逻辑信号的反向输出out_n。这些输出逻辑信号的高电平为1.8V，低电平为0V。

梯形电阻网络单元801为由5个电阻构成的电阻分压网络，其为此电路装置的关键，其中电阻R1与电阻R5的阻值均为130欧姆，电阻R2与电阻R4的阻值均为200欧姆，电阻R3的阻值为275欧姆，这些电阻阻值能够容忍2％的变化。R1的一端接逻辑信号的正向输出out_p，另一端与R2和R3相接，R5的一端接逻辑信号的反向输出out_n，另一端与R4和R3相接，R2的一端接1.8V外加电源，另一端与R1和R3相接，R4的一端接1.8V外加电源，另一端与R5和R3相接，R3的一端接R1和R2，另一端与R4和R5相接，R3的两端为此电阻分压网络的输出端口LV1和LV2。

在输出端口负载为100欧姆的条件下，此电阻分压网络的输出端(LV1和LV2)产生差分信号共模电压为1.249V，差分信号电压幅度为355mV的信号，符合LVDS电气标准。

差分接收器单元802的电路可以是任何能够接收LVDS输入的电路接口，为了减小反射，一般会有100欧姆的电阻R6跨接在差分接收器单元802差分信号输入端口间，与梯形电阻网络单元801的电阻R3并联，电阻R6同时也作为梯形电阻网络单元801的负载电阻。当差分接收器单元802没有集成电阻R6时，推荐在靠近差分接收器单元802输入引脚处跨接100欧姆的芯片外电阻。

图9为图8中梯形电阻网络单元801的电阻分压网络的交流等效电路图，要达到良好的阻抗匹配，须保证梯形电阻网络单元801的电阻分压网络在交流条件下输出点的对地电阻为50欧姆，图中小三角代表交流地，在交流等效条件下，与电源相连接的端点可等效为交流地，其中R3_1＝R3_2＝137.5欧姆，即R3_1与R3_2的阻值为图6中梯形电阻网络单元601的电阻R3的阻值的一半，在此交流等效电路图内，R1一端接交流地，另一端和R2以及R3_1相接，R2一端接交流地，另一端与R1和R3_1相接，R4一端接交流地，另一端与R5和R3_2相接，R3_1一端接R1和R2，并作为差分输出点LV1，另一端接交流地，R3_2一端接R4和R5，并作为差分输出点LV2，另一端接交流地。图9中的差分输出点LV1和LV2对交流地的输出阻抗为R1//R2//(R3_1)＝49.7欧姆。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种将逻辑信号转换为低压差分信号的装置，其特征在于，该装置包括逻辑输出单元和梯形电阻网络单元，其中，

所述梯形电阻网络单元为由5个电阻构成的梯形电阻分压网络，其中，电阻R1的一端接逻辑信号的正向输出out_p，另一端与电阻R2和R3相接，电阻R5的一端接逻辑信号的反向输出out_n，另一端与电阻R4和R3相接，R2的一端接外加电源，另一端与R1和R3相接，R4的一端接外加电源，另一端与R5和R3相接，R3的一端接R1和R2，另一端与R4和R5相接，R3的两端为所述梯形电阻网络单元的输出端口LV1和LV2，其中，电阻R1与电阻R5的阻值均为220欧姆，电阻R2与电阻R4的阻值均为1000欧姆，电阻R3的阻值为140欧姆；或者，电阻R1与电阻R5的阻值均为130欧姆，电阻R2与电阻R4的阻值均为200欧姆，电阻R3的阻值为275欧姆；

单端逻辑信号输入到所述逻辑输出单元，在逻辑输出单元中变为正反逻辑信号后，通过所述梯形电阻网络单元实现分压和电平转换，在输出端口负载为100欧姆的条件下，输出符合低压差分信号电气标准的电压信号；

其中，所述梯形电阻网络单元通过引入外加电源来调整电阻分压网络输出端差分信号的共模电压，使差分信号的共模电压符合LVDS电气标准；所述梯形电阻网络单元的外加电源的施加遵守以下原则：当所述逻辑输出单元输出的逻辑信号高低电平电压差大于2.5V时，所述梯形电阻网络单元的外加电源电压低于1.25V；当所述逻辑输出单元输出的逻辑信号高低电平电压差低于2.5V时，所述梯形电阻网络单元的外加电源电压高于1.25V。

2.根据权利要求1所述的装置，其特征在于，所述梯形电阻网络单元进一步连接能够接收符合低压差分信号电气标准的电压信号的差分接收器单元，以对其输出信号进行后续处理。

3.根据权利要求2所述的装置，其特征在于，所述负载由所述差分接收器单元内的集成电阻提供。

4.根据权利要求2所述的装置，其特征在于，所述差分接收器单元差分信号输入端口间跨接有100欧姆的、与所述梯形电阻网络单元的电阻R3并联的集成电阻R6，以减小反射。

5.根据权利要求4所述的装置，其特征在于，当所述差分接收器单元没有集成电阻R6时，在靠近所述差分接收器单元输入引脚处跨接100欧姆的片外电阻。

6.根据权利要求1所述的装置，其特征在于，为了达到良好的阻抗匹配，所述梯形电阻网络单元的电阻分压网络在交流条件下输出点的对地电阻为50欧姆。

7.根据权利要求1所述的装置，其特征在于，所述外加电源复用所述逻辑输出单元的电平电压或装置内的零电平接地点，不要求额外的电源。