CN103378171B - 一种沟槽肖特基半导体装置及其制备方法 - Google Patents
一种沟槽肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103378171B CN103378171B CN201210141951.1A CN201210141951A CN103378171B CN 103378171 B CN103378171 B CN 103378171B CN 201210141951 A CN201210141951 A CN 201210141951A CN 103378171 B CN103378171 B CN 103378171B
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- groove
- semiconductor device
- layer
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽肖特基半导体装置，其具有电荷补偿结构，当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的正向导通或反向阻断特性；本发明还提供了一种沟槽肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种沟槽肖特基半导体装置，本发明还涉及一种沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种沟槽肖特基半导体装置及其制备方法。
一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中和半导体装置表面，沟槽内壁有绝缘层；多个电荷补偿区，位于沟槽之间，其中沟槽之间的单个电荷补偿区由单个第一导电半导体材料和单个第二导电半导体材料排列构成；肖特基势垒结，位于沟槽之间的半导体材料表面。
一种沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行刻蚀半导体材料，形成沟槽；进行单侧倾斜注入退火工艺；在沟槽内壁形成绝缘层，在沟槽内填充绝缘材料；去除器件表面部分钝化层；在器件表面淀积金属，进行烧结形成肖特基势垒结。
当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的反向击穿电压。
因此可以提高漂移区的杂质掺杂浓度，从而可以降低器件的正向导通电阻，改善器件的正向导通特性。
附图说明
图1为本发明的一种沟槽肖特基半导体装置剖面示意图；
图2为本发明的一种沟槽肖特基半导体装置剖面示意图；
图3为本发明的一种沟槽肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅
3、第一导电半导体材料；
4、第二导电半导体材料；
5、肖特基势垒结；
8、电荷补偿结构；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种沟槽肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
一种沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3，然后表面热氧化，形成二氧化硅2；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2。
第三步，进行干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第四步，进行单侧倾斜硼离子注入，然后进行退火工艺；
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，然后进行淀积二氧化硅工艺，在沟槽内填充二氧化硅2；
第六步，进行光刻腐蚀工艺，在半导体材料表面去除部分二氧化硅2；
第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10。
第八步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。
其中，第四步离子注入的角度不同，会在器件内形成不同形状的第二导电半导体材料4，其中可能的两种剖面图如图2和图3所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (3)
1.一种沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个
沟槽，位于漂移层中和半导体装置表面，沟槽底部不与衬底层相连，沟槽内壁有绝缘层；多个
电荷补偿区，位于沟槽之间，其中沟槽之间的电荷补偿区由单个第一导电半导体材料和单个第二导电半导体材料排列构成，电荷补偿区的第一传导半导体材料临靠左侧沟槽，电荷补偿区的第二传导半导体材料临靠右侧沟槽，第二传导半导体材料不与衬底层相连；
肖特基势垒结，位于沟槽之间的半导体材料表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料形成电荷补偿。
3.如权利要求1所述的一种沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生长形成第一传导类型的半导体材料层；
2)在第一传导类型半导体材料表面形成钝化层，在待形成沟槽区域表面去除钝化层；
3)进行刻蚀第一传导类型半导体材料，形成沟槽，沟槽底部不与衬底层相连；
4)进行第二传导类型杂质单侧倾斜注入退火工艺；
5)在沟槽内壁形成绝缘层，在沟槽内填充介质材料；
6)去除半导体材料表面部分钝化层；
7)在半导体材料表面淀积金属，进行烧结形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210141951.1A CN103378171B (zh) | 2012-04-28 | 2012-04-28 | 一种沟槽肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210141951.1A CN103378171B (zh) | 2012-04-28 | 2012-04-28 | 一种沟槽肖特基半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103378171A CN103378171A (zh) | 2013-10-30 |
| CN103378171B true CN103378171B (zh) | 2017-11-14 |
Family
ID=49463025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210141951.1A Active CN103378171B (zh) | 2012-04-28 | 2012-04-28 | 一种沟槽肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103378171B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795452B (zh) * | 2014-01-16 | 2018-04-27 | 上海韦尔半导体股份有限公司 | 肖特基整流器及其制作方法 |
| CN104134702A (zh) * | 2014-07-22 | 2014-11-05 | 苏州硅能半导体科技股份有限公司 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
| CN108269848A (zh) * | 2016-12-31 | 2018-07-10 | 朱江 | 一种沟槽肖特基半导体装置 |
| CN108695373A (zh) * | 2017-04-09 | 2018-10-23 | 朱江 | 一种半导体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201725794U (zh) * | 2010-06-23 | 2011-01-26 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件 |
| CN102201366A (zh) * | 2010-03-23 | 2011-09-28 | 科轩微电子股份有限公司 | 具有肖特基二极管的沟槽式功率半导体结构及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944018B2 (en) * | 2006-08-14 | 2011-05-17 | Icemos Technology Ltd. | Semiconductor devices with sealed, unlined trenches and methods of forming same |
| CN101510557B (zh) * | 2008-01-11 | 2013-08-14 | 艾斯莫斯技术有限公司 | 具有电介质终止的超结半导体器件及制造该器件的方法 |
| US8324053B2 (en) * | 2009-09-30 | 2012-12-04 | Alpha And Omega Semiconductor, Inc. | High voltage MOSFET diode reverse recovery by minimizing P-body charges |
| CN102194880B (zh) * | 2010-03-05 | 2015-01-14 | 万国半导体股份有限公司 | 带有沟槽-氧化物-纳米管超级结的器件结构及制备方法 |
| US8432000B2 (en) * | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
-
2012
- 2012-04-28 CN CN201210141951.1A patent/CN103378171B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201366A (zh) * | 2010-03-23 | 2011-09-28 | 科轩微电子股份有限公司 | 具有肖特基二极管的沟槽式功率半导体结构及其制造方法 |
| CN201725794U (zh) * | 2010-06-23 | 2011-01-26 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103378171A (zh) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8841721B2 (en) | Stepped trench MOSFET and method of fabricating the same | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103137710A (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103208511A (zh) | 一种超结肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103390654A (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN103390635B (zh) | 一种具有无源金属pn结半导体装置及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
| CN103378173B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210426 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |