CN103367393B - 瞬态电压抑制器件及制造工艺方法 - Google Patents
瞬态电压抑制器件及制造工艺方法 Download PDFInfo
- Publication number
- CN103367393B CN103367393B CN201210085982.XA CN201210085982A CN103367393B CN 103367393 B CN103367393 B CN 103367393B CN 201210085982 A CN201210085982 A CN 201210085982A CN 103367393 B CN103367393 B CN 103367393B
- Authority
- CN
- China
- Prior art keywords
- type
- buried layer
- routing device
- packet routing
- type buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 72
- 238000000407 epitaxy Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 5
- 150000003624 transition metals Chemical class 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000007480 spreading Effects 0.000 claims description 2
- 238000003892 spreading Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种瞬态电压抑制器件，该器件是在高掺杂浓度的P型低阻衬底上分别制作重掺杂的P型埋层和N型埋层，N型埋层上方为N型外延，外延层上注入形成重掺杂的P型区，通过接触孔工艺引出形成二极管的阳极；在P型区两侧埋层上方制作隔离结构，并在隔离结构中通过深孔接触引出二极管阴极。本发明还公开了所述瞬态电压抑制器件的制造工艺方法。本发明所述的瞬态电压抑制器件通过深孔接触直接引出背面电极，缩小了器件面积，同时减小了扩散隔离所带来的寄生电容等各种寄生效应。
Description
技术领域
本发明涉及一种瞬态电压抑制器件，本发明还涉及该瞬态电压抑制器件的制造工艺方法，其是与半导体有关。
背景技术
电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等。一种高效能的瞬态电压抑制器件TVS(TransientVoltageSuppressor)的出现使瞬态干扰得到了有效抑制。TVS或称瞬态电压抑制器件是在稳压管工艺基础上发展起来的一种新产品，当TVS管两端经受瞬间的高能量冲击时，它能以极高的速度(最高达1x10-12秒)使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。
TVS在规定的反向应用条件下，当电路中由于雷电、各种电器干扰出现大幅度的瞬态干扰电压或脉冲电流时，它在极短的时间内迅速转入反向导通状态，并将电路的电压箝位在所要求的安全数值上，从而有效的保护电子线路中精密元器件免受损坏。TVS能承受的瞬时脉冲功率可达上千瓦，其箝位时间仅为1ps。箝位时间与TVS电容相关，电容量是由TVS雪崩结截面决定的，这是在特定的1MHz频率下测得的。电容的大小与TVS的电流承受能力成正比，电容太大将使信号衰减。因此，电容是数据接口电路选用TVS的重要参数。传统TVS器件的结构图如图1所示。隔离结构105将P阱110与N阱112横向排列，由于器件采用横向分布，需要较大的面积，不利于系统集成，同时采用扩散隔离的TVS结构为了防止隔离区域对器件性能的影响，需要进一步增大器件尺寸，造成器件面积过大的同时会带来更多寄生效应的影响。
发明内容
本发明提供一种瞬态电压抑制器件，其极大缩小了器件面积，同时也减小了器件的寄生电容等寄生效应。此外，本发明还要提供所述的瞬态电压抑制器件的制造工艺方法。
为解决上述问题，本发明瞬态电压抑制器件其形成于P型衬底上，P型衬底上方依次是P型埋层和N型埋层；外延层位于N型埋层上与N型埋层相接触；两隔离结构位于P型区两侧N型埋层的上方并与N型埋层接触；N型外延层上方两隔离结构之间为P型区，作接触孔引出构成二极管的阳极；在两隔离结构中分别形成深孔接触与N型埋层接通引出形成二极管的阴极。
进一步地，所述P型衬底其电阻率范围为0.007～0.013Ω·cm。
进一步地，所述N埋层中掺入的磷杂质向上扩散以抑制硼的扩散形成反型区，形成的二极管的电容由N型外延层的掺杂浓度及厚度共同决定，N型外延层的厚度范围为3～20μm。
一种瞬态电压抑制器件的制造工艺方法，其包含如下工艺步骤：
第1步，在P型衬底上进行硼离子注入形成P型埋层；
第2步，P型埋层形成后淀积一层N型外延层；
第3步，采用离子注入在N型外延层中形成N型埋层；
第4步，在N型埋层上方淀积N型外延层；
第5步，利用氧化或者淀积的方法在N型外延层上形成隔离结构；
第6步，在隔离结构之间的N型外延中进行P型杂质注入以形成掺杂P型区，并利用高温快速热退火进行激活和扩散；
第7步，在隔离结构中制作深孔接触，接触孔内生长过渡金属层Ti及TiN，填入金属钨，并进行化学机械抛光，引出埋层电极。
所述的瞬态电压抑制器件的制造工艺方法，其中，所述第1步中P型埋层硼注入的剂量范围为1x1015～5x1016原子每平方厘米，注入能量范围为10～200KeV。
进一步地，所述第2步中N型外延层的掺杂浓度小于1x1014原子每平方厘米。
进一步地，所述第3步中N型埋层为N型外延离子注入形成，注入的离子为磷和砷或者磷和锑，剂量范围为1x1015～5x1016原子每平方厘米，注入的能量范围为20～200KeV，N型埋层的离子注入剂量由瞬态电压抑制器件的箝位电压决定；P型埋层和N型埋层的掺杂浓度共同决定齐纳二极管的击穿电压。
进一步地，所述第4步中埋层上方外延采用轻磷掺杂，杂质分布均匀且浓度小于1x1014原子每平方厘米。
进一步地，所述第6步中P型杂质注入的剂量为1x1014～1x1016原子每平方厘米，注入能量小于15KeV。
进一步地，所述第7步中过渡金属层淀积采用PVD或者CVD的方式，Ti的厚度范围分别为100～500埃，TiN的厚度范围为50～500埃，深孔接触的深度由隔离结构的深度和金属及半导体层间膜的厚度决定，深孔接触的深度范围为0.2～20μm。
本发明瞬态电压抑制器件，摒弃了扩散隔离，采用高掺杂浓度的低阻衬底，在有源区直接做深孔接触将背面电极引出，将横向结构改为纵向结构，极大地缩减了器件尺寸和面积，同时减小了扩散隔离带来的寄生电容等各种寄生效应。
附图说明
图1是传统的TVS器件截面图；
图2是本发明的器件结构截面图；
图3是衬底上P埋层注入之后的器件截面图；
图4是轻掺杂N外延生成之后的截面图；
图5是N型埋层形成之后的截面图；
图6是N型埋层上方淀积轻掺杂外延的截面图；
图7是隔离结构形成之后的器件截面图；
图8是重掺杂P区形成之后的器件截面图；
图9是本发明工艺流程图。
附图标记说明
101是P型衬底102是P型埋层
103是N型埋层104是N型外延
105是隔离结构106是重掺杂P型区
107是深孔接触108是金属连线
109是N型外延110是P阱
111是重掺杂N型区112是N阱
113是接触孔
具体实施方式
请参阅图2，这是本发明瞬态电压抑制器件的一个具体实施例的器件结构图，其中，重掺杂P型低阻衬底101上方依次是重掺杂P埋层102和重掺杂N埋层103；两隔离结构105位于有源区两侧N埋层103的上方并侵入N埋层103一段距离；N型外延层104上方且两隔离结构105之间为P型区106，作接触孔引出构成二极管的阳极；两隔离结构105中分别形成深孔接触107与N埋层103接通引出形成二极管的阴极108。
本实施例瞬态电压抑制器件其击穿电压由重掺杂P型埋层102和重掺杂N型埋层103的掺杂浓度共同决定；二极管的电容则由外延层104的掺杂浓度和厚度决定；隔离结构105中直接作深孔接触107将背面电极引出，极大地减小了器件面积。
本发明瞬态电压抑制器件的制造工艺方法包含如下步骤：
工艺步骤1：如图3所示，在电阻率范围为0.007～0.013Ω·cm的P型低阻衬底101上通过高剂量的硼离子注入形成重掺杂的P型埋层102，重掺杂的P型埋层102硼离子注入的剂量范围为1x1015～5x1016原子每平方厘米，注入能量范围10～200KeV。
工艺步骤2：如图4所示，重掺杂的P型埋层102注入后淀积一层N型轻掺杂外延层109，掺杂浓度小于1x1014原子每平方厘米，N型外延层的厚度范围为3～20μm。
工艺步骤3：如图5所示，采用高剂量的离子注入在N型轻掺杂外延层109上制作重掺杂的N型埋层103，注入的杂质为磷和砷或者磷和锑，重掺杂N型埋层103的注入剂量范围为1x1015～5x1016原子每平方厘米，注入剂量具体由瞬态电压抑制器件的箝位电压决定，注入的能量范围为20～200KeV。
工艺步骤4：如图6所示，重掺杂的N型埋层103上方淀积轻掺杂N型外延层104，重掺杂的N型埋层103中掺入的磷杂质向上扩散以抑制硼扩散形成反型区域，杂质分布均匀且浓度小于1x1014原子每平方厘米，上方二极管的电容由外延层掺杂浓度及外延层厚度决定。
工艺步骤5：利用氧化或淀积方法在N型外延层104上形成隔离结构105，如图7所示。
工艺步骤6：如图8所示，在隔离结构105形成之后，进行一道高剂量(1x1014～1x1016原子每平方厘米)、低能量(＜15KeV)的P型杂质注入以形成重掺杂P型区106，离子注入后退火激活。
工艺步骤7：如图2所示，制作深孔接触107，在接触孔107内采用PVD或者CVD的方式生长过渡金属层Ti/TiN，Ti的厚度范围为100～500埃，TiN的厚度范围为50～500埃，再填入金属钨，并进行化学机械抛光，引出埋层电极108。接触孔107深度由隔离结构105的深度和金属及半导体层间膜的厚度决定，深孔接触107的深度范围为0.2～20μm。器件最终形成。
以上即为本发明瞬态电压抑制器件的制造工艺方法，在纵向上由P型区106和N型外延104构成PN结形成二极管，其中P型区106构成二极管的阳极，N型外延104构成二极管的阴极，N型外延104的掺杂浓度和厚度决定了所述二极管的电容，重掺杂的P型埋层102和重掺杂的N型埋层103构成齐纳二极管，重掺杂的P型埋层102和重掺杂的N型埋层103的掺杂浓度共同决定了二极管的箝位电压。穿越隔离结构105与重掺杂N型埋层103相接触的深孔107将背面电极引出，该接触孔107十分靠近有源区，降低了器件面积。
综上所述，是为本发明的优选实施例，并不用于限定本发明的权利保护范围。对于本领域的技术人员来说，本发明可以有各种更改或变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种瞬态电压抑制器件，形成于P型衬底上，其特征在于：P型衬底上方依次是P型埋层和N型埋层；N型外延层位于N型埋层上与N型埋层相接触；P型区位于N型外延层上方，其两侧为隔离结构，P型区通过接触孔引出构成二极管的阳极；在两隔离结构中分别形成深孔接触与N型埋层接通引出形成二极管的阴极。
2.由权利要求1所述的瞬态电压抑制器件，其特征在于：所述P型衬底其电阻率范围为0.007～0.013Ω·cm。
3.由权利要求1所述的瞬态电压抑制器件，其特征在于：所述N型埋层中掺入的磷杂质向上扩散以抑制硼的扩散形成反型区，形成的二极管的电容由N型外延层的掺杂浓度及厚度共同决定，N型外延层的厚度范围为3～20μm。
4.一种瞬态电压抑制器件的制造工艺方法，其特征在于：包含如下步骤：
第1步，在P型衬底上进行硼离子注入形成P型埋层；
第2步，P型埋层形成后淀积一层N型外延层；
第3步，采用离子注入在N型外延层中形成N型埋层；
第4步，在N型埋层上方淀积N型外延层；
第5步，利用氧化或者淀积的方法在N型外延层上形成隔离结构；
第6步，在隔离结构之间的N型外延中进行P型杂质注入以形成掺杂P型区，并利用高温快速热退火进行激活和扩散；
第7步，在隔离结构中制作深孔接触，接触孔内生长过渡金属层Ti及TiN，填入金属钨，并进行化学机械抛光，引出埋层电极。
5.由权利要求4所述的瞬态电压抑制器件的制造工艺方法，其特征在于：所述第1步中P型埋层硼注入的剂量范围为1х1015～5х1016原子每平方厘米，注入能量范围为10～200KeV。
6.由权利要求4所述的瞬态电压抑制器件的制造工艺方法，其特征在于：所述第2步中N型外延层的掺杂浓度小于1х1014原子每平方厘米。
7.由权利要求4所述的瞬态电压抑制器件的制造工艺方法，其特征在于：所述第3步中N型埋层为N型外延离子注入形成，注入的离子为磷和砷或者磷和锑，剂量范围为1х1015～5х1016原子每平方厘米，注入的能量范围为20～200KeV，N型埋层的离子注入剂量由瞬态电压抑制器件的箝位电压决定；P型埋层和N型埋层的掺杂浓度共同决定齐纳二极管的击穿电压。
8.由权利要求4所述的瞬态电压抑制器件的制造工艺方法，其特征在于：所述第4步中埋层上方外延采用轻磷掺杂，杂质分布均匀且浓度小于1х1014原子每平方厘米。
9.由权利要求4所述的瞬态电压抑制器件的制造工艺方法，其特征在于：所述第6步中P型杂质注入的剂量为1х1014～1х1016原子每平方厘米，注入能量小于15KeV。
10.由权利要求4所述的瞬态电压抑制器件的制造工艺方法，其特征在于：所述第7步中过渡金属层淀积采用PVD或者CVD的方式，Ti的厚度范围分别为100～500埃，TiN的厚度范围为50～500埃，深孔接触的深度由隔离结构的深度和金属及半导体层间膜的厚度决定，深孔接触的深度范围为0.2～20μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210085982.XA CN103367393B (zh) | 2012-03-28 | 2012-03-28 | 瞬态电压抑制器件及制造工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210085982.XA CN103367393B (zh) | 2012-03-28 | 2012-03-28 | 瞬态电压抑制器件及制造工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103367393A CN103367393A (zh) | 2013-10-23 |
| CN103367393B true CN103367393B (zh) | 2016-04-13 |
Family
ID=49368386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210085982.XA Active CN103367393B (zh) | 2012-03-28 | 2012-03-28 | 瞬态电压抑制器件及制造工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367393B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
| US9773777B2 (en) * | 2016-01-08 | 2017-09-26 | Texas Instruments Incorporated | Low dynamic resistance low capacitance diodes |
| CN107689370B (zh) * | 2017-07-24 | 2024-03-22 | 上海领矽半导体有限公司 | 高对称性能双向瞬态电压抑制器及其制造方法 |
| CN108109998B (zh) * | 2017-12-29 | 2023-06-16 | 杭州士兰集成电路有限公司 | 单向低电容tvs器件及其制造方法 |
| CN111312708A (zh) * | 2020-03-30 | 2020-06-19 | 上海维安半导体有限公司 | 一种低电容瞬态电压抑制器及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880511A (en) * | 1995-06-30 | 1999-03-09 | Semtech Corporation | Low-voltage punch-through transient suppressor employing a dual-base structure |
| US20040075160A1 (en) * | 2002-10-18 | 2004-04-22 | Jack Eng | Transient voltage suppressor having an epitaxial layer for higher avalanche voltage operation |
| US7880223B2 (en) * | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
| CN101425463B (zh) * | 2007-10-30 | 2010-05-19 | 上海韦尔半导体股份有限公司 | 低电压/低漏电流的tvs二极管器件结构及其制备方法 |
| US8163624B2 (en) * | 2008-07-30 | 2012-04-24 | Bowman Ronald R | Discrete semiconductor device and method of forming sealed trench junction termination |
| US8288839B2 (en) * | 2009-04-30 | 2012-10-16 | Alpha & Omega Semiconductor, Inc. | Transient voltage suppressor having symmetrical breakdown voltages |
| US8492773B2 (en) * | 2010-04-23 | 2013-07-23 | Intersil Americas Inc. | Power devices with integrated protection devices: structures and methods |
| CN102376776B (zh) * | 2010-08-26 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中的寄生PIN二极管及制造方法 |
-
2012
- 2012-03-28 CN CN201210085982.XA patent/CN103367393B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103367393A (zh) | 2013-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367393B (zh) | 瞬态电压抑制器件及制造工艺方法 | |
| US7989923B2 (en) | Bi-directional transient voltage suppression device and forming method thereof | |
| CN108054164B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN103208530B (zh) | 低电容超深沟槽瞬变电压抑制二极管结构 | |
| CN104091823A (zh) | 一种瞬态抑制二极管芯片及其制造方法 | |
| TW201705498A (zh) | 雙向穿通半導體器件及其製造方法 | |
| CN102592995A (zh) | 齐纳二极管的制造方法 | |
| CN103456798B (zh) | Tvs器件及制造方法 | |
| CN103295898A (zh) | 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法 | |
| CN103456797B (zh) | Tvs器件及制造方法 | |
| CN109037206A (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN101771042A (zh) | 低电容电压可编程tvs器件 | |
| CN103474346B (zh) | 瞬变电压抑制二极管pn结的实现方法 | |
| CN103579366B (zh) | Tvs器件及制造方法 | |
| CN103426879B (zh) | 瞬态电压抑制器及其制造方法 | |
| JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
| CN103943471B (zh) | 外延层形成方法及半导体结构 | |
| CN113937098B (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN105931952A (zh) | 一种雪崩二极管结构的制造方法 | |
| CN206301790U (zh) | 一种双向超低电容瞬态电压抑制器 | |
| JP6594296B2 (ja) | 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード | |
| CN212434623U (zh) | 一种低电容瞬态电压抑制器 | |
| CN208781853U (zh) | 一种带负阻特性的单向tvs器件 | |
| CN205582945U (zh) | 一种超低电容tvs二极管 | |
| CN103426877B (zh) | 一种瞬态电压抑制器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140114 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140114 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |