[go: up one dir, main page]

CN103367141B - 功函数测试方法 - Google Patents

功函数测试方法 Download PDF

Info

Publication number
CN103367141B
CN103367141B CN201210101757.0A CN201210101757A CN103367141B CN 103367141 B CN103367141 B CN 103367141B CN 201210101757 A CN201210101757 A CN 201210101757A CN 103367141 B CN103367141 B CN 103367141B
Authority
CN
China
Prior art keywords
work function
function method
testing according
coating
mos capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210101757.0A
Other languages
English (en)
Other versions
CN103367141A (zh
Inventor
张子莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210101757.0A priority Critical patent/CN103367141B/zh
Publication of CN103367141A publication Critical patent/CN103367141A/zh
Application granted granted Critical
Publication of CN103367141B publication Critical patent/CN103367141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种MOS电容器的制作方法以及MOS电容器。所述制作方法，包括：提供衬底，所述衬底包含多个区域；在多个所述区域内分别掺杂不同浓度和/或种类的亲氧性掺杂剂；在多个所述区域上形成氧化物层；以及在所述氧化物层上依次形成金属层和接触盖帽。本发明的方法通过在同一衬底中形成具有不同浓度和/或种类的亲氧性掺杂剂的区域，可以在同一衬底上形成多个具有不同功函数的MOS电容器，因此在进行功函数测试时可以避免大量晶片的浪费，进而降低成本。

Description

功函数测试方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种功函数测试方法。
背景技术
随着半导体器件尺寸的不断缩小，高介电常数金属栅极(HighK-valueMetalGate，HKMG)技术几乎已经成为45nm以下工艺的必备技术。对于HKMG器件，功函数(WorkFunction，WF)测试是一种非常重要的分析手段。为了测试HKMG器件的功函数，通常会先制作MOS电容器(MOSCapacitor，MOSCAP)以利用MOS电容器获得电容-电压(C-V)曲线，然后通过电容-电压曲线获得功函数。
MOS电容器为具有三明治结构的简单器件，图1为现有的MOS电容器的剖面示意图。如图1所示，在半导体衬底100上形成有介电层101，在介电层101上形成有金属层102，在金属层102上形成有接触盖帽103。进行电容-电压曲线测试时，在MOS电容器的两极加载直流偏压同时利用一个交流信号进行测量。通过测得的电容-电压曲线可以计算出平带电压(FlatBandVoltage，Vfb)，然后获得Vfb-EOT(等效氧化物厚度)曲线，从Vfb-EOT曲线将EOT外推至等于零即可以获得功函数。
然而，由于现有工艺的限制，每个晶片上的MOS电容器的介电层101只能具有一种预定厚度，因此为了获得Vfb-EOT曲线，通常需要制作一系列的MOS电容器晶片。并且，在HKMG器件的开发阶段，需要对各种金属材料进行测试，因此针对每种金属材料需要制作对应于该金属材料的各种厚度的介电层101，以使其具有不同的功函数。这样就需要制作大量的MOS电容器晶片以供分析使用，因此会造成大量晶片的浪费。
因此，需要一种功函数测试方法，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种功函数测试方法，包括：提供衬底，所述衬底包含多个区域；在多个所述区域内分别掺杂不同浓度和/或种类的亲氧性掺杂剂；在多个所述区域上形成氧化物层；以及在所述氧化物层上依次形成金属层和接触盖帽；利用所述多个具有不同功函数的多个MOS电容器获得电容-电压曲线，然后通过所述电容-电压曲线获得功函数。
优选地，所述亲氧性掺杂剂包括磷或砷。
优选地，所述掺杂所采用的工艺为离子注入工艺。
优选地，所述离子注入工艺的注入剂量大于零且小于等于2×1015/cm2。
优选地，所述离子注入工艺的注入时间为10-100秒。
优选地，所述氧化物层的厚度为10-30埃。
优选地，形成所述氧化物的方法为快速热氧化法。
优选地，所述快速热氧化法的反应温度为600-1200摄氏度。
优选地，所述快速热氧化法的反应时间为5-60秒。
本发明的方法通过在同一衬底中形成具有不同浓度和/或种类的亲氧性掺杂剂的区域，可以在同一衬底上形成多个具有不同功函数的MOS电容器，因此在进行功函数测试时可以避免大量晶片的浪费，进而降低成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为现有的MOS电容器的剖面示意图；
图2为根据本发明一个实施方式制作MOS电容器的流程图；以及
图3为根据本发明一个实施方式制作的MOS电容器的剖面示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
一种MOS电容器的制作方法。图2为根据本发明一个实施方式制作MOS电容器的流程图。
执行步骤201，提供衬底，该衬底包含多个区域。
作为示例，衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。衬底包含多个区域，所述多个区域分别用于形成MOS电容器，每个区域上仅形成一个MOS电容器。这些区域的尺寸和数量可以由生产者根据衬底的有效面积、待形成的MOS电容器的数量和尺寸等进行自定义。
执行步骤202，在多个区域内分别掺杂不同浓度和/或种类的亲氧性掺杂剂。
在上述每个区域内分别掺杂不同浓度和/或种类的亲氧性掺杂剂，即每个区域内所掺杂的亲氧性掺杂剂的浓度不同，或者亲氧性掺杂剂的种类不同，或者亲氧性掺杂剂的浓度和种类均不同。通过在不同的区域内掺杂不同浓度和/或种类的亲氧性掺杂剂，可以使衬底上不同的区域具有不同的亲氧特性，以便如后文将要描述的后续形成氧化物层时能够具有不同的功函数。
可以采用多种工艺在衬底的不同区域内掺杂不同浓度和/或种类的亲氧性掺杂剂。根据本发明一个实施方式，掺杂所采用的工艺为离子注入工艺，采用此种方法通过控制注入剂量和注入时间可以很方便地控制便于掺杂浓度，并且通过更换靶源也能很方便地改变掺杂种类。具体地，采用离子注入工艺进行掺杂时，为了在不同的区域内掺杂不同浓度和/或种类的亲氧性掺杂剂，可以配合光刻工艺一起使用，即当需要对多个区域中的第一区域进行掺杂时，可以在衬底上形成仅暴露第一区域的第一光刻胶层；然后进行离子注入工艺；最后去除第一光刻胶层。当对多个区域中的第二区域进行掺杂时，可以在衬底上形成仅暴露第二区域的第二光刻胶层；然后进行离子注入工艺；最后去除第二光刻胶层。依次类推，直到衬底上所有的区域都完成掺杂为止。
与在未掺杂的区域上形成氧化物层相比，在掺杂有亲氧性掺杂剂的区域上形成氧化物层时氧化物层会具有较高的生长速率。具有这种特性的亲氧性掺杂剂包括磷或砷等。
进一步，离子注入工艺的注入剂量大于零且小于等于2×1015/cm2，以避免高剂量的注入对衬底表面造成损伤。从时间效率等方面考虑，优选地，离子注入工艺的注入时间可以为10-100秒。根据所掺杂的区域的预定浓度，可以在上面给出的注入剂量和注入时间的范围内进行适当选择，以在满足掺杂浓度达到预定浓度的前提下合理地设置工艺参数。
执行步骤203，在多个区域上形成氧化物层(即MOS电容器的介电层)。
在衬底的不同区域上均形成氧化物层，由于不同区域内所掺杂的亲氧性掺杂剂的浓度和/或种类不同，因此，不同区域上的氧化物层的生长速率不同，进而使其具有不同的功函数。优选地，氧化物层的厚度可以为10-30埃，以保证氧化物层在MOS电容器中的有效性。氧化物层可以采用多种方法进行生长，优选地，形成氧化物的方法为快速热氧化法。通过采用快速热氧化法来生长氧化物层，亲氧性掺杂剂对氧化物层的生长速率的影响较大，进而较容易在不同的区域形成不同厚度的氧化物层。
氧化物层典型地是本领域技术人员公知的氧化物层或复合氧化物层。氧化物层的示例性实施例包括但不限于：氧化铝层、氧化钽层、氧化钛层、氧化锆层、氧化钇层、氧化钆层、氧化镧层、氧化硅层、氧化镧铝层、氧化铪层以及上述多种材料层所形成的复合层。
作为示例，快速热氧化法的反应温度为600-1200摄氏度。作为示例，快速热氧化法的反应时间为5-60秒。
执行步骤204，在氧化物层上依次形成金属层和接触盖帽。
作为示例，金属层的材料可以包括钛、锆、铪、铌或钽等金属，或者上述金属的氮化物或氮氧化物等。作为示例，接触盖帽层的材料可以由具有较小的接触电阻的材料制成，例如镍或镍硅材料层。对于金属层和接触盖帽层的形成方法可以采用本领域所公知，例如化学气相沉积法、原子层沉积法等，因此不再详述。
本发明的方法通过在同一衬底中形成具有不同浓度和/或种类的亲氧性掺杂剂的区域，可以在同一衬底上形成多个具有不同功函数的MOS电容器，因此在进行功函数测试时可以避免大量晶片的浪费，进而降低成本。
此外，本发明还提供一种MOS电容器。图3为根据本发明一个实施方式制作的MOS电容器的剖面示意图。MOS电容器是采用上述方法形成的。具体地，MOS电容器包括衬底300，在衬底300中具有不同的区域，例如区域A、区域B和区域C。图3中所示出区域的数量和位置仅为示范性的，因此不应理解为对本发明的限制。在区域A、区域B和区域C分别掺杂有不同浓度的亲氧性掺杂剂。在区域A、区域B和区域C上均形成有氧化物层301，在氧化物层301上形成有金属层302，在金属层302上形成有接触盖帽层303。氧化物层301、金属层302和接触盖帽层303的材料可以为上述所列举的材料，当然可以为其它能够实现各自功能的材料。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种功函数测试方法，其特征在于，包括：
提供衬底，所述衬底包含多个区域；
在多个所述区域内分别掺杂不同浓度和/或种类的亲氧性掺杂剂；
在多个所述区域上形成厚度不同的氧化物层；以及
在所述氧化物层上依次形成金属层和接触盖帽，以形成具有不同功函数的多个MOS电容器；
利用所述多个具有不同功函数的多个MOS电容器获得电容-电压曲线，然后通过所述电容-电压曲线获得功函数。
2.根据权利要求1所述的功函数测试方法，其特征在于，所述亲氧性掺杂剂包括磷或砷。
3.根据权利要求1所述的功函数测试方法，其特征在于，所述掺杂所采用的工艺为离子注入工艺。
4.根据权利要求3所述的功函数测试方法，其特征在于，所述离子注入工艺的注入剂量大于零且小于等于2×1015/cm2。
5.根据权利要求3所述的功函数测试方法，其特征在于，所述离子注入工艺的注入时间为10-100秒。
6.根据权利要求1所述的功函数测试方法，其特征在于，所述氧化物层的厚度为10-30埃。
7.根据权利要求1所述的功函数测试方法，其特征在于，形成所述氧化物的方法为快速热氧化法。
8.根据权利要求7所述的功函数测试方法，其特征在于，所述快速热氧化法的反应温度为600-1200摄氏度。
9.根据权利要求7所述的功函数测试方法，其特征在于，所述快速热氧化法的反应时间为5-60秒。
CN201210101757.0A 2012-04-09 2012-04-09 功函数测试方法 Active CN103367141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210101757.0A CN103367141B (zh) 2012-04-09 2012-04-09 功函数测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210101757.0A CN103367141B (zh) 2012-04-09 2012-04-09 功函数测试方法

Publications (2)

Publication Number Publication Date
CN103367141A CN103367141A (zh) 2013-10-23
CN103367141B true CN103367141B (zh) 2016-06-01

Family

ID=49368235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210101757.0A Active CN103367141B (zh) 2012-04-09 2012-04-09 功函数测试方法

Country Status (1)

Country Link
CN (1) CN103367141B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905707B1 (en) * 2016-10-28 2018-02-27 Globalfoundries Inc. MOS capacitive structure of reduced capacitance variability
US10685886B2 (en) * 2017-12-15 2020-06-16 International Business Machines Corporation Fabrication of logic devices and power devices on the same substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512774A (zh) * 2006-06-27 2009-08-19 国立大学法人东北大学 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555484B1 (en) * 1997-06-19 2003-04-29 Cypress Semiconductor Corp. Method for controlling the oxidation of implanted silicon
JP3194370B2 (ja) * 1998-05-11 2001-07-30 日本電気株式会社 半導体装置とその製造方法
JP4656854B2 (ja) * 2004-04-06 2011-03-23 富士通セミコンダクター株式会社 半導体装置の製造方法
US8008143B2 (en) * 2009-12-30 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a semiconductor device having gate dielectric layers of varying thicknesses

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512774A (zh) * 2006-06-27 2009-08-19 国立大学法人东北大学 半导体装置

Also Published As

Publication number Publication date
CN103367141A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
Jinesh et al. Dielectric properties of thermal and plasma-assisted atomic layer deposited Al2O3 thin films
US9159795B2 (en) High side DMOS and the method for forming thereof
US20130161792A1 (en) Semiconductor device having trench capacitor structure integrated therein
Chowdhury et al. Charge trapping at deep states in Hf–Silicate based high-κ gate dielectrics
Southwick et al. Limitations of Poole–Frenkel Conduction in Bilayer $\hbox {HfO} _ {2}/\hbox {SiO} _ {2} $ MOS Devices
Hurley et al. Interface defects in HfO2, LaSiOx, and Gd2O3 high-k/metal–gate structures on silicon
Matters-Kammerer et al. Characterization and modeling of atomic layer deposited high-density trench capacitors in silicon
CN103367141B (zh) 功函数测试方法
Popescu et al. Feasibility Study of ${\rm SrRuO} _ {3}/{\rm SrTiO} _ {3}/{\rm SrRuO} _ {3} $ Thin Film Capacitors in DRAM Applications
Hurley et al. Examination of the Si (111) SiO2, Si (110) SiO2, and Si (100) SiO2 interfacial properties following rapid thermal annealing
Pakma Current Mechanism in HfO2‐Gated Metal‐Oxide‐Semiconductor Devices
Wang et al. Modification of Al2O3/InP interfaces using sulfur and nitrogen passivations
Wang et al. Carrier transportation of rapid thermal annealed CeO2 gate dielectrics
Chiu Current conduction mechanisms in CeO2 thin films
Van Cuong et al. Study of interface-trap and near-interface-state distribution in a 4H-SiC MOS capacitor with the full-distributed circuit model
Chiu et al. High-permitivity cerium oxide prepared by molecular beam deposition as gate dielectric and passivation layer and applied to AlGaN/GaN power high electron mobility transistor devices
Seo et al. Experimental study of interface traps in MOS capacitor with Al-doped HfO2
Chakraborty et al. Characterization of high-k gate dielectrics using MOS capacitors
Wan et al. Improving the reliability of MOS capacitor on 4H-SiC (0001) with phosphorus diffused polysilicon gate
Lin et al. Through-substrate via (TSV) with embedded capacitor as an on-chip energy storage element
Swaminathan et al. Titania/alumina bilayer gate dielectrics for Ge MOS devices: Frequency-and temperature-dependent electrical characteristics
Lechaux et al. Electrical characterization and extraction of activation energies of the defect states in the LaAlO3/SrTiO3 heterostructure
JP2002184829A (ja) 絶縁膜容量評価装置
Tucker et al. Characterization of AlXGa1− XN/GaN high electron mobility transistor structures with mercury probe capacitance–voltage and current–voltage
Lee et al. Effects of rapid thermal processing on thermal oxides of silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant