CN103366714B - 拼接显示装置同步显示方法及系统 - Google Patents
拼接显示装置同步显示方法及系统 Download PDFInfo
- Publication number
- CN103366714B CN103366714B CN201310269485.XA CN201310269485A CN103366714B CN 103366714 B CN103366714 B CN 103366714B CN 201310269485 A CN201310269485 A CN 201310269485A CN 103366714 B CN103366714 B CN 103366714B
- Authority
- CN
- China
- Prior art keywords
- display unit
- sync signal
- display
- signal
- time delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 24
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 12
- 230000001934 delay Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种拼接显示装置同步显示方法，包括步骤：根据线缆传输顺序对各显示单元进行编号；根据各所述显示单元接收初始同步信号的时间与最大编号显示单元接收所述初始同步信号的时间的差值，确定各所述显示单元对应的延迟时间；当各所述显示单元接收到场同步信号时，分别根据对应的延迟时间对所述场同步信号进行延迟；根据所述延迟后的场同步信号输出各所述显示单元的显示信号。本发明还提供相应系统，通过本发明对各显示单元进行延迟输出显示信号，从而实现各显示单元的同步显示。
Description
技术领域
本发明涉及拼接显示装置技术领域，特别是涉及拼接显示装置同步显示方法及系统。
背景技术
目前的拼接显示装置，在实现大屏幕拼接显示的时候，需要用多个显示单元同时显示一幅图像，为了保证各个显示单元显示画面的同步，需要给各个显示单元的信号板提供一个完全相同的50HZ或60HZ的场同步信号作为显示基准信号，如图1所示，每个信号板的FPGA（Field－ProgrammableGateArray，现场可编程门阵列）有一个场同步信号输入端用于接收同步信号，同时还有一个场同步信号输出端，可以将接收到的场同步信号整形后再输出给下一个显示单元。如图2所示，在传统拼接显示装置系统里会有一个显示单元作为主节点，由这个主节点的FPGA产生一个基准场同步信号，然后通过线缆传输给下一个显示单元，下一个显示单元收到同步信号后，也会对同步信号进行整形再输出给下一显示单元。各显示单元的图像处理模块将各自要显示的图像处理完成后，发送给FPGA，FPGA按接收到场同步信号边沿往外输出图像。
但传统方法中，同步信号经过线缆传输时会存在传输延迟，当进行长距离传输时延迟更明显。另外，信号要经过各个FPGA的整形处理也会造成处理延迟。所以随着显示单元的增加，每个显示单元收到的同步信号的相位会越来越落后于主节点的基准信号，导致各个显示单元难以实现精确同步。
发明内容
基于此，有必要针对由于传输延迟和处理延迟造成各显示单元难以实现精确同步的问题，提供一种拼接显示装置同步显示方法及系统。
一种拼接显示装置同步显示方法，包括步骤：
根据线缆传输顺序对各显示单元进行编号；
根据各所述显示单元接收初始同步信号的时间与最大编号显示单元接收所述初始同步信号的时间的差值，确定各所述显示单元对应的延迟时间；
当各所述显示单元接收到场同步信号时，分别根据对应的延迟时间对所述场同步信号进行延迟；
根据所述延迟后的场同步信号输出各所述显示单元的显示信号。
一种拼接显示装置同步显示系统，包括：
延迟时间确定模块，用于根据线缆传输顺序对各显示单元进行编号，根据各所述显示单元接收初始同步信号的时间与最大编号显示单元接收所述初始同步信号的时间的差值，确定各所述显示单元对应的延迟时间；
同步模块，用于当各所述显示单元接收到场同步信号时，分别根据对应的延迟时间对所述场同步信号进行延迟，根据所述延迟后的场同步信号输出各所述显示单元的显示信号。
上述拼接显示装置同步显示方法及系统，通过根据各所述显示单元接收初始同步信号的时间与最大编号显示单元接收所述初始同步信号的时间的差值确定预存延迟时间，对各显示单元进行延迟输出显示信号，从而实现各显示单元的精确同步显示。
附图说明
图1为传统中显示单元的信号板的结构示意图；
图2为传统中各显示单元的信号板连接结构示意图；
图3为本发明拼接显示装置同步显示方法实施例的流程示意图；
图4为本发明实施例确定各显示单元对应的延迟时间示意图；
图5为传统方法中各节点的相位差波形示意图；
图6为本发明实施例确定主节点1的延迟时间时信号板连接结构示意图；
图7为本发明实施例确定主节点1的延迟时间时的相位差波形；
图8为本发明实施例确定主节点2的延迟时间时信号板连接结构示意图。
具体实施方式
以下结合其中的较佳实施方式对本发明方案进行详细阐述。
如图3所示，为本发明拼接显示装置同步显示方法实施例的流程示意图，包括步骤：
步骤S301：根据线缆传输顺序对各显示单元进行编号；
步骤S302：根据各显示单元接收初始同步信号的时间与最大编号显示单元接收初始同步信号的时间的差值，确定各显示单元对应的延迟时间；
步骤S303：当各显示单元接收到场同步信号时，分别根据对应的延迟时间对场同步信号进行延迟；
步骤S304：根据延迟后的场同步信号输出各显示单元的显示信号。
本实施例通过根据各显示单元接收初始同步信号的时间与最大编号显示单元接收初始同步信号的时间的差值确定预存延迟时间，对各显示单元进行延迟输出显示信号，从而实现各显示单元的精确同步显示。
根据各显示单元接收初始同步信号的时间与最大编号显示单元接收初始同步信号的时间确定延迟时间的方法有很多，确定显示单元对应的延迟时间步骤，包括步骤：将显示单元设为主节点；接收最大编号显示单元输出的初始同步信号，将主节点产生的初始同步信号与最大编号显示单元输出的初始同步信号进行逻辑运算，确定该显示单元的预存延迟时间。
如图4所示，为本发明实施例确定各显示单元对应的延迟时间示意图，包括步骤：
步骤S401：根据各显示单元的编号依次选择一个显示单元；
步骤S402：将该显示单元设为主节点；
步骤S403：接收最大编号显示单元输出的初始同步信号，将主节点产生的初始同步信号与最大编号显示单元输出的初始同步信号进行逻辑运算，确定该显示单元的预存延迟时间；
步骤S404：判断所有显示单元是否选择完成，若否，则返回步骤S401，若是，则结束。
其中，逻辑运算可以是异或运算，也可以是同或运算，还可以是其他逻辑运算，在此不再一一例举。其中，异或时，以高电平表示的相位差；同或时，以低电平表示的相位差。
以下以四个显示单元为例进行说明：
如图5所示，为传统方法中各节点的相位差波形示意图。其中，以高电平表示的相位差。由于传输延迟和处理延迟造成下一个节点的同步相位落后于上一个节点，从而导致各显示单元不同步。为了能让各个节点更精确的同步，本发明可以让各个节点都统一到最后一个节点的相位上进行显示。所以每个节点收到场同步信号后，需要在FPGA内部延迟一段时间后再作为显示信号输出的参考信号。每个节点需要延迟的时间大小不一样，跟该节点到最后一个节点的距离有关。通过以下方法可以测量出每个节点需要延迟的时间大小：
如图6所示，为本发明实施例确定主节点1的延迟时间时信号板连接结构示意图。将节点4的输出通过线缆接到节点1的输入上，主节点1按照预设规则产生初始同步信号，经过各个节点的传输和处理后再回到主节点1的同步输入口里。如图7所示，为本发明实施例确定主节点1的延迟时间时的相位差波形。FPGA把产生的初始同步信号与收到的初始同步信号进行异或，就可以得到相位差波形，然后通过计算相位差波形的脉冲宽度就得到了主节点1同步信号需要延迟的时间。其中，延迟时间一701和延迟时间二702相等，延迟时间一或延迟时间二可以作为主节点1的延迟时间。
接着，如图8所示，为本发明实施例确定主节点2的延迟时间时信号板连接结构示意图。将节点1的同步信号线暂时去掉，由于每个显示单元的信号板是一样的，所以可以很容易实现节点2当主节点。通过接收控制指令，实现节点2作为主节点。节点2根据同样的预设规则产生初始同步信号，同时将节点4的同步输出信号接到主节点2的输入中去，按照同样的方法可以算出节点2同步信号需要延迟的时间。同理可以算出节点3和节点4同步信号需要延迟的时间。虽然节点4是最后一个节点，因为节点4产生初始同步信号和接收经过线缆传输回来的初始同步信号有一定时间差，所以也可以将该时间计算出来进行延迟。
当所有节点的延迟时间都算完后，将系统的同步信号还原到图2的状态，将各显示单元（节点）的延迟时间进行存储。以后该拼接显示装置进行同步显示的时候，各个显示单元就会根据之前计算的延迟时间，在接收到的同步信号上延迟该时间后再同步输出显示信号，以弥补传输延迟和处理延迟带来的相位差，实现各个显示单元的精确同步。其中，显示信号可以是视频信号、图像信号或文本信号等。
其中，以低电平表示的相位差。具体方法与上文类似，在此不再赘述。
基于上述方法，本发明还提供一种拼接显示装置同步显示系统，包括：
延迟时间确定模块，用于根据线缆传输顺序对各显示单元进行编号，根据各显示单元接收初始同步信号的时间与最大编号显示单元接收初始同步信号的时间的差值，确定各显示单元对应的延迟时间；
同步模块，用于当各显示单元接收到场同步信号时，分别根据对应的延迟时间对场同步信号进行延迟，根据延迟后的场同步信号输出各显示单元的显示信号。
本实施例通过预存模块根据各显示单元接收初始同步信号的时间与最大编号显示单元接收初始同步信号的时间的差值确定预存延迟时间，同步模块对各显示单元进行延迟输出显示信号，从而实现各显示单元的精确同步显示。
在一个具体实施例中，预存模块用于根据各显示单元的编号依次遍历各显示单元，将遍历所得显示单元设为主节点，接收最大编号显示单元输出的初始同步信号，将主节点产生的初始同步信号与最大编号显示单元输出的初始同步信号进行逻辑运算，确定显示单元的预存延迟时间，直到遍历完成。
其中，逻辑运算可以是异或运算，也可以是同或运算，还可以是其他逻辑运算，在此不再一一例举。其中，异或时，以高电平表示的相位差；同或时，以低电平表示的相位差。
以下以四个显示单元为例进行说明：
如图5所示，为传统方法中各节点的相位差波形示意图。其中，以高电平表示的相位差。由于传输延迟和处理延迟造成下一个节点的同步相位落后于上一个节点，从而导致各显示单元不同步。为了能让各个节点更精确的同步，本发明可以让各个节点都统一到最后一个节点的相位上进行显示。所以每个节点收到场同步信号后，需要在FPGA内部延迟一段时间后再作为显示信号输出的参考信号。每个节点需要延迟的时间大小不一样，跟该节点到最后一个节点的距离有关。通过以下方法可以测量出每个节点需要延迟的时间大小：
如图6所示，为本发明实施例确定主节点1的延迟时间时信号板连接结构示意图。将节点4的输出通过线缆接到节点1的输入上，主节点1按照预设规则产生初始同步信号，经过各个节点的传输和处理后再回到主节点1的同步输入口里。如图7所示，为本发明实施例确定主节点1的延迟时间时的相位差波形。FPGA把产生的初始同步信号与收到的初始同步信号进行异或，就可以得到相位差波形，然后通过计算相位差波形的脉冲宽度就得到了主节点1同步信号需要延迟的时间。其中，延迟时间一701和延迟时间二702相等，延迟时间一或延迟时间二可以作为主节点1的延迟时间。
接着，如图8所示，为本发明实施例确定主节点2的延迟时间时信号板连接结构示意图。将节点1的同步信号线暂时去掉，由于每个显示单元的信号板是一样的，所以可以很容易实现节点2当主节点。通过接收控制指令，实现节点2作为主节点。节点2根据同样的预设规则产生初始同步信号，同时将节点4的同步输出信号接到主节点2的输入中去，按照同样的方法可以算出节点2同步信号需要延迟的时间。同理可以算出节点3和节点4同步信号需要延迟的时间。虽然节点4是最后一个节点，因为节点4产生初始同步信号和接收经过线缆传输回来的初始同步信号有一定时间差，所以也可以将该时间计算出来进行延迟。当所有节点的延迟时间都算完后，将系统的同步信号还原到图2的状态，将各显示单元（节点）的延迟时间进行存储。以后该拼接显示装置进行同步显示的时候，各个显示单元就会根据之前计算的延迟时间，在接收到的同步信号上延迟该时间后再同步输出显示信号，以弥补传输延迟和处理延迟带来的相位差，实现各个显示单元的精确同步。其中，显示信号可以是视频信号、图像信号或文本信号等。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种拼接显示装置同步显示方法，其特征在于，包括步骤：
根据线缆传输顺序对各显示单元进行编号；
根据各所述显示单元接收初始同步信号的时间与最大编号显示单元接收所述初始同步信号的时间的差值，确定各所述显示单元对应的延迟时间；确定所述显示单元对应的延迟时间步骤，包括步骤：
将所述显示单元设为主节点；
接收所述最大编号显示单元输出的初始同步信号，将所述主节点产生的初始同步信号与所述最大编号显示单元输出的初始同步信号进行逻辑运算，确定该显示单元的预存延迟时间；
当各所述显示单元接收到场同步信号时，分别根据对应的延迟时间对所述场同步信号进行延迟；
根据所述延迟后的场同步信号输出各所述显示单元的显示信号。
2.根据权利要求1所述的拼接显示装置同步显示方法，其特征在于，所述逻辑运算包括异或运算或同或运算。
3.根据权利要求1、2任意一项所述的拼接显示装置同步显示方法，其特征在于，所述显示信号包括视频信号、图像信号或文本信号。
4.一种拼接显示装置同步显示系统，其特征在于，包括：
延迟时间确定模块，用于根据线缆传输顺序对各显示单元进行编号，根据各所述显示单元接收初始同步信号的时间与最大编号显示单元接收所述初始同步信号的时间的差值，确定各所述显示单元对应的延迟时间；所述延迟时间确定模块用于：
根据各所述显示单元的编号依次遍历各所述显示单元，将遍历所得显示单元设为主节点，接收所述最大编号显示单元输出的初始同步信号，将所述主节点产生的初始同步信号与所述最大编号显示单元输出的初始同步信号进行逻辑运算，确定所述显示单元的预存延迟时间，直到遍历完成；
同步模块，用于当各所述显示单元接收到场同步信号时，分别根据对应的延迟时间对所述场同步信号进行延迟，根据所述延迟后的场同步信号输出各所述显示单元的显示信号。
5.根据权利要求4所述的拼接显示装置同步显示系统，其特征在于，所述逻辑运算包括异或运算或同或运算。
6.根据权利要求4、5任意一项所述的拼接显示装置同步显示系统，其特征在于，所述显示信号包括视频信号、图像信号或文本信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310269485.XA CN103366714B (zh) | 2013-06-28 | 2013-06-28 | 拼接显示装置同步显示方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310269485.XA CN103366714B (zh) | 2013-06-28 | 2013-06-28 | 拼接显示装置同步显示方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103366714A CN103366714A (zh) | 2013-10-23 |
| CN103366714B true CN103366714B (zh) | 2016-03-02 |
Family
ID=49367924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310269485.XA Expired - Fee Related CN103366714B (zh) | 2013-06-28 | 2013-06-28 | 拼接显示装置同步显示方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103366714B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103716549A (zh) * | 2013-12-31 | 2014-04-09 | 成都有尔科技有限公司 | 高清同步播放系统及其实现方法 |
| TWI553627B (zh) * | 2014-08-04 | 2016-10-11 | 緯創資通股份有限公司 | 設定方法與電腦系統 |
| TWI622042B (zh) | 2014-10-13 | 2018-04-21 | 緯創資通股份有限公司 | 矩陣式螢幕、顯示裝置與其相關之顯示方法 |
| CN105657511B (zh) * | 2015-12-29 | 2019-03-26 | 广州视源电子科技股份有限公司 | 图像同步显示方法和装置 |
| CN107920268A (zh) * | 2016-10-10 | 2018-04-17 | 杭州海康威视数字技术股份有限公司 | 一种显示方法、显示设备及显示系统 |
| TWI679895B (zh) * | 2017-12-15 | 2019-12-11 | 宏正自動科技股份有限公司 | 電子裝置及影像同步方法 |
| CN109739459A (zh) * | 2019-01-04 | 2019-05-10 | 深圳市芯智科技有限公司 | 一种基于dp接口和菊花链功能的拼接屏实现方法 |
| CN112702634B (zh) * | 2019-10-23 | 2023-10-20 | 西安诺瓦星云科技股份有限公司 | 图像显示方法、装置和系统以及显示屏控制器 |
| CN112422770A (zh) * | 2020-11-18 | 2021-02-26 | 厦门视诚科技有限公司 | 一种针对多台4k分辨率的视频处理器的同步方法及系统 |
| CN118658442A (zh) * | 2023-03-10 | 2024-09-17 | 华为技术有限公司 | 显示控制方法、电子设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693707A (zh) * | 2011-03-22 | 2012-09-26 | 联咏科技股份有限公司 | 显示装置与其驱动方法 |
| CN103067729A (zh) * | 2013-01-31 | 2013-04-24 | 利亚德光电股份有限公司 | 拼接屏体立体显示的同步信号处理方法及装置、拼接屏体 |
| CN103165104A (zh) * | 2011-12-12 | 2013-06-19 | 宁波Gqy视讯股份有限公司 | 用于拼接屏的视频信号同步显示方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1863006A1 (en) * | 2006-06-02 | 2007-12-05 | THOMSON Licensing | Method and circuit for controlling the backlight of a display apparatus |
-
2013
- 2013-06-28 CN CN201310269485.XA patent/CN103366714B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693707A (zh) * | 2011-03-22 | 2012-09-26 | 联咏科技股份有限公司 | 显示装置与其驱动方法 |
| CN103165104A (zh) * | 2011-12-12 | 2013-06-19 | 宁波Gqy视讯股份有限公司 | 用于拼接屏的视频信号同步显示方法 |
| CN103067729A (zh) * | 2013-01-31 | 2013-04-24 | 利亚德光电股份有限公司 | 拼接屏体立体显示的同步信号处理方法及装置、拼接屏体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103366714A (zh) | 2013-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103366714B (zh) | 拼接显示装置同步显示方法及系统 | |
| CN104375789B (zh) | 拼接屏的同步显示方法及系统 | |
| CN103701643B (zh) | 获取拼墙系统配置的方法、装置及拼墙系统 | |
| CN105897330A (zh) | 一种用于uwb高精度定位系统的信号同步方法 | |
| CN105929365A (zh) | 一种uwb高精度定位系统及定位方法 | |
| CN104506888B (zh) | 时钟同步装置、方法和系统 | |
| CN105634641B (zh) | 基于交换架构可级联网络通信的精确校时系统及方法 | |
| JP2016509425A (ja) | スプライススクリーンの立体表示の同期信号処理方法及び装置、スプライススクリーン | |
| CN104539931A (zh) | 一种多目相机系统、装置及同步方法 | |
| CN102006426B (zh) | 一种拼接系统的同步方法及其装置 | |
| CN103607270B (zh) | 提高Powerlink以太网同步性能的方法 | |
| CN104243079A (zh) | 一种实时以太网的微秒级时钟同步方法 | |
| CN104597878A (zh) | 工业控制系统的控制器时间同步方法 | |
| CN108206683A (zh) | 一种动态补偿脉冲电路 | |
| CN103595588A (zh) | 一种非同步以太网精确测量线路延时方法 | |
| CN103728893B (zh) | 一种探地雷达高精度时序控制电路 | |
| CN102915222B (zh) | 多灯光主控制器间时间同步方法及其实现装置 | |
| CN103024430A (zh) | 模拟rgb信号的控制显示方法和系统 | |
| US20170140735A1 (en) | Method and system for driving display panel | |
| CN108983036B (zh) | 一种基于电子式互感器的行波测距系统 | |
| CN102801923B (zh) | 一种视频矩阵切换延迟时确定方法、设备及系统 | |
| CN106209090A (zh) | 一种基于fpga的合并单元秒脉冲同步输出系统及方法 | |
| CN203722758U (zh) | 一种用于分布式视频系统的同步装置 | |
| CN103376397A (zh) | 一种异步电路的检测系统 | |
| CN102769505B (zh) | 一种实现时钟同步的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 510670 Guangdong Province, Guangzhou high tech Industrial Development Zone Kezhu Road No. 233 Patentee after: VTRON GROUP Co.,Ltd. Address before: 510663 Guangzhou province high tech Industrial Development Zone, Guangdong, Cai road, No. 6, No. Patentee before: VTRON TECHNOLOGIES Ltd. |
|
| CP03 | Change of name, title or address | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160302 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |