[go: up one dir, main page]

CN103345299A - 一种电压调整方法及相应的hpm、芯片和芯片系统 - Google Patents

一种电压调整方法及相应的hpm、芯片和芯片系统 Download PDF

Info

Publication number
CN103345299A
CN103345299A CN201310314426XA CN201310314426A CN103345299A CN 103345299 A CN103345299 A CN 103345299A CN 201310314426X A CN201310314426X A CN 201310314426XA CN 201310314426 A CN201310314426 A CN 201310314426A CN 103345299 A CN103345299 A CN 103345299A
Authority
CN
China
Prior art keywords
chip
hpm
delay
output value
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310314426XA
Other languages
English (en)
Other versions
CN103345299B (zh
Inventor
谢谦
王新入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201310314426.XA priority Critical patent/CN103345299B/zh
Publication of CN103345299A publication Critical patent/CN103345299A/zh
Priority to US14/337,948 priority patent/US8994447B2/en
Application granted granted Critical
Publication of CN103345299B publication Critical patent/CN103345299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Pulse Circuits (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

本申请公开了一种电压调整方法及相应的HPM、芯片和芯片系统。其中，所述方法用于调整芯片的工作电压，包括AVS模块和至少一个HPM，所述方法包括：所述AVS模块向所述HPM输出时钟信号；所述HPM根据所述时钟信号产生相应的脉冲信号，并至少对所述脉冲信号进行第一延时，以得到第一实际输出值，对所述脉冲信号进行第二延时，以得到第二实际输出值；所述AVS模块至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，获得拟合输出值，并通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压。通过上述方式，本申请能够使芯片正常工作的前提下有效降低芯片功耗。

Description

一种电压调整方法及相应的HPM、芯片和芯片系统
技术领域
本申请涉及集成电路技术领域，特别是涉及一种电压调整方法及相应的HPM、芯片和芯片系统。
背景技术
在如今讲究节能的时代，如何降低芯片的功耗，是当前很值得关注的问题。众所周知，芯片的功耗与工作电压有关，其工作电压越大，则功耗越大。芯片需要的最小工作电压由芯片中的关键路径决定，而芯片所需的最小工作电压也随所述关键路径所处的温度等方面的不同而变化。如果芯片使用固定工作电压，而在芯片的需要的最小工作电压较小时，会造成不必要的功耗。
为使芯片的功耗尽量处于最低状态，现有技术提供一种自适应电压调整（Adaptive Voltage Scaling，简称AVS）方法。请参阅图1，芯片110包括自适应电压调整AVS模块111及分别设置在所有关键路径附近的多个硬件性能监视器（Hardware Performance Monitor，简称HPM）112，HPM112实时反映芯片110内相应的关键路径随工艺、电压、温度（简称PVT）的变化。AVS模块111通过获取当前HPM112的输出值，并与自动测试机（Automatic Test Equipment，简称ATE）测试的基准值作比较。其中，所述基准值为所述芯片在任何温度下以最小工作电压工作时所述硬件性能监视器的输出值。当HPM112输出值小于该基准值，则表示芯片110当前的工作电压不足，因此，AVS模块111通过调压接口130控制外部电源芯片120向芯片110输出工作电压Vdd增大。反之，则表示芯片当前电压过高，AVS模块111通过调压接口130控制外部电源芯片120向芯片110输出工作电压Vdd减少。
请参阅图2，现有的HPM112包括生成模块1122和一个延时电路1121，一般，延时电路1121包括多个延时单元11211。当AVS模块111对HPM112发送时钟信号，使HPM112的生成模块1122向延时电路1121输入相应的脉冲信号，延时电路1121对输入信号进行延时后产生输出值，并向AVS模块发送。为了保证HPM112的输出值能够正确反映芯片110内相应的关键路径随PVT的变化，延时电路1121的延时单元11211的Vt类型必须与芯片110内关键路径的Vt类型相同。例如，请参阅图3，图3是不同Vt类在不同温度下所需要的最小工作电压。如果HPM112的Vt类型，即延时单元11211的Vt类型是UHVT，而芯片110的关键路径的Vt类型是LVT，由图3易得，在-40度状态下，HPM112所反映的芯片性能为：芯片需要的最小工作电压为0.82伏（V），而芯片110内的关键路径本身只需要0.78V，此时，则造成芯片功耗的浪费。
然而，在现有技术芯片中，为降低功耗，一般会采用多阈值（Multi-Vt）技术，因此，芯片内对应不同关键路径的Vt类型就有可能不同，此时，HPM内延时单元的Vt类型的选择则是个难题。例如，一个芯片中采用了SVT+HVT+UHVT类型的标准单元器件，则该芯片的不同关键路径的Vt类型也有可能为SVT、HVT或UHVT类型。这时，HPM选择任意一种类型的延时单元，均不能准确反映芯片的所有关键路径的性能。例如，如图3所示，如果HPM选择SVT类型的延时单元，在-40度时，HPM所反映的芯片性能为：芯片需要的工作电压为0.79V，而芯片内UHVT类型的关键路径实际需要0.82V。如果HPM采用UHVT类型的延时单元，在-40度时，HPM所反映的芯片性能为：芯片需要的工作电压为0.82V，而芯片内HVT类型的关键路径实际需要0.81V。
综上，基于现有的HPM，根本无法正确反映多阈值芯片系统内所有关键路径随PVT的变化，从而，AVS模块无法在保证在减低芯片功耗的同时，也使得芯片正常工作。
发明内容
本申请主要解决的技术问题是提供一种电压调整方法及相应的HPM、芯片和芯片系统，能够使芯片正常工作的前提下有效降低芯片功耗。
为解决上述技术问题，本申请第一方面提出一种电压调整方法，用于调整芯片的工作电压，包括自适应电压调整AVS模块和至少一个硬件性能监视器HPM，所述方法包括：所述AVS模块向所述HPM输出时钟信号；所述HPM根据所述时钟信号产生相应的脉冲信号，并至少对所述脉冲信号进行与所述芯片中随温度变化最快的第一阈值电压Vt类型相关的第一延时，以得到能够反映所述第一Vt类型的当前性能信息的第一实际输出值，对所述脉冲信号进行与所述芯片中随温度变化最慢的第二Vt类型相关的第二延时，以得到能够反映所述第二Vt类型的当前性能信息的第二实际输出值，将所述第一、第二实际输出值输出至所述AVS模块；所述AVS模块至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，获得能反映所述芯片当前关键路径的性能信息的拟合输出值，并通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压，其中，所述预设的基准值为所述芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。
结合第一方面，在第一方面的第一种可能的实施方式中，所述AVS模块至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，获得能反映所述芯片当前关键路径的性能信息的拟合输出值的步骤包括：所述AVS模块计算所述HPM的第一实际输出值乘以预设的第一权重得到第一乘积，以及计算所述HPM的第二实际输出值乘以预设的第二权重得到第二乘积，获得所述第一乘积和第二乘积的和，以作为所述HPM的拟合输出值。
结合第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式中，所述AVS模块向所述HPM输出时钟信号的步骤之前包括：获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值；采用最小二乘法，对所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值进行计算，获得所述预设的第一权重和预设的第二权重。
结合第一方面，在第一方面的第三种可能的实施方式中，所述通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压的步骤包括：所述AVS模块判断所述拟合输出值减去预设的基准值的差是大于零还是小于零；如果大于零，则确定所述芯片当前工作电压大于当前所需最小工作电压，并降低所述芯片的工作电压，如果小于零，则确定所述芯片当前工作电压小于当前所需最小工作电压，并调高所述芯片的工作电压。
为解决上述技术问题，本申请第二方面提出一种硬件性能监视器，至少包括第一延时电路和第二延时电路，其中，所述第一延时电路包括至少一个为第一阈值电压Vt类型的第一延时单元和一第一编码单元，所述至少一个第一延时单元的输出端和输入端首尾相接，以形成回路，所述第一编码单元根据所述至少一个第一延时单元的输出值进行编码，获得能够反映出所述第一延时单元的延时情况的第一实际输出值，进而反映出所述第一Vt类型的当前性能信息；所述第二延时电路包括至少一个为第二Vt类型的第二延时单元和一第二编码单元，所述至少一个第二延时单元的输出端和输入端首尾相接，以形成回路，所述第二编码单元根据所述至少一个第二延时单元的输出值进行编码，获得能够反映出所述第二延时单元的延时情况的第二实际输出值，进而反映出所述第二Vt类型的当前性能信息；其中，所述第一Vt类型与第二Vt类型为随温度变化的速率不同的Vt类型。
为了解决上述技术问题，本申请第三方面提出一种芯片，包括：自适应电压调整AVS模块和至少一个硬件性能监视器HPM，所述AVS模块与所述至少一个HPM耦接，其中，所述AVS模块包括输出单元、拟合单元和调整单元，所述输出单元用于输出时钟信号给所述HPM；所述HPM至少包括：生成模块、第一延时电路和第二延时电路，所述生成模块用于根据所述时钟信号，产生相应的脉冲信号，所述第一延迟电路用于对所述脉冲信号进行与所述芯片中随温度变化最快的第一阈值电压Vt类型相关的第一延时，以得到能够反映所述第一Vt类型的当前性能信息的第一实际输出值，所述第二延迟电路用于对所述脉冲信号进行与所述芯片中随温度变化最慢的第二Vt类型相关的第二延时，以得到能够反映所述第二Vt类型的当前性能信息的第二实际输出值，所述HPM至少将所述第一、第二实际输出值输出至所述AVS模块的拟合单元；所述AVS模块的拟合单元用于至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，得到能够反映所述芯片当前关键路径的性能信息的拟合输出值；所述调整单元用于通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压，其中，所述预设的基准值为所述芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。
结合第三方面，在第三方面的第一种可能的实施方式中，所述拟合单元具体用于计算所述HPM的第一实际输出值乘以预设的第一权重得到第一乘积，以及计算所述HPM的第二实际输出值乘以预设的第二权重得到第二乘积，获得所述第一乘积和第二乘积的和，以作为所述HPM的拟合输出值。
结合第三方面的第一种可能的实施方式，在第三方面的第二种可能的实施方式中，所述预设的第一权重和预设的第二权重具体由：获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值，并采用最小二乘法，对所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值进行计算，而获得。
结合第三方面，在第三方面的第三种可能的实施方式中，所述调整模块具体用于判断所述拟合输出值减去预设的基准值的差是大于零还是小于零，在大于零时，确定所述芯片当前工作电压大于当前所需最小工作电压，并降低所述芯片的工作电压，在小于零时，确定所述芯片当前工作电压小于当前所需最小工作电压，并调高所述芯片的工作电压。
结合第三方面，在第三方面的第四种可能的实施方式中，所述第一延时电路包括至少一个为所述第一Vt类型的第一延时单元和一第一编码单元，所述至少一个第一延时单元的输出端和输入端首尾相接，以形成回路，所述第一编码单元根据所述至少一个第一延时单元的输出值进行编码，获得能够反映出所述第一延时单元的延时情况的第一实际输出值，进而反映出所述第一Vt类型的当前性能信息，所述第二延时电路包括至少一个为所述第二Vt类型的第二延时单元和一第二编码单元，所述至少一个第二延时单元的输出端和输入端首尾相接，以形成回路，所述第二编码单元根据所述至少一个第二延时单元的输出值进行编码，获得能够反映出所述第二延时单元的延时情况的第二实际输出值，进而反映出所述第二Vt类型的当前性能信息。
结合第三方面的第四种可能的实施方式，在第三方面的第五种可能的实施方式中，所述HPM还包括第三延时电路，所述第三延时电路包括至少一个为所述第三Vt类型的第三延时单元和一第三编码单元，所述至少一个第三延时单元的输出端和输入端首尾相接，以形成回路，所述第三编码单元根据所述至少一个第三延时单元的输出值进行编码，获得能够反映出所述第三延时单元的延时情况的第三实际输出值，进而反映出所述第三Vt类型的当前性能信息，其中，所述第三Vt类型是所述芯片中随温度变化在最快和最慢之间的一种Vt类型；所述拟合单元具体用于根据所述第一、第二、第三实际输出值的权重，对所述第一、第二、第三实际输出值进行拟合，得到能够反映所述芯片关键路径的当前性能信息的拟合输出值
为解决上述技术问题，本申请第四方面提出一种芯片系统，所述芯片系统包括上面所述的芯片和电源芯片，所述电源芯片用于向所述芯片供电，所述芯片的AVS模块在确定需要调高芯片的工作电压时，指示所述电源芯片向所述芯片输入比原来工作电压高出预设值的工作电压，在确定需要降低芯片的工作电压时，指示所述电源芯片向所述芯片输入比原来工作电压低出预设值的工作电压。
本申请的有益效果是：区别于现有技术的情况，本申请通过在HPM中设置有至少两种的延时电路，所述两种延时电路分别采用为随温度变化最快和最慢的Vt类型的延时单元，使得可通过将HPM的实际输出值进行拟合，获得的HPM拟合输出值能准确反映出芯片当前关键路径的性能信息，进而通过对HPM拟合输出值的判断，实现芯片工作电压的适当调整，从而，实现芯片在正常工作的前提下有效降低芯片功耗。
附图说明
图1是现有技术中芯片的结构示意图；
图2是图1中的HPM的结构示意图；
图3是同一工艺下，不同Vt类型的标准单元器件的最小工作电压与温度的关系曲线图；
图4是本申请芯片一实施方式的结构示意图；
图5是图4中HPM的延时电路的电路示意图；
图6是本申请芯片另一实施方式的结构示意图；
图7是本申请芯片系统一实施方式的结构示意图；
图8是本申请电压调整方法一实施方式的流程图；
图9是本申请电压调整方法另一实施方式的流程图。
具体实施方式
下面结合附图和具体的实施方式进行说明。
图4是本申请芯片一实施方式的结构示意图。请参阅图4，本实施方式的芯片包括自适应电压调整AVS模块410、至少一个HPM420以及由至少两种Vt类型的标准单元器件构成的形成芯片功能的逻辑电路（图未示），所述至少一个HPM420分别设置于所述芯片的逻辑电路中的关键路径（图未示）附近。所述AVS模块410与所述至少一个HPM420耦接，以向HPM420发送时钟信号以使HPM420产生相应的脉冲信号，并对脉冲信号至少进行与芯片中随温度变化最快的第一Vt类型相关的第一延时和与芯片中随温度变化最慢的第二Vt类型相关的第二延时，并根据第一、第二延时相应产生实际输出值，AVS模块410接收HPM420的实际输出值并拟合成能反映芯片当前关键路径的性能信息的拟合输出值，并进行调整芯片工作电压。
对将HPM420的实际输出值拟合成可反映芯片当前关键路径的当性能信息的拟合输出值进行说明。HPM420包括生成模块423、第一延时电路421和第二延时电路422。HPM420中的生成模块423、每个延时电路421、422均与AVS模块410连接，生成模块423接收AVS模块410输出的时钟信号，并获取所述时钟信号的上升沿，根据所述上升沿产生脉冲信号，每个延时电路421、422对所述脉冲信号进行相应延时，并产生输出值并输出至AVS模块410。其中，第一延时电路421包括至少一个第一延时单元4211和第一编码单元4217，所述至少一个第一延时单元4211的输出端和输入端首尾相接，以形成回路。第一编码单元4217根据所述至少一个第一延时单元4211的输出值进行编码，获得能够反映出所述第一延时单元4211的延时情况的第一实际输出值，进而反映出所述第一Vt类型的当前性能信息。同理，第二延时电路422包括至少一个第二延时单元4221和一第二编码单元4227，所述至少一个第二延时单元4221的输出端和输入端首尾相接，以形成回路。第二编码单元4227根据所述至少一个第二延时单元4221的输出值进行编码，获得能够反映出所述第二延时单元4221的延时情况的第二实际输出值，进而反映出所述第二Vt类型的当前性能信息。
具体地，图5是图4中HPM的延时电路的电路示意图。请参阅图5，第一延时电路421和第二延时电路422的结构基本一致，本实施方式中，第一延时电路421和第二延时电路422均为环形振荡器，其中延时电路421、422包括至少一个延时单元4211、数目比延时单元4211多一个的第一D触发器4212、数目比延时单元4211多一个的第二D触发器4213、异或门4214、与数目延时单元4211相同的同或门4215、与门4216以及编码单元4217。
本实施方式中，第一延时电路421、第二延时电路422均包括31个延时单元4211。所述31个延时单元4211顺序连接。顺序连接的第一个延时单元4211的输入端42111和最后一个延时单元4211的输出端42112对应与与门4216的输出端42162和其中一个输入端42161连接。与门4216输出端42162及所有延时单元4211的输出端42112分别与对应的第一D触发器4212输入端42121连接。第一D触发器4212的输出端42122分别与对应的第二D触发器4213的输入端42131连接。通过对应的第一D触发器4212分别与顺序连接的第一个延时单元4211的输入端42111和最后一个延时单元4211的输出端42112间接连接的两个第二D触发器4213的输出端42132，分别与异或门4214的两个输入端42141连接。分别与相邻的两个延时单元4211的输出端42112间接连接的两个第二D触发器4213的输出端42132分别与对应同或门4215的两个输入端42151连接。异或门4214的输出端42142及所有同或门4215的输出端42152分别与编码单元4217连接，以使编码单元4217通过D触发器4212、4213获得与门4216和延时单元4211当前的输出值（即clk0至clk31），并对所述获得的输出值进行编码，以作为延时电路421的输出值。
延时单元4211包括缓冲器（buffer）及反相器（图未示），使得所述延时单元4211的输出值具有一定的延时t0，且输出值为输入值的逻辑非。因此顺序连接的相邻延时单元4211间的输出值是不同的。HPM420根据AVS模块410的时钟信号周期产生的脉冲信号osc_en为t1脉宽的高电平信号，HPM420将脉冲信号osc_en输入至顺序连接的延时单元4211，即离脉冲信号osc_en的下降沿或上升沿最近的相邻两个的延时单元4211的输出值相同。
假设t1为4t0，则在t1时刻clk0至clk31依次为1、0、1、0、0、1、0、1、0、1、0、1……1。HPM420使能D触发器4212、4213，使D触发器4212、4213的输出信号等于输入信号。因此，从左到右第二D触发器4213的输出值依次为clk0至clk31。当相邻延时单元4211的输出值相同，则与所述相邻的延时单元4211间接连接的同或门4215的输出值为1。对应地，从左至右异或门4214及同或门4215的输出信号分别为：0、0、0、0、1、0、0、0、0、0、0、0……0，并输入至编码单元4217。编码单元4217根据相应异或门4214、同或门4215的输出信号进行编码，并将编码输出值作为延时电路421的输出值。
在脉冲信号osc_en的脉宽不变情况下，当延时单元4211的延时t0不同，输出值为1的异或门4214及同或门4215也不同，进而编码单元4217的编码输出值也相应不同。因此，通过所述延时电路421输出值可反映出延时单元4211当前延时情况。
延时单元4211的延时与电压、温度有关。在正常工作电压范围内，同一温度下延时单元4211的工作电压越大，延时则越小，反之，同一温度下延时单元4211的延时越小，则反映出延时单元4211的工作电压越大。由于延时单元4211在任意温度下处于最小工作电压时的延时是相同的，即此时编码单元4217的输出值也相同。当确定延时单元4211在任意温度下处于最小工作电压时编码单元4217的基准输出值，可将当前温度和工作电压下编码单元4217输出值与基准输出值的比较，以确定当前温度下延时单元4211分别处于当前工作电压和最小工作电压时的延时变化，从而反映出延时单元4211当前工作电压与需要的最小工作电压的关系。
对Vt类型进行说明，具有不同阈值电压的标准单元器件即为不同的Vt类型。其中，所述阈值电压为数字逻辑电路中触发标准单元器件的“1”状态的最小电压。通常在同一工艺下，不同的Vt类型的标准单元器件需要的最小工作电压随温度变化的快慢也是不同的。例如，结合图3可知，由TSMC28HP工艺制作的标准单元器件中，LVT、SVT、HVT、UHVT四种不同的Vt类型随温度变化从慢到快依次为：LVT、SVT、HVT、UHVT。而相同Vt类型标准单元器件需要的最小工作电压随温度变化则是相同的。
因此，可根据延时电路421、422的编码单元4217的输出值，确定与延时单元4211相同的Vt类型在当前温度下所需的最小工作电压和当前工作电压的关系，即编码单元4217的输出值可实现反映芯片与延时单元4211Vt类型相同的关键路径的当前性能信息。对关键路径的Vt类型进行简单说明，关键路径是由多个标准单元器件构成的，故关键路径的Vt类型由其标准单元器件的Vt类型决定。一般，随温度变化快的Vt类型在同一温度下需要的最小工作电压最大，即关键路径中随温度变化快的Vt类型所需的最小工作电压即为关键路径所需最小工作电压，故关键路径的Vt类型即为关键路径中随温度变化快的Vt类型。
芯片的关键路径为芯片中时序裕量为最恶劣的逻辑路径。故芯片当前需要的最小工作电压即为芯片当前的关键路径需要的最小工作电压，而芯片的性能信息即为当前关键路径的性能信息。本实施方式中，芯片为多阈值系统，即芯片中设置有不同Vt类型的标准单元器件。一般，芯片的逻辑电路中的关键路径是多条的，对于多阈值芯片的不同的关键路径，其Vt类型也可能不同。在不同的条件下如温度不同或逻辑电路中的信号频率不同，所述信号经过的关键路径可能会不同的，即对于多阈值芯片，其在不同温度下的当前关键路径的Vt类型可能不同。例如，芯片的第一、第二、第三条关键路径的Vt类型分别为SVT、HVT、LVT类型，在-40摄氏度时，芯片的关键路径为SVT类型的第一条关键路径；在0摄氏度时，芯片的关键路径为HVT类型的第二条关键路径；在40摄氏度时，芯片的关键路径为LVT类型的第三条关键路径。故可通过控制随温度变化最快和随温度变化最慢的Vt类型的比例，拟合出芯片不同温度下的关键路径的Vt类型组合。
本实施方式中，HPM420设置在芯片中的关键路径附近，使得HPM420与该关键路径的环境因素相同（如所处温度相同），且HPM420的延时单元4211、4221工艺以及工作电压与相应关键路径相同，以实现通过HPM420的输出值监视所述HPM420附近的关键路径在当前温度和工作电压下的性能信息。HPM420的第一延时电路421的第一延时单元4211的Vt类型为芯片所使用的Vt类型随温度变化最快的第一Vt类型，所述第一延时单元4211对HPM420产生的脉冲信号进行的第一延时即与HPM420附近的芯片第一Vt类型的当前性能信息相对应，第一延时电路421根据第一延时产生能够反映所述第一Vt类型关键路径的当前性能信息的第一实际输出值。同理地，第二延时电路422的第二延时单元4221的Vt类型为芯片所使用的Vt类型中随温度变化最慢的第二Vt类型。第二延时电路422根据第二延时单元4221的第二延时产生能够反映芯片中第二Vt类型关键路径的当前性能信息的第二实际输出值。通过控制第一、第二实际输出值的权重，拟合出对应芯片当前关键路径的Vt类型的拟合输出值，以正确反映出来所述芯片的当前性能信息。
AVS模块410获得HPM420的第一、第二实际输出值后，通过控制第一、第二实际输出值的比例，拟合出对应芯片当前关键路径的Vt类型的拟合输出值，以能够反映所述HPM420附近的芯片当前关键路径的当前性能信息。所述关键路径的当前性能信息即为关键路径的当前工作电压是否满足工作需求的情况。AVS模块410拟合输出值，确定当前关键路径的当前工作电压与当前所需的最小工作电压的关系，以相应控制外部电源模块（图未示）调整芯片的工作电压。当然，AVS模块未必经控制外部电源模块调整芯片的工作电压，在其他芯片包括电源模块的实施方式中，AVS模块则控制芯片中的电源模块以调整芯片工作电压，故不作限定。
请参阅图6，图6是本申请芯片另一实施方式的结构示意图。本实施方式中的芯片与上述实施方式所描述的芯片结构基本一致，更具体地，芯片的AVS模块610包括输出单元611、拟合单元612和调整单元613。
输出单元611用于向HPM620输出时钟信号，以使HPM620根据所述时钟信号产生相应的脉冲信号，并对脉冲信号进行与芯片关键路径当前状态相应的延时以产生相应输出值。
本实施方式中，HPM620的第一延时单元6211对脉冲信号进行第一延时而产生第一实际输出值，第二延时单元6221对脉冲信号进行第二延时而产生第二实际输出值，其中，由于第一延时单元6211的Vt类型为芯片中的第一Vt类型，第二延时单元6211的Vt类型为芯片中的第二Vt类型，故第一、第二实际输出值分别能够反映出芯片中第一、第二Vt类型的当前性能信息。
拟合单元612用于至少获取HPM620的第一、第二实际输出值，并将所述第一、第二实际输出值进行拟合，以获得反映相应当前关键路径的性能信息的拟合输出值，将所述拟合输出值输出至调整单元613。拟合单元612通过控制第一实际输出值和第二实际输出值的比例获得拟合输出值，以使HPM620的拟合输出值与芯片中所述HPM620附近的关键路径的Vt类型对应，即能够反映芯片相应当前关键路径的性能信息。
调整单元613用于根据所述拟合输出值，确定所述芯片当前工作电压与当前所需最小工作电压的关系，进而调整所述芯片的工作电压。具体地，调整单元613将HPM620的拟合输出值与预存的所述HPM620的基准值作比较，以确定所述芯片当前工作电压与当前所需最小工作电压的关系，在当前芯片的工作电压高于最小工作电压时，AVS模块610控制外部电源模块（图未示）降低芯片的工作电压。在表示当前芯片的工作电压低于最小工作电压时，AVS模块610控制外部电源模块调高芯片的工作电压。在当前芯片的工作电压为最小工作电压时，AVS模块610控制外部电源模块保持当前芯片的工作电压。
更进一步地，本申请还提供芯片的另一实施方式，所述芯片与上一实施方式的结构基本一致。较于上一实施方式，
本实施方式中的拟合单元具体用于计算所述HPM的第一实际输出值乘以预设的第一权重得到第一乘积，以及计算所述HPM的第二实际输出值乘以预设的第二权重得到第二乘积，获得所述第一乘积和第二乘积的和，以作为所述HPM的拟合输出值。拟合单元提前获得所述第一权重α和第二权重β，在获得HPM的第一实际输出值X1和第二实际输出值X2后，根据X拟合=X1×α+X2×β，获得所述HPM的拟合输出值X拟合。即通过所述第一权重和第二权重控制所述第一实际输出值和第二实际输出值的比例，以获得能够反映所述芯片内关键路径当前性能信息的拟合输出值。
调整单元具体用于判断所述拟合输出值减去预设的基准值的差是大于零还是小于零，在大于零时，确定所述芯片当前工作电压大于当前所需最小工作电压，并降低所述芯片的工作电压，在小于零时，确定所述芯片当前工作电压小于当前所需最小工作电压，并调高所述芯片的工作电压，其中，所述预设的基准值为所述芯片在任何温度下以最小工作电压工作时所述硬件性能监视器的拟合输出值。
调整单元获得HPM的拟合输出值后，根据公式S=X拟合-Rrcc，获得所述HPM的拟合输出值减去预设的基准值Rrcc的差S，并判断所述S是大于零还是小于零。所述基准值Rrcc为保证所述芯片在任何温度下以最小工作电压工作的HPM的拟合输出值。进一步地，调整单元还用于从自动测试机测试的数据中获取所述芯片在任何温度下以最小工作电压工作的HPM的实际输出值，并分别根据预设的第一、第二权重对HPM的实际输出值进行拟合得到基准值Rrcc，并保存所述基准值Rrcc。
本实施方式中，在HPM的拟合输出值减去基准值的差大于零时，则表示所述芯片当前工作电压高于需要的最小工作电压。调整单元控制外部电源模块输出低于原来工作电压10mV的工作电压，然后，所述AVS模块继续获取HPM的第一、第二实际输出值，以拟合得到拟合输出值。调整单元继续根据所述拟合输出值，判断当前HPM的拟合输出值减去基准值的差是大于零还是小于零。在所述差仍大于零时，调整单元继续控制外部电源模块输出低于上一工作电压10mV的工作电压，直至所述差为零，或者所述差开始小于零并将当前工作电压调高10mV作为芯片的当前工作电压。
同理地，在HPM的拟合输出值减去基准值的差小于零时，则表示所述芯片当前工作电压低于需要的最小工作电压。调整单元控制外部电源模块输出高于原来工作电压10mV的工作电压，然后，所述AVS模块继续获取HPM的第一、第二实际输出值，以拟合得到拟合输出值。调整单元继续根据所述拟合输出值，判断当前HPM的拟合输出值减去基准值的差是大于零还是小于零。在所述差仍小于零时，调整单元继续控制外部电源模块输出高于上一工作电压10mV的工作电压，直至所述差为零，或开始大于零为止。
当然，在其他实施方式中，可采用比10mV大或者小的电压差，作为所述芯片的工作电压的每次降低或调高的电压参数，在此不作限定。
进一步优化地，调整单元进一步用于判断所述HPM的拟合输出值减去基准值的差是大于零还是小于零，并判断所述HPM的拟合输出值减去基准值的差是否大于预设的阈值，在拟合输出值减去基准值的差大于零且大于预设的阈值时，降低芯片的工作电压，在拟合输出值减去基准值的差小于零且大于预设的阈值时，调高芯片的工作电压。在所述HPM的拟合输出值减去基准值的差小于预设的阈值，调整单元则确定芯片当前的工作电压与芯片最小工作电压非常接近，无需对芯片当前工作电压进行调整。其中，所述预设的阈值可根据实际应用设置为不同值，在此不作限定。
本实施方式还提供获得预设的第一、第二权重的的过程。
（1）从自动测试机测试的数据中获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值。
本实施方式是对所述芯片在-40至120摄氏度之间每隔5摄氏度进行对其最小工作电压的获取。当然，在其他实施方式中，可根据实际情况，获取更大范围或更小的温度范围内所述芯片的最小工作电压，同时，也可在温度范围内相隔更大或更小的温度差，如相隔10或1摄氏度，随机抽取部分温度进行芯片的最小工作电压获取，在此不作限定。此外，本实施方式获取某一温度下，所述芯片处于不同工作电压时HPM的第一、第二实际输出值，可根据所述芯片的一般的工作电压的范围，对处于所述范围内的部分工作电压时的HPM的实际输出值进行获取，例如，所述芯片一般工作电压的范围为0.5V到1V，可设定0.5V到1V内的每相差0.01V的电压作为工作电压，并获取在0.5V到1V内每相差0.01V的所有电压下HPM的对应的所有实际输出值。
当然，在其他实施方式中，还可以直接从芯片投片时测试获得的数据中获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的实际输出值，在此不作限定。
（2）根据所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值，采用最小二乘法获得所述第一权重和第二权重，并向所述拟合单元发送。
对采用最小二乘法获得第一、第二权重进行说明：
首先，根据获取得所述不同温度下的最小工作电压，得出所述芯片需要的最小工作电压与温度的实际关系曲线。
其次，先为第一权重α和第二权重β取第一组值，其中，所述第一权重α和第二权重β之和为1。例如，第一权重α和第二权重β的第一组值为α=0,β=1。
在获得所述芯片分别在不同温度下的最小工作电压之后，根据获取的所述芯片在某一温度下处于最小工作电压时HPM的第一、第二实际输出值，以及公式Rrcc=X1Vmin×α+X2Vmin×β，计算出基准值Rrcc。例如，X1Vmin=0.3,X2Vmin=0.4，根据上式得Rrcc=0.4。其中，X1Vmin和X2Vmin分别是芯片在某一温度下处于最小工作电压时HPM的第一延时电路的第一实际输出值和第二延时电路的第二实际输出值。所述基准值为芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。需要说明的是，在本实施方式中，基准值直接由Rrcc=X1Vmin×α+X2Vmin×β得出，但在其他实际应用实施方式中，考虑到实际情况，所述基准值在上式的基础上还需要加上一预设的裕值，以保证基准值能够反映芯片在任何温度下处于最小工作电压的性能。
再根据在某一温度下，所述芯片处于不同工作电压时HPM的第一、第二实际输出值、上述获得的基准值Rrcc以及S=(X1×α+X2×β)-Rrcc，计算出在某一温度下，对应芯片不同工作电压下的SVi，从所述SVi中获得等于零或者最接近零的SVmin，进而根据所述SVmin对应的一组HPM实际输出值确定所述芯片的最小工作电压。例如，所述芯片40摄氏度时，在工作电压分别为V1=0.75V、V2=0.76V、V3=0.77V时，HPM的实际输出值分别为X1V1=0.1，X2V1=0.2、X1V2=0.3,X2V2=0.4、X1V3=0.5,X2V3=0.6，根据上述获得的基准值Rrcc=0.4、α=0,β=1以及S=(X1×α+X2×β)-Rrcc，分别计算出SV1=-0.2、SV2=0、SV3=0.2，由上可知SV2=0，即在α=0,β=1时，所述芯片在40摄氏度可能需要的最小工作电压为Vmin=V2=0.76V。
同理地，根据在其他温度下，所述芯片的不同工作电压时HPM的实际输出值，可获得在α=0,β=1时，所述芯片在所有温度下需要的最小工作电压，并得到在α=0,β=1时，所述芯片需要的最小工作电压与温度的第一可能关系曲线。
在获得α=0,β=1时，所述芯片需要的最小工作电压与温度的第一可能关系曲线之后，再给第一权重α和第二权重β取第二组值，并根据上述步骤，获得在第一权重α和第二权重β取第二组值时，所述芯片需要的最小工作电压与温度的第二可能关系曲线。依此类推，以获得第一权重α和第二权重β取所有值时，所述芯片需要的最小工作电压与温度的所有可能关系曲线。其中，第一权重α和第二权重β取值时，必须满足第一权重α和第二权重β之和为1的条件。本实施方式中，第一权重α和第二权重β取值为在0至1的范围内每相差0.1取一次值，例如，第一权重α和第二权重β分别取：α=0,β=1，α=0.1,β=0.9，α=0.2,β=0.8……α=1,β=0上述十组数值，并分别获取在上述十组数值时，所述芯片需要的最小工作电压与温度的可能关系曲线。可以理解的是，第一权重α和第二权重β取值并不限为在0至1的范围内每相差0.1取一次值，在其他实施方式中，第一权重α和第二权重β取值可为在0至1的范围内以更大或者更小的数值间隔进行取值，在此不作限定。
最后，分别计算出所述芯片需要的最小工作电压与温度的实际关系曲线与所述芯片需要的最小工作电压与温度的每条可能关系曲线的向量距离，获得所述芯片需要的最小工作电压与温度的实际关系曲线距离最短的所述芯片需要的最小工作电压与温度的可能关系曲线，并获得所述可能关系曲线对应的第一权重α和第二权重β的值。
需要说明的是，所述第一权重和第二权重的确定并不限于最小二乘法，在其他实施方式中，可使用任意能够确定所述第一权重和第二权重使得HPM的拟合值能够正确反映所述芯片内关键路径当前的性能信息的拟合输出值的方式进行确定，在此不作限定。可选地，对于包括两个以上的延时电路的HPM，类似与最小二乘法，本申请可根据所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的所述两个以上的延时电路的实际输出值，采用多维最小二乘法确定所述第一权重和第二权重。
另外，本发明中的HPM并不仅限包括两个延时电路，在其他实施方式中，HPM还可包括两个以上的延时电路，而在所述两个以上延时电路中至少包括延时单元的Vt类型分别为芯片使用的随温度变化最快和最慢的Vt类型的两个延时电路。例如，在再一实施方式中，HPM包括如上所述的第一、第二延时电路外，还包括第三延时电路，同理地，第三延时电路包括至少一个为所述第三Vt类型的第三延时单元和一第三编码单元，所述至少一个第三延时单元的输出端和输入端首尾相接，以形成回路，所述第三编码单元根据所述至少一个第三延时单元的输出值进行编码，获得能够反映出所述第三延时单元的延时情况的第三实际输出值，进而反映出所述第三Vt类型的当前性能信息，其中，所述第三Vt类型是所述芯片中随温度变化在最快和最慢之间的一种Vt类型。所述AVS模块的拟合单元根据所述第一、第二、第三实际输出值的权重，对所述第一、第二、第三实际输出值进行拟合，得到能够反映所述芯片当前关键路径的性能信息的拟合输出值。
本申请还提供一种芯片系统的实施方式，请参阅图7，图7是本申请芯片系统一实施方式的结构示意图。芯片系统包括一芯片710、电源芯片720及调压接口730，其中，所述芯片710为上面实施方式所述的芯片，故对所述芯片710不作赘述，如有需要，请参阅图4至图6及上面实施方式的文字描述。
所述芯片710与电源芯片720耦接，调压接口730分别与芯片710的AVS模块711和电源芯片720耦接。
所述电源芯片720用于向所述芯片710供电，所述芯片710的AVS模块711在确定需要调高芯片710的工作电压时，通过调压接口730指示所述电源芯片720向所述芯片710输入比原来工作电压高出预设值的工作电压，在确定需要降低芯片710的工作电压时，通过调压接口730指示所述电源芯片720向所述芯片710输入比原来工作电压低出预设值的工作电压。
图8是本申请电压调整方法一实施方式的流程图。请参阅图8，所述方法用于调整如上面实施方式所述的芯片的工作电压，所述方法包括以下步骤：
步骤S801：AVS模块向HPM输出时钟信号。
AVS模块向HPM输出时钟信号，以使HPM根据所述时钟信号产生相应脉宽的脉冲信号，并对脉冲信号进行与芯片关键路径当前状态相应的延时以产生相应输出值。
步骤S802：HPM根据所述时钟信号产生相应的脉冲信号，并至少对所述脉冲信号进行与所述芯片中随温度变化最快的第一Vt类型相关的第一延时，以得到能够反映所述第一Vt类型的当前性能信息的第一实际输出值、对所述脉冲信号进行与所述芯片中随温度变化最慢的第二Vt类型相关的第二延时，以得到能够反映所述第二Vt类型的当前性能信息的第二实际输出值，将所述第一、第二实际输出值输出至所述AVS模块。
本实施方式中，HPM设置在芯片中的关键路径附近，以使HPM与该关键路径处于相同的温度环境，且HPM的工艺与工作电压与相应关键路径相同，从而保证HPM输出值能够反映出相应关键路径在当前温度和工作电压下的性能信息。所述HPM至少包括第一延时电路和第二延时电路，第一延时电路包括至少一个第一延时单元，第二延时电路包括至少一个第二延时单元。其中，第一延时单元的Vt类型为芯片中随温度变化最快的第一Vt类型，第二延时单元的Vt类型为芯片中随温度变化最慢的第二Vt类型。
HPM根据所述时钟信号产生相应的脉冲信号，并将产生的具有一定脉宽的脉冲信号至少分别输入至第一、第二延时电路，第一延时电路的第一延时单元对脉冲信号进行第一延时而产生第一实际输出值，第二延时电路的第二延时单元对脉冲信号进行第二延时而产生第二实际输出值。其中，由于第一延时单元的Vt类型为芯片中的第一Vt类型，第二延时单元的Vt类型为芯片中的第二Vt类型，故所述第一延时与第一Vt类型的关键路径的当前性能信息相对应，第二延时与第二Vt类型的关键路径的当前性能信息相对应，第一、第二实际输出值分别能够反映出芯片中第一、第二Vt类型的当前性能信息。
步骤S803：AVS模块至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，获得能反映所述芯片当前关键路径的性能信息的拟合输出值，并通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压。
AVS模块至少获取HPM第一、第二实际输出值，通过控制第一实际输出值和第二实际输出值的比例，获得拟合输出值，以使HPM的拟合输出值与芯片中所述HPM附近的关键路径的Vt类型对应，即能够反映芯片相应关键路径的当前性能信息。
AVS模块获得HPM的拟合输出值后，将HPM的拟合输出值与预存的所述HPM的基准值作比较，以确定所述芯片当前工作电压与当前所需最小工作电压的关系，如果当前芯片的工作电压高于最小工作电压，则AVS模块降低芯片的工作电压。如果表示当前芯片的工作电压低于最小工作电压，则AVS模块调高芯片的工作电压。如果当前芯片的工作电压为最小工作电压，则AVS模块保持当前芯片的工作电压。，其中，所述预设的基准值为所述芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。
图9是本申请电压调整方法另一实施方式的流程图。请参阅图9，本实施方式中，所述方法包括以下步骤：
步骤S901：AVS模块向HPM输出时钟信号。
AVS模块向HPM输出时钟信号，以使HPM根据所述时钟信号产生相应脉宽的脉冲信号，并对脉冲信号进行与芯片关键路径当前状态相应的延时以产生相应输出值。
步骤S902：HPM根据所述时钟信号产生相应的脉冲信号，并至少对所述脉冲信号进行与所述芯片中随温度变化最快的第一Vt类型相关的第一延时，以得到能够反映所述第一Vt类型的当前性能信息的第一实际输出值、对所述脉冲信号进行与所述芯片中随温度变化最慢的第二Vt类型相关的第二延时，以得到能够反映所述第二Vt类型的当前性能信息的第二实际输出值，将所述第一、第二实际输出值输出至所述AVS模块。
本实施方式中，HPM设置在芯片中的关键路径附近，以使HPM与该关键路径处于相同的温度环境，且HPM的工艺与工作电压与相应关键路径相同，从而保证HPM输出值能够反映出相应关键路径在当前温度和工作电压下的性能信息。HPM根据所述时钟信号产生相应的脉冲信号，并将产生的具有一定脉宽的脉冲信号至少分别输入至第一、第二延时电路，第一延时电路的第一延时单元对脉冲信号进行第一延时而产生第一实际输出值，第二延时电路的第二延时单元对脉冲信号进行第二延时而产生第二实际输出值。其中，第一、第二实际输出值分别能够反映出芯片中第一、第二Vt类型的当前性能信息。
步骤S903：AVS模块计算所述HPM的第一实际输出值乘以预设的第一权重得到第一乘积，以及计算所述HPM的第二实际输出值乘以预设的第二权重得到第二乘积，获得所述第一乘积和第二乘积的和，以作为所述HPM的拟合输出值。
所述AVS模块提前获得所述第一权重α和第二权重β，在获得HPM的第一实际输出值X1和第二实际输出值X2后，根据X拟合=X1×α+X2×β，获得所述HPM的拟合输出值X拟合。即通过所述第一权重和第二权重控制所述第一实际输出值和第二实际输出值的比例，以获得能够反映所述芯片内关键路径当前性能信息的拟合输出值。
其中，所述第一权重和第二权重可采用最小二乘法确定。具体地，
（1）从自动测试机测试的数据中获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值。
本实施方式是对所述芯片在-40至120摄氏度之间每隔5摄氏度进行对其最小工作电压的获取。当然，在其他实施方式中，可根据实际情况，获取更大范围或更小的温度范围内所述芯片的最小工作电压，同时，也可在温度范围内相隔更大或更小的温度差，如相隔10或1摄氏度，随机抽取部分温度进行芯片的最小工作电压获取，在此不作限定。
此外，本实施方式中获取某一温度下，所述芯片处于不同工作电压时HPM的第一、第二实际输出值，可根据所述芯片的一般的工作电压的范围，对处于所述范围内的部分工作电压时的HPM的实际输出值进行获取，例如，所述芯片一般工作电压的范围为0.5V到1V，可设定0.5V到1V内的每相差0.01V的电压作为工作电压，并获取在0.5V到1V内每相差0.01V的所有电压下HPM的对应的所有实际输出值。
当然，在其他实施方式中，还可以直接从芯片投片时测试获得的数据中获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的实际输出值，在此不作限定。
（2）根据所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值，采用最小二乘法获得所述第一权重和第二权重。
首先，根据获取得所述不同温度下的最小工作电压，得出所述芯片需要的最小工作电压与温度的实际关系曲线。
其次，先为第一权重α和第二权重β取第一组值，其中，所述第一权重α和第二权重β之和为1。例如，第一权重α和第二权重β的第一组值为α=0,β=1。
在获得所述芯片分别在不同温度下的最小工作电压之后，根据获取的所述芯片在某一温度下处于最小工作电压时HPM的第一、第二实际输出值，以及公式Rrcc=X1Vmin×α+X2Vmin×β，计算出基准值Rrcc。例如，X1Vmin=0.3,X2Vmin=0.4，根据上式得Rrcc=0.4。其中，X1Vmin和X2Vmin分别是所述芯片在某一温度下处于最小工作电压时HPM的第一延时电路的第一实际输出值和第二延时电路的第二实际输出值。所述基准值为芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。由于在任意温度处于最小工作电压时，HPM的输出值为相同值，故所述基准值可通过任意温度下芯片处于最小工作电压时的第一实际输出值和第二实际输出值计算得到。需要说明的是，在本实施方式中，基准值直接由Rrcc=X1Vmin×α+X2Vmin×β得出，但在其他实际应用实施方式中，考虑到实际情况，所述基准值在上式的基础上还需要加上一预设的裕值，以保证基准值能够反映芯片在任何温度下处于最小工作电压的性能。
根据在某一温度下，所述芯片处于不同工作电压时HPM的第一、第二实际输出值、上述获得的基准值Rrcc以及S=(X1×α+X2×β)-Rrcc，计算出在某一温度下，对应芯片不同工作电压下的SVi，从所述SVi中获得等于零或者最接近零的SVmin，进而根据所述SVmin对应的一组HPM实际输出值确定所述芯片的最小工作电压。例如，所述芯片40摄氏度时，在工作电压分别为V1=0.75V、V2=0.76V、V3=0.77V时，HPM的实际输出值分别为X1V1=0.1，X2V1=0.2、X1V2=0.3,X2V2=0.4、X1V3=0.5,X2V3=0.6，根据上述获得的基准值Rrcc=0.4、α=0,β=1以及S=(X1×α+X2×β)-Rrcc，分别计算出SV1=-0.2、SV2=0、SV3=0.2，由上可知SV2=0，即在α=0,β=1时，所述芯片在40摄氏度可能需要的最小工作电压为Vmin=V2=0.76V。
同理地，根据在其他温度下，所述芯片的不同工作电压时HPM的实际输出值，获得在α=0,β=1时，所述芯片在所有温度下需要的最小工作电压，并得到在α=0,β=1时，所述芯片需要的最小工作电压与温度的第一可能关系曲线。
在获得α=0,β=1时，所述芯片需要的最小工作电压与温度的第一可能关系曲线之后，再给第一权重α和第二权重β取第二组值，并根据上述步骤，获得在第一权重α和第二权重β取第二组值时，所述芯片需要的最小工作电压与温度的第二可能关系曲线。依此类推，获得第一权重α和第二权重β取所有值时，所述芯片需要的最小工作电压与温度的所有可能关系曲线。其中，第一权重α和第二权重β取值时，必须满足第一权重α和第二权重β之和为1的条件。本实施方式中，第一权重α和第二权重β取值为在0至1的范围内每相差0.1取一次值，例如，第一权重α和第二权重β分别取：α=0,β=1，α=0.1,β=0.9，α=0.2,β=0.8……α=1,β=0上述十组数值，并分别获取在上述十组数值时，所述芯片需要的最小工作电压与温度的可能关系曲线。可以理解的是，第一权重α和第二权重β取值并不限为在0至1的范围内每相差0.1取一次值，在其他实施方式中，第一权重α和第二权重β取值可为在0至1的范围内以更大或者更小的数值间隔进行取值，在此不作限定。
最后，分别计算出所述芯片需要的最小工作电压与温度的实际关系曲线与所述芯片需要的最小工作电压与温度的每条可能关系曲线的向量距离，获得所述芯片需要的最小工作电压与温度的实际关系曲线距离最短的所述芯片需要的最小工作电压与温度的可能关系曲线，并获得所述可能关系曲线对应的第一权重α和第二权重β的值。例如，α=0.1,β=0.9时获得的芯片需要的最小工作电压与温度的可能关系曲线与所述芯片需要的最小工作电压与温度的实际关系曲线距离最短，即获得第一权重α为0.1，第二权重β为0.9。
需要说明的是，所述第一权重和第二权重的确定并不限于最小二乘法，在其他实施方式中，可使用任意能够确定所述第一权重和第二权重使得HPM的拟合值能够正确反映所述芯片内关键路径当前的性能信息的拟合输出值的方式进行确定，在此不作限定。可选地，对于包括两个以上的延时电路的HPM，类似与最小二乘法，本申请中的AVS模块可根据所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的所述两个以上的延时电路的实际输出值，采用多维最小二乘法确定所述第一权重和第二权重。另外，所述第一权重和第二权重的确定可由所述芯片、任意可采用最小二乘法确定第一权重和第二权重的装置或者技术人员执行，在此不作限定。
步骤S904：AVS模块判断所述HPM的拟合输出值减去预设的基准值的差是大于零还是小于零。
AVS模块获得HPM的拟合输出值后，根据公式S=X拟合-Rrcc，获得所述HPM的拟合输出值减去预设的基准值Rrcc的差S，并判断所述S是大于零还是小于零，如果大于零，则执行步骤S905，如果小于零，则执行步骤S906。所述基准值Rrcc为保证所述芯片在任何温度下以最小工作电压工作的HPM的拟合输出值。
进一步地，在执行步骤S904之前，AVS模块从自动测试机测试的数据中获取所述芯片在任何温度下以最小工作电压工作的HPM的第一、第二实际输出值，并分别根据预设的第一、第二权重对HPM的第一、第二实际输出值进行拟合得到基准值Rrcc，并保存在本地。
步骤S905：AVS模块确定所述芯片当前工作电压大于当前所需最小工作电压，并降低所述芯片的工作电压。
当所述HPM的拟合输出值减去基准值Rrcc的差S大于零时，则表示所述芯片当前工作电压高于需要的最小工作电压，故降低所述芯片的工作电压。本实施方式中，AVS模块控制外部电源模块输出低于原来工作电压10mV的工作电压，再执行上述步骤S901至步骤S904，如果所述S仍大于零，则控制外部电源模块输出低于上一工作电压10mV的工作电压，重复上述步骤，直至所述S为零，或者所述S开始小于零并将当前工作电压调高10mV。当然，在其他实施方式中，采用比10mV大或者小的电压差，作为所述芯片的工作电压的每次降低的电压参数，在此不作限定。
步骤S906：AVS模块确定所述芯片当前工作电压小于当前所需最小工作电压，并调高所述芯片的工作电压。
当所述HPM的拟合输出值减去基准值Rrcc的差S小于零时，则表示所述芯片当前工作电压低于需要的最小工作电压，故调高所述芯片的工作电压。本实施方式中，AVS模块控制外部电源模块输出高于原来工作电压10mV的工作电压，再执行上述步骤S901至步骤S904，如果所述S仍小于零，则控制外部电源模块输出高于上一工作电压10mV的工作电压，重复上述步骤，直至所述S为零，或开始大于零为止。当然，在其他实施方式中，采用比10mV大或者小的电压差，作为所述芯片的工作电压的每次调高的电压参数，在此不作限定。
进一步优化地，AVS模块判断所述HPM的拟合输出值减去基准值的差是大于零还是小于零，并判断所述HPM的拟合输出值减去基准值的差是否大于预设的阈值，如果拟合输出值减去基准值的差大于零且大于预设的阈值，则降低芯片的工作电压。如果拟合输出值减去基准值的差小于零且大于预设的阈值，则调高芯片的工作电压。如果所述HPM的拟合输出值减去基准值的差小于预设的阈值，则认为芯片当前的工作电压与芯片最小工作电压非常接近，无需对芯片当前工作电压进行调整。其中，所述预设的阈值可根据实际应用设置为不同值，在此不作限定。
当然，AVS模块未必经控制外部电源模块调整芯片的工作电压，在其他芯片包括电源模块的实施方式中，AVS模块则控制芯片中的电源模块以调整芯片工作电压，故不作限定。
本申请还提供HPM的实施方式，所述HPM至少包括第一延时电路和第二延时电路，所述第一延时电路包括至少一个为第一Vt类型的第一延时单元和一第一编码单元，所述至少一个第一延时单元的输出端和输入端首尾相接，以形成回路，所述第一编码单元根据所述至少一个第一延时单元的输出值进行编码，获得能够反映出所述第一延时单元的延时情况的第一实际输出值，进而反映出所述第一Vt类型的当前性能信息。所述第二延时电路包括至少一个为第二Vt类型的第二延时单元和一第二编码单元，所述至少一个第二延时单元的输出端和输入端首尾相接，以形成回路，所述第二编码单元根据所述至少一个第二延时单元的输出值进行编码，获得能够反映出所述第二延时单元的延时情况的第二实际输出值，进而反映出所述第二Vt类型的当前性能信息。
其中，所述第一Vt类型与第二Vt类型为随温度变化的速率不同的Vt类型。具体HPM的说明请参阅图4至图7及本申请芯片的相关实施方式的相关文字描述，在此不再赘述。
通过上述方案，本申请通过在HPM中设置有至少两种的延时电路，所述两种延时电路分别采用为随温度变化最快和最慢的Vt类型的延时单元，使得可通过将HPM的实际输出值进行拟合，获得的HPM拟合输出值能准确反映出芯片当前关键路径的性能信息，进而通过对HPM拟合输出值的判断，实现芯片工作电压的适当调整，从而，实现芯片在正常工作的前提下有效降低芯片功耗。
在本申请所提供的几个实施方式中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（processor）执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (12)

1.一种电压调整方法，用于调整芯片的工作电压，其特征在于，所述芯片包括自适应电压调整AVS模块和至少一个硬件性能监视器HPM，所述方法包括：
所述AVS模块向所述HPM输出时钟信号；
所述HPM根据所述时钟信号产生相应的脉冲信号，并至少对所述脉冲信号进行与所述芯片中随温度变化最快的第一阈值电压Vt类型相关的第一延时，以得到能够反映所述第一Vt类型的当前性能信息的第一实际输出值，对所述脉冲信号进行与所述芯片中随温度变化最慢的第二Vt类型相关的第二延时，以得到能够反映所述第二Vt类型的当前性能信息的第二实际输出值，将所述第一、第二实际输出值输出至所述AVS模块；
所述AVS模块至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，获得能反映所述芯片当前关键路径的性能信息的拟合输出值，并通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压，其中，所述预设的基准值为所述芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。
2.根据权利要求1所述的方法，其特征在于，所述AVS模块至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，获得能反映所述芯片当前关键路径的性能信息的拟合输出值的步骤包括：
所述AVS模块计算所述HPM的第一实际输出值乘以预设的第一权重得到第一乘积，以及计算所述HPM的第二实际输出值乘以预设的第二权重得到第二乘积，获得所述第一乘积和第二乘积的和，以作为所述HPM的拟合输出值。
3.根据权利要求2所述的方法，其特征在于，所述AVS模块向所述HPM输出时钟信号的步骤之前包括：
获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值；
采用最小二乘法，对所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值进行计算，获得所述预设的第一权重和预设的第二权重。
4.根据权利要求1所述的方法，其特征在于，所述通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压的步骤包括：
所述AVS模块判断所述拟合输出值减去预设的基准值的差是大于零还是小于零；
如果大于零，则确定所述芯片当前工作电压大于当前所需最小工作电压，并降低所述芯片的工作电压，如果小于零，则确定所述芯片当前工作电压小于当前所需最小工作电压，并调高所述芯片的工作电压。
5.一种硬件性能监视器，其特征在于，至少包括第一延时电路和第二延时电路，其中，
所述第一延时电路包括至少一个为第一阈值电压Vt类型的第一延时单元和一第一编码单元，所述至少一个第一延时单元的输出端和输入端首尾相接，以形成回路，所述第一编码单元根据所述至少一个第一延时单元的输出值进行编码，获得能够反映出所述第一延时单元的延时情况的第一实际输出值，进而反映出所述第一Vt类型的当前性能信息；
所述第二延时电路包括至少一个为第二Vt类型的第二延时单元和一第二编码单元，所述至少一个第二延时单元的输出端和输入端首尾相接，以形成回路，所述第二编码单元根据所述至少一个第二延时单元的输出值进行编码，获得能够反映出所述第二延时单元的延时情况的第二实际输出值，进而反映出所述第二Vt类型的当前性能信息；
其中，所述第一Vt类型与第二Vt类型为随温度变化的速率不同的Vt类型。
6.一种芯片，其特征在于，包括：自适应电压调整AVS模块和至少一个硬件性能监视器HPM，所述AVS模块与所述至少一个HPM耦接，其中，
所述AVS模块包括输出单元、拟合单元和调整单元，所述输出单元用于输出时钟信号给所述HPM；
所述HPM至少包括：生成模块、第一延时电路和第二延时电路，所述生成模块用于根据所述时钟信号，产生相应的脉冲信号，所述第一延迟电路用于对所述脉冲信号进行与所述芯片中随温度变化最快的第一阈值电压Vt类型相关的第一延时，以得到能够反映所述第一Vt类型的当前性能信息的第一实际输出值，所述第二延迟电路用于对所述脉冲信号进行与所述芯片中随温度变化最慢的第二Vt类型相关的第二延时，以得到能够反映所述第二Vt类型的当前性能信息的第二实际输出值，所述HPM至少将所述第一、第二实际输出值输出至所述AVS模块的拟合单元；
所述AVS模块的拟合单元用于至少根据所述第一、第二实际输出值的权重，对所述第一、第二实际输出值进行拟合，得到能够反映所述芯片当前关键路径的性能信息的拟合输出值；
所述调整单元用于通过比较所述拟合输出值与预设的基准值的大小，确定是否调整所述芯片的工作电压，其中，所述预设的基准值为所述芯片在任何温度下以最小工作电压工作时所述HPM的拟合输出值。
7.根据权利要求6所述的芯片，其特征在于，所述拟合单元具体用于计算所述HPM的第一实际输出值乘以预设的第一权重得到第一乘积，以及计算所述HPM的第二实际输出值乘以预设的第二权重得到第二乘积，获得所述第一乘积和第二乘积的和，以作为所述HPM的拟合输出值。
8.根据权利要求7所述的芯片，其特征在于，
所述预设的第一权重和预设的第二权重具体由：获取所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值，并采用最小二乘法，对所述芯片分别在不同温度下的最小工作电压，以及在不同温度下，所述芯片分别处于不同工作电压时的HPM的第一、第二实际输出值进行计算，而获得。
9.根据权利要求6所述的芯片，其特征在于，所述调整单元具体用于判断所述拟合输出值减去预设的基准值的差是大于零还是小于零，在大于零时，确定所述芯片当前工作电压大于当前所需最小工作电压，并降低所述芯片的工作电压，在小于零时，确定所述芯片当前工作电压小于当前所需最小工作电压，并调高所述芯片的工作电压。
10.根据权利要求6所述的芯片，其特征在于，所述第一延时电路包括至少一个为所述第一Vt类型的第一延时单元和一第一编码单元，所述至少一个第一延时单元的输出端和输入端首尾相接，以形成回路，所述第一编码单元根据所述至少一个第一延时单元的输出值进行编码，获得能够反映出所述第一延时单元的延时情况的第一实际输出值，进而反映出所述第一Vt类型的当前性能信息，所述第二延时电路包括至少一个为所述第二Vt类型的第二延时单元和一第二编码单元，所述至少一个第二延时单元的输出端和输入端首尾相接，以形成回路，所述第二编码单元根据所述至少一个第二延时单元的输出值进行编码，获得能够反映出所述第二延时单元的延时情况的第二实际输出值，进而反映出所述第二Vt类型的当前性能信息。
11.根据权利要求10所述的芯片，其特征在于，所述HPM还包括第三延时电路，所述第三延时电路包括至少一个为所述第三Vt类型的第三延时单元和一第三编码单元，所述至少一个第三延时单元的输出端和输入端首尾相接，以形成回路，所述第三编码单元根据所述至少一个第三延时单元的输出值进行编码，获得能够反映出所述第三延时单元的延时情况的第三实际输出值，进而反映出所述第三Vt类型的当前性能信息，其中，所述第三Vt类型是所述芯片中随温度变化在最快和最慢之间的一种Vt类型；
所述拟合单元具体用于根据所述第一、第二、第三实际输出值的权重，对所述第一、第二、第三实际输出值进行拟合，得到能够反映所述芯片关键路径的当前性能信息的拟合输出值。
12.一种芯片系统，其特征在于，所述芯片系统包括权利要求6至11任一项所述的芯片和电源芯片，所述电源芯片用于向所述芯片供电，所述芯片的AVS模块在确定需要调高芯片的工作电压时，指示所述电源芯片向所述芯片输入比原来工作电压高出预设值的工作电压，在确定需要降低芯片的工作电压时，指示所述电源芯片向所述芯片输入比原来工作电压低出预设值的工作电压。
CN201310314426.XA 2013-07-24 2013-07-24 一种电压调整方法及相应的hpm、芯片和芯片系统 Active CN103345299B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310314426.XA CN103345299B (zh) 2013-07-24 2013-07-24 一种电压调整方法及相应的hpm、芯片和芯片系统
US14/337,948 US8994447B2 (en) 2013-07-24 2014-07-22 Voltage regulation method and corresponding HPM, chip, and chip system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310314426.XA CN103345299B (zh) 2013-07-24 2013-07-24 一种电压调整方法及相应的hpm、芯片和芯片系统

Publications (2)

Publication Number Publication Date
CN103345299A true CN103345299A (zh) 2013-10-09
CN103345299B CN103345299B (zh) 2016-03-30

Family

ID=49280102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310314426.XA Active CN103345299B (zh) 2013-07-24 2013-07-24 一种电压调整方法及相应的hpm、芯片和芯片系统

Country Status (2)

Country Link
US (1) US8994447B2 (zh)
CN (1) CN103345299B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104020335A (zh) * 2014-05-30 2014-09-03 华为技术有限公司 确定芯片的最低工作电压的方法、装置和芯片
CN104035018A (zh) * 2014-06-12 2014-09-10 华为技术有限公司 电压自适应调整电路和芯片
CN104377955A (zh) * 2014-11-26 2015-02-25 中国航天科工集团第二研究院七〇六所 剧烈温变环境的集成电路电压自适应调节装置
CN108664066A (zh) * 2017-03-31 2018-10-16 深圳市中兴微电子技术有限公司 一种芯片及其电压调节方法
CN108899056A (zh) * 2018-06-28 2018-11-27 郑州云海信息技术有限公司 一种主控芯片的控制系统及ssd
CN109142494A (zh) * 2018-10-10 2019-01-04 天津理工大学 一种针对电阻型电化学传感器最佳工作电压选取方法
CN109580991A (zh) * 2017-09-29 2019-04-05 株式会社爱德万测试 电子部件处理装置以及电子部件试验装置
CN111488054A (zh) * 2020-04-29 2020-08-04 Oppo广东移动通信有限公司 芯片电压配置方法及相关装置
CN112034918A (zh) * 2020-08-27 2020-12-04 烽火通信科技股份有限公司 Avs调压电路和装置
CN112285527A (zh) * 2020-09-25 2021-01-29 杭州加速科技有限公司 测试芯片延时的拟合方法和装置
CN114018266A (zh) * 2021-10-28 2022-02-08 北京信息科技大学 基于fpga和dsp的多串口通信导航计算装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611839B1 (ko) 2017-01-04 2023-12-07 삼성전자주식회사 반도체 칩 및 이를 포함하는 전자 장치
US10446254B1 (en) 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
CN115151884B (zh) 2020-04-20 2024-04-26 华为技术有限公司 电压调节电路和方法、运算系统、集成模块和电路
US11157028B1 (en) * 2020-11-17 2021-10-26 Centaur Technology, Inc. Fast precision droop detector
CN114896926B (zh) * 2022-07-12 2022-10-21 沐曦集成电路(上海)有限公司 一种纳秒级快速调整芯片内部负载的系统
CN116721641B (zh) * 2023-06-15 2024-01-16 北京青云创新科技发展有限公司 一种适用于超低温环境的液晶屏驱动系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103330A1 (en) * 2002-11-25 2004-05-27 Bonnett William B. Adjusting voltage supplied to a processor in response to clock frequency
CN101021744A (zh) * 2007-03-23 2007-08-22 威盛电子股份有限公司 自动调整电压的电路与方法
CN101344815A (zh) * 2008-08-22 2009-01-14 华硕电脑股份有限公司 调整中央处理器电压与频率的计算机系统
US7479768B1 (en) * 2005-05-26 2009-01-20 National Semiconductor Corporation System and method for providing variable gain loop control for use in adaptive voltage scaling
CN101424956A (zh) * 2008-11-05 2009-05-06 华硕电脑股份有限公司 调整频率与电压的计算机系统及其调整方法
US7581120B1 (en) * 2005-05-23 2009-08-25 National Semiconductor Corporation System and method for providing multi-point calibration of an adaptive voltage scaling system
US20110089914A1 (en) * 2009-10-15 2011-04-21 National Semiconductor Corporation Apparatus and method for isolating an adaptive voltage scaling (AVS) loop in a powered system
US20110291729A1 (en) * 2010-05-27 2011-12-01 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061292B2 (en) * 2001-11-09 2006-06-13 The Regents Of The University Of Colorado Adaptive voltage regulator for powered digital devices
WO2009010920A2 (en) * 2007-07-19 2009-01-22 Nxp B.V. Semi-adaptive voltage scaling for low-energy digital vlsi-design
JP5259877B2 (ja) * 2009-03-30 2013-08-07 クアルコム，インコーポレイテッド 適応電圧スケーラ（ａｖｓ）、電圧レベルをスケーリングする方法、回路、及び、コンピュータ可読媒体
US8004329B1 (en) * 2010-03-19 2011-08-23 National Semiconductor Corporation Hardware performance monitor (HPM) with variable resolution for adaptive voltage scaling (AVS) systems
US8531225B1 (en) * 2012-05-18 2013-09-10 Mediatek Singapore Pte. Ltd. Configurable critical path emulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103330A1 (en) * 2002-11-25 2004-05-27 Bonnett William B. Adjusting voltage supplied to a processor in response to clock frequency
US7581120B1 (en) * 2005-05-23 2009-08-25 National Semiconductor Corporation System and method for providing multi-point calibration of an adaptive voltage scaling system
US7479768B1 (en) * 2005-05-26 2009-01-20 National Semiconductor Corporation System and method for providing variable gain loop control for use in adaptive voltage scaling
CN101021744A (zh) * 2007-03-23 2007-08-22 威盛电子股份有限公司 自动调整电压的电路与方法
CN101344815A (zh) * 2008-08-22 2009-01-14 华硕电脑股份有限公司 调整中央处理器电压与频率的计算机系统
CN101424956A (zh) * 2008-11-05 2009-05-06 华硕电脑股份有限公司 调整频率与电压的计算机系统及其调整方法
US20110089914A1 (en) * 2009-10-15 2011-04-21 National Semiconductor Corporation Apparatus and method for isolating an adaptive voltage scaling (AVS) loop in a powered system
US20110291729A1 (en) * 2010-05-27 2011-12-01 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EDITH BEIGNE等: "An innovative local adaptive voltage scaling architecture for on-chip variability compensation", 《NEW CIRCUITS AND SYSTEMS CONFERENCE, 2011 IEEE 9TH INTERNATIONAL》, 29 June 2011 (2011-06-29), pages 510 - 513, XP031926337, DOI: doi:10.1109/NEWCAS.2011.5981331 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104020335B (zh) * 2014-05-30 2017-01-04 华为技术有限公司 确定芯片的最低工作电压的方法、装置和芯片
CN104020335A (zh) * 2014-05-30 2014-09-03 华为技术有限公司 确定芯片的最低工作电压的方法、装置和芯片
CN104035018A (zh) * 2014-06-12 2014-09-10 华为技术有限公司 电压自适应调整电路和芯片
US9529377B2 (en) 2014-06-12 2016-12-27 Huawei Technologies Co., Ltd. Adaptive voltage scaling circuit and chip
CN104377955A (zh) * 2014-11-26 2015-02-25 中国航天科工集团第二研究院七〇六所 剧烈温变环境的集成电路电压自适应调节装置
CN104377955B (zh) * 2014-11-26 2017-02-01 中国航天科工集团第二研究院七〇六所 剧烈温变环境的集成电路电压自适应调节装置
CN108664066A (zh) * 2017-03-31 2018-10-16 深圳市中兴微电子技术有限公司 一种芯片及其电压调节方法
CN109580991B (zh) * 2017-09-29 2022-05-03 株式会社爱德万测试 电子部件处理装置以及电子部件试验装置
CN109580991A (zh) * 2017-09-29 2019-04-05 株式会社爱德万测试 电子部件处理装置以及电子部件试验装置
CN108899056A (zh) * 2018-06-28 2018-11-27 郑州云海信息技术有限公司 一种主控芯片的控制系统及ssd
CN109142494A (zh) * 2018-10-10 2019-01-04 天津理工大学 一种针对电阻型电化学传感器最佳工作电压选取方法
CN111488054A (zh) * 2020-04-29 2020-08-04 Oppo广东移动通信有限公司 芯片电压配置方法及相关装置
CN112034918A (zh) * 2020-08-27 2020-12-04 烽火通信科技股份有限公司 Avs调压电路和装置
CN112285527A (zh) * 2020-09-25 2021-01-29 杭州加速科技有限公司 测试芯片延时的拟合方法和装置
CN114018266A (zh) * 2021-10-28 2022-02-08 北京信息科技大学 基于fpga和dsp的多串口通信导航计算装置
CN114018266B (zh) * 2021-10-28 2023-11-17 北京信息科技大学 基于fpga和dsp的多串口通信导航计算装置

Also Published As

Publication number Publication date
US20150028931A1 (en) 2015-01-29
CN103345299B (zh) 2016-03-30
US8994447B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
CN103345299A (zh) 一种电压调整方法及相应的hpm、芯片和芯片系统
US5550489A (en) Secondary clock source for low power, fast response clocking
US7617404B2 (en) In-band power management in a communication link
Hirairi et al. 13% power reduction in 16b integer unit in 40nm CMOS by adaptive power supply voltage control with parity-based error prediction and detection (PEPD) and fully integrated digital LDO
CN100474436C (zh) 用于延迟电路的方法和装置
EP3262759B1 (en) Power-up system comprising a voltage comparator
CN110710107A (zh) 用于减小时钟闭锁引起的电压下降的装置和方法
Jorgenson et al. Ultralow-power operation in subthreshold regimes applying clockless logic
US8587338B1 (en) Method and apparatus for clocking
CN101043212B (zh) 半导体集成电路器件及其电路插入方法
CN106708167A (zh) 一种调整时钟的方法及控制器
CN101495937B (zh) 多模式均匀等待时间时钟产生方法、电路以及微处理器
CN102053649A (zh) 用于增减动态总线时钟的装置和方法
CN105425898A (zh) 一种低功耗嵌入式系统
CN104035018A (zh) 电压自适应调整电路和芯片
CN105468128A (zh) Soc内部功耗的管理方法和管理装置
CN104508748A (zh) 用于使用延迟锁相回路的记忆体装置的节能设备及方法
WO2022266576A1 (en) Write timing compensation
US20150171738A1 (en) Semiconductor device
US9310829B2 (en) System with feature of saving dynamic power of flip-flop banks
CN111356966A (zh) 基于动态时钟和电压缩放定时对中央处理单元存储器分组以使用阵列功率复用器提高动态/泄漏功率
CN1937075B (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
US20240213987A1 (en) Ip frequency adaptive same-cycle clock gating
US9344073B2 (en) Semiconductor device
TWI708133B (zh) 電壓供應裝置與其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant