CN103325679B - 一种半导体功率器件背面的制备方法 - Google Patents

Abstract

本发明公开了一种半导体功率器件的硅片的背面制备方法，包括以下步骤：首先把完成前道工序的硅片研磨其背面至所需厚度，接着在半导体衬底刚完成磨薄工序后，还未注入任何掺杂剂前，便在硅片背表面溅射或沉积最小一层金属层，然后对硅片背表面以注入角度为偏离垂直方向7度注入p型掺杂质离子和以注入角度为偏离垂直方向0度注入n型掺杂质离子，之后用退火热处理激活注入到背表面的p型掺杂质和n型掺杂质来形成p型区和n型缓冲区，最后，在硅片的背表面沉积多层金属层连接所述的p型区从而形成背面电极。

Description

一种半导体功率器件背面的制备方法

技术领域

本发明涉及一种半导体功率器件的制造工艺，更具体地说是涉及一种半导体功率器件的硅片的背面加工工艺的新方法。

背景技术

晶闸管的商品化是由美国通用电气公司(GE)于1956年实现的。自此，晶闸管迅速成为电力电子领域的主要核心开关。由晶闸管结构派生出很多不同的器件结构。器件性能越来越好，功率水平越来越高。早期的晶闸管功率在几百瓦左右，到80年代初期，已经发展至兆瓦级。然而，晶闸管本身的结构限制了它的工作频率。晶闸管的工作频率一般低于5KHz，这大大限制了它的应用。80年代初期，出现了多种高频栅控功率器件，并得到了迅速发展。这些器件包括(i)功率MOS管，(ii)IGBT(绝缘栅双极型晶体管Insulated GateBipolar Transistor)，(iii)SIT，(iv)MCT(MOS控制闸流体MOS Controlled Thyristor)和(v)MGT等等，于90年代末，透明集电结穿通型IGBT开始投产，从那时起，IGBT迅速发展，并主导了中等功率范围的市场，以下以IGBT为例作说明作。

1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型IGBT，简称为穿通型IGBT(Punchthrough IGBT-缩写为PT-IGBT)。PT-IGBT是制造在外延硅片上，一般是在P⁺衬底上生长一层n型缓冲区，然后再长一n^-区，要制造1200V耐压器件，便需要生长一n型缓冲区，掺杂浓度约为1×10¹⁷/cm³，厚度约为10μm，然后再生长一外延层厚度约为110μm，掺杂浓度约为5×10¹³/cm³至1×10¹⁴/cm³的n^-区，这是相当厚的外延层。若要制造耐压更高的PT-IGBT，如耐压为2500V或3300V，则n^-区需要更厚和更高的电阻率。生长这样规格的外延，技术上有困难，而且成本会急剧增高，所以，PT-IGBT一般只适用于耐压为400V至1200V范围内。

早期的PT-IGBT的关断时间相对很长，约有数微秒，为了减短关断时间，提高开关速度，于90年代后，一般都引用高能粒子辐照技术(如电子辐照，氢离子或氦离子辐照等)减小器件中过剩载流子寿命。这种方法能提高PT-IGBT的开关速度，但会使通态电压降为负温度系数。即在导通状态下，如果保持流经集电极电流不变，则集电极至发电极之间的电压差会随温度升高而降低。在应用时，假如器件某处局部温度较高，则会有更多导通电流流经该处，这会使该处温度变得更高，从而有可能使器件进入一个正反馈状态，最后把器件烧毁，这电压降为负温度系数是PT-IGBT的一个性能缺陷。

如前所述，PT-IGBT一般只适用于耐压为400V至1200V范围内，若要制造耐压为1700V或2500V或3300V或以上，早期都用非穿通型IGBT(Non-punchthrough IGBT，缩写为NPT-IGBT)，器件直接制造在厚度有几百微米的FZ N型硅片上，器件集电结的P型区或P型/N型区是由离子注入形成的。这种非穿通型IGBT的电压降为正温度系数。这种集电结的结构也被用于器件如MCT或GTO等。由于集电结的掺杂由离子注入形成，注入的剂量可随意控制，若注入的P型掺杂剂量高，则会形成一般的高空穴注入效率集电结(即强集电极)；若注入的P型掺杂剂量小，则空穴注入效率低，而且电子可以经由扩散有效地流过P型区至金属接触处，这类集电结被称为弱集电结或透明集电结(或称为透明集电极)。于94与95年期间，弱集电结曾被用于NPT-IGBT和GTO(可关断晶闸管Gate Turnoff Thyristor)，若把弱集电结方法用来制造600V或1200V IGBT，则IGBT的集电结需要造在只有约60μm或约120μm厚的FZ N型硅片背面上，于94和95年期间，工业界还未有这种超薄硅片工艺能力。

于1996年，Motorola公司发表了一篇文章描述有关制造非穿通IGBT的研究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ N型硅片最薄只约有170μm厚。翌年，Infineon公司也发表了用100μm厚的FZ N型硅片做出600V的NPT-IGBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是一种高速开关器件，它的电压降为正温度系数，它不需要用重金属或辐照来减短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结(或称为透明集电结)。

用FZ N型硅片制造400V至1200V透明集电结穿通型IGBT的工艺，主要分为两大部分，即前道工序和后道工序。前道工序主要是把器件的前面结构造在FZ N型硅片衬底的第一主面(20)上。接着把FZ硅片从衬底的第二主面(30)磨薄至所需厚度，如耐压为1200V，则所需厚度约为100μm多一点。然后进入后道工序，后道工序的现有方案有如下几个：

方案一：

(i)在完成磨薄工艺后的FZ N型硅片的背面，用离子注入法注入磷离子或砷离子至所需注入深度，一般剂量范围为1×10¹²/cm³至5×10¹⁵/cm³，注入能量为500KeV至2MeV；

(ii)接着把硼离子注入FZ硅片背面形成靠背面的P型区，一般剂量范围为1×10¹³/cm³至1×10¹⁶/cm³，注入深度小于0.5μm；

(iii)然后用溅射或沉积方法来进行背面金属化，金属层可为铝/镍/银或钛/镍/银或其它；

(iv)对之前注入的磷离子或砷离子或硼离子，都需要退火激活，典型的退火条件是在温度范围为300℃至450℃，退火30分钟至100分钟，退火步骤可以在形成背面电极之前，或之后或在形成背面电极步骤当中进行。

方案二：

如方案一，只是使用多于一种剂量和注入能量来注入磷离子或砷离子，这方法可以形成一非单一浓度分布的n型缓冲区，借此可调校器件关断特性。

以上几种方案都有实用价值，但他们都有一些缺点，有待改善：

(1)当用磷离子或砷离子来作n型缓冲区掺杂剂时，需要用500KeV至2MeV的注入能量才能达到所需的注入深度，这种高能量注入会增加生产成本；

(2)在FZ硅片刚完成磨薄工序后，背表面的污染是最小的，这时进行背表面金属金化，金属-半导体表面的接触效果是最好的；现有方法是经过注入和退火等步骤后才进行背表面金属化，这会使金属-半导体表面接触的效果变差；

(3)FZ硅片刚完成磨薄工序后，是硅片最易破碎的时候，因为硅片表面都有金属层和钝化层，但背表面什么都没有，FZ薄硅片所受的应力相对较大，在进行离子注入步骤中，容易引起FZ薄硅片破碎。

发明内容

本发明的目的在于提出一种能避免上述不足而实用可行的一种半导体功率器件硅片的背面，即是图2硅片的第二主面(30)加工工艺的新方法，实施本发明有如下几个不同的方案：

方案(1)：在对硅片注入离子的一般操作上，都把硅片相对离子的注入方向倾斜7度，避免离子注入的沟道效应。本发明在实施对硅片背表面注入作为n型缓冲层的掺杂剂时，不把硅片相对离子的注入方向作任何倾斜或只作少许倾斜，如倾斜角少于3度，这样，与注入方向倾斜7度相比，可用较小的注入能量把n型缓冲层的掺杂剂注入离硅片背表面所需深处。一般的透明集电结要求n型缓冲层的掺杂剂浓度的峰值位置离硅背表面最好在0.5μm或以上，在1.0μm或以上更好，注入掺杂质离子种类可以为砷离子，或磷离子，或硫离子；至于集电极的p型区，则需要靠近背表面，一般p型区掺杂剂浓度的峰值位置离硅背表面小于0.5μm，注入掺杂质离子种类为硼离子；本发明其中的一个方案在实施后道工序中的离子注入步骤时，注入p型层的掺杂剂时，注入角为偏离垂直方向7度(图3)；注入n型缓冲层掺杂剂时，注入角为偏离垂直方向0度(图4)，注入的p型掺杂剂或n型缓冲层的掺杂剂的注入先后次序可随意。

方案(2)：在背表面注入n型掺杂剂时，若只使用单一的注入角，单一的注入能量，单一的剂量或单一的n型掺杂种类，则所形成的n型缓冲区的掺杂浓度分布是单一的。本方案用不同的注入角，或不同的注入能量，或不同的注入剂量，可形成非单一的，优化的n型缓冲区的掺杂浓度分布；除了用以上不同的掺杂注入参数，也可以用不同的n型掺杂种类，加上不同的掺杂注入方向和注入能量来形成优化的n型缓冲区的掺杂浓度分布，不同的掺杂注入的注入顺序先后可以随意。

方案(3)：在硅片刚完成磨薄工序后，还未注入任何掺杂剂前，便在硅片背表面溅射或沉积最小有一层金属层或氮化钛层104，总厚度小于1μm，金属材料可为铝，银或钛或其它金属，然后才注入掺杂剂，完成注入掺杂后，再溅射或沉积所需的多层金属层来完成背面电极金属化步骤。退火可以在完成注入掺杂后，金属化之前处理，也可以在金属化步骤当中或之后进行。退火条件是在温度范围为300℃至450℃，退火30分钟至100分钟。在磨薄工序后便尽快附上金属的好处是：(i)背面刚完成磨薄工序后的表面没有被污染，这时附上金属所形成的金属一半导体接触是最好的。(ii)背面附上的金属层可以附加一应力于薄硅片上，这可抵消一部分来自硅片前面的钝化层和金属层的应力，使附加在硅片上的净应力减小，从而使薄硅片有较强的抵抗破碎能力。方案(3)中注入掺杂剂的步骤，可用以上所述方案(1)，或方案(2)的方法。

以上所述各背面制备方法的方案可用于半导体功率器件如IGBT或MCT或GTO；也可用于半导体功率器件如FRRD或功率MOS管，只需要把以上所述各背面制备方法的方案中的P型区掺杂步骤拿掉便可。

附图说明

附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：

图1是本发明实施例1的形成功率器件的表面结构示意图；

图2是本发明实施例1的完成研磨工序后示意图；

图3是本发明实施例1的对硅片100的背表面以注入角度为偏离垂直方向7度注入p型掺杂质离子示意图；

图4是本发明实施例1的对硅片100的背表面以注入角度为偏离垂直方向0度注入n型掺杂质离子示意图；

图5是本发明实施例1的用退火热处理激活注入到背表面的p型掺杂质和n型掺杂质来形成P型区102和n型缓冲区101示意图；

图6是本发明实施例1的在硅片100的背表面沉积多层金属层形成背面电极103示意图；

图7是本发明实施例5的在硅片10磨薄至所需厚度之后先形成最小一层金属层或氮化钛层104之后作注入示意图。

参考符号表：

1 钝化层

2 铝合金层

3 层间介质

4 高掺杂的多晶硅

5 N型源区

6 接触孔沟槽底部的P型高掺杂区

7 P型基区

10 原来未减薄之前的硅片

20 硅片的第一主面

30 硅片的第二主面

100 完成磨薄工序后的硅片

101 n型缓冲区

102 集电结的P型区

103 第二主面电极(即集电极)

104 硅片10磨薄至所需厚度之后，在注入掺杂质之前形成的最小有一层金属层或氮化钛层

200 功率器件的表面结构

201 P型区与n型缓冲区形成的集电结区

具体实施方式

实施例1：

如图1所示，整个功率器件的芯片的制造工艺可分为前道工序和后道工序，前道工序把器件的表面单元，如IGBT器件表面的MMOS单元制造在硅片10的前表面，在硅片10的前表面之上为MMOS单元的层间介质3，金属层2(钛/氮化钛层，钨和铝合金)和钝化层1。制造在硅片10表面上的器件也可以是MCT或GTO，这里所述的硅片是FZ n型硅片，或是CZ n型硅片，电阻值视所制造器件的耐压而定，如耐压是1200V，电阻值范围约为50Ω.cm至120Ω.cm，厚度为一般未减薄之前常规所使用的厚度，约为400μm至720μm厚。

如图2，把已完成前道工艺的硅片10磨薄至所需厚度，如要制造1200V耐压器件，则磨薄工序完成后，厚度约为110μm，硅片10变成硅片100。

如图3所示，对硅片100的背表面注入硼掺杂剂，注入角度为偏离垂直方向7度，剂量范围为1×10¹³/cm³至1×10¹⁶/cm³，注入能量范围为20KeV至200KeV。

如图4所示，对硅片100的背表面注入硫掺杂剂，注入角度为偏离垂直方向0度，剂量范围为1×10¹²/cm³至5×10¹⁵/cm³，注入能量范围为200KeV至2MeV。

如图5所示，将硅片100置于温度范围为300℃至450℃，退火30mins至100mins，退火步骤把注入的硼和硫掺杂剂激活，形成集电结的P型区和N型缓冲区。

如图6所示，用溅射或沉积方法把硅片100背表面金属化，作为器件的背面电极，金属层材料可为A1/Ti/Ni/Ag或Ti/Ni/Ag或A1/Ti/Ni/Au等。

在实施例1中，退火也可以在完成背面电极金属化后或在背面电极金属化步骤当中进行。

实施例2：

本实施例的技术方案与实施例1大致相同，其区别仅在于：

在上述实施例1中，在对硅片100的背表面注入硫掺杂质代替为注入磷离子或砷离子，注入角度为偏离垂直方向0度，剂量范围为1×10¹²/cm³至5×10¹⁵/cm³，注入能量范围为200KeV至2MeV。

实施例3：

本实施例的技术方案与实施例1大致相同，其区别仅在于：

在上述实施例1中，在对硅片100的背表面注入硫掺杂时，注入硫掺杂次数多于一次，每一次的注入参数与另一次的注入参数是不同的，注入参数包括注入角度，注入剂量和注入能量。

实施例4：

本实施例的技术方案与实施例3大致相同，其区别仅在于：

在上述实施例3中，在对硅片100的背表面注入硫掺杂剂多于一次代替为注入磷多于一次，或注入砷多于一次，每一次的注入参数与另一次的注入参数是不同的，注入参数包括注入角度，注入剂量和注入能量。

实施例5：

本实施例的技术方案与实施例1大致相同，其区别仅在于：

在上述实施例1中，在硅片10磨薄至所需厚度之后；在对硅片100的背表面作任何注入之前，先用溅射或沉积方法在硅片100背表面形成最小一层金属层或氮化钛层104，金属层可以是铝，或铝合金，或银，或金，或钛，或钨，厚度约为0.05μm至1.0μm，之后作注入，退火和表面金属化等步骤如实施例1所述步骤相同。

其他实施例：

其他实施例的技术方案与实施例2，或实施例3，或实施例4大致相同，其区别仅在于：

在上述各实施例中，在硅片10磨薄至所需厚度之后；在对硅片100的背表面作任何注入之前，先用溅射或沉积方法在硅片100背表面形成最小一层金属层或氮化钛层104，金属层可以是铝，或铝合金，或银，或金，或钛，或钨，厚度约为0.05μm至1.0μm，之后作注入，退火和表面金属化等步骤如各实施例所中述步骤相同。

最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造半导体功率器件(例如，沟槽绝缘栅双极晶体管Trench IGBT或MCT或GTO)，本文件的发明内容与实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体功率器件背面的制备方法，其特征在于，包括以下步骤：

(1)一种半导体硅片(10)具有彼此相对的第一主面(20)和第二主面(30)，在所述半导体硅片(10)的第一主面(20)侧形成功率器件的表面结构(200)；

(2)研磨已形成功率器件的表面结构(200)的半导体硅片(10)的第二主面(30)；

(3)在半导体硅片刚完成研磨工序后，还未注入任何掺杂剂前，便在半导体硅片的第二主面(30)表面沉积一层金属层或氮化钛层(104)；

(4)在半导体硅片完成在沉积一层金属层或氮化钛层(104)后的第二主面(30)上形成p型区(102)，p型区(102)的制作工序包含注入p型掺杂质离子到所述半导体硅片的所述第二主面(30)，注入角度为偏离垂直方向7度；

(5)在半导体硅片完成在沉积一层金属层或氮化钛层(104)后的第二主面(30)上形成n型缓冲区(101)，n型缓冲区(101)的制作工序包括注入n型掺杂质离子到所述半导体硅片的所述第二主面(30)，注入角度范围为偏离垂直方向0度；

(6)所述的p型掺杂质离子和n型掺杂质离子注入到第二主面(30)后通过同一退火热处理被激活；

(7)在所述的第二主面(30)上形成第二主面电极(103)，所述第二主面电极(103)具有多层金属层连接所述的p型区(102)。

2.根据权利要求1记载的半导体功率器件背面的制备方法，其特征在于：所述的半导体功率器件可以是IGBT或MCT或GTO。

3.根据权利要求1记载的半导体功率器件背面的制备方法，其特征在于：在步骤(4)中所述的注入p型掺杂质离子的注入参数为注入角为偏离垂直方向7度，注入剂量范围为1×10¹³/cm³至1×10¹⁶/cm³，注入深度小于0.5μm，注入种类为硼离子；在步骤(5)中所述的注入n型掺杂质离子的注入参数为注入角为偏离垂直方向0度，注入剂量范围为1×10¹²/cm³至5×10¹⁵/cm³，注入深度大于0.5μm，注入种类为砷离子，或磷离子，或硫离子；所述的注入p型掺杂质离子和所述的注入n型掺杂质离子的注入次序先后可随意。

4.根据权利要求1记载的半导体功率器件背面的制备方法，其特征在于：在步骤(5)中所述的注入n型掺杂质离子，最小有两种不同的注入参数，注入参数包含有注入深度，注入剂量，注入种类；注入不同参数的n型掺杂质离子和步骤(4)中注入p型掺杂质离子的注入次序先后可以随意。

5.根据权利要求1记载的半导体功率器件背面的制备方法，其特征在于：在步骤(6)中所述退火热处理的退火条件为温度范围300℃至450℃，退火30分钟至100分钟，退火热处理可以在完步骤(4)和步骤(5)后进行；也可以在完成步骤(7)后进行或在步骤(7)进行中完成。

6.根据权利要求1记载的半导体功率器件背面的制备方法，其特征在于：在步骤(3)中所述在半导体硅片的第二主面(30)表面沉积一层金属层或氮化钛层(104)；金属层材料可以是铝，或铝合金，或银，或金，或钛，或钨，厚度为0.05μm至1.0μm。

7.根据权利要求1记载的半导体功率器件背面的制备方法，其特征在于：在步骤(7)中所述第二主面电极(103)，具有从所述第二主面(30)侧起依次层叠的金属层为铝层，钛层，镍层和银层；依次层叠的金属层也可以为铝层，钛层，镍层和金层，或是钛层，镍层和银层。

8.一种半导体功率器件背面的制备方法，其特征在于，包括以下步骤：

(1)一种半导体硅片(10)具有彼此相对的第一主面(20)和第二主面(30)，在所述半导体硅片(10)的第一主面(20)侧形成功率器件的表面结构(200)；

(2)研磨已形成功率器件的表面结构(200)的半导体硅片(10)的第二主面(30)；

(3)在半导体硅片刚完成研磨工序后，还未注入任何掺杂剂前，便在半导体硅片的第二主面(30)沉积一层金属层或氮化钛层(104)；

(4)之后在半导体硅片的第二主面(30)上形成n型区，n型区的制作工序包含注入n型掺杂质离子到所述半导体硅片的所述第二主面(30)，注入角度为偏离垂直方向0度；

(5)用退火热处理激活注入到第二主面(30)的n型掺杂质离子；

(6)在所述的第二主面(30)上形成第二主面电极(103)，所述第二主面电极(103)具有多层金属连接所述的n型区。

9.根据权利要求8记载的半导体功率器件背面的制备方法，其特征在于：所述的半导体功率器件可以是快恢复整流二极管或功率MOS管。

10.根据权利要求8记载的半导体功率器件背面的制备方法，其特征在于：在步骤(4)中所述的注入n型掺杂质离子的注入参数为注入角度为偏离垂直方向0度，注入剂量范围为1×10¹²/cm³至5×10¹⁵/cm³，注入能量范围为200KeV至2MeV，注入种类可以是砷离子，或磷离子，或硫离子。