CN103311241B - 一种双多晶电容和mos管的集成结构及其制造方法 - Google Patents

Abstract

本发明公开了一种双多晶电容和MOS管的集成结构及其制造方法，涉及半导体集成器件或电路制造领域，用以避免高温致密电容介质层时对MOS管产生的不利影响。所述集成结构包括：衬底，位于所述衬底表面的阱，位于所述阱表面的场氧化层和栅氧化层，位于选定的场氧化层表面依次形成的双多晶电容下极板、第一介质层、第二介质层和双多晶电容的上极板；并且，在所述栅氧化层表面至少形成MOS管的多晶硅栅以及位于多晶硅栅两侧的侧墙，所述集成结构还包含MOS管的源漏区，其中，在开始制作所述侧墙及MOS管的源漏区之前，完成所述双多晶电容的第一介质层、第二介质层的制作。本发明适用于半导体集成器件或电路的制造。

Description

一种双多晶电容和MOS管的集成结构及其制造方法

技术领域

本发明涉及半导体集成器件或电路制造领域，尤其涉及一种双多晶电容和MOS管的集成结构及其制造方法。

背景技术

由于双多晶电容的高速度、低寄生等优越特性，在混合信号集成电路、高速集成电路等类型的集成电路产品中，通常都应用到双多晶电容。双多晶电容是由两层多晶硅及两者之间的绝缘层(电容介质层)构成的，两层多晶硅是电容的下极板和上极板，分别称之为第一层多晶硅和第二层多晶硅。

CMOS(Complementary Metal Oxide Semiconductor互补金属氧化物半导体)集成电路是最常见的集成电路，MOS(Metal OxideSemiconductor金属氧化物半导体)管是构成CMOS集成电路的最基本单元，包括NMOS管(N沟道MOS管)和PMOS管(P沟道MOS管)；所有MOS管都由阱、源、漏和栅构成，MOS管的栅通常都用多晶硅制作，称之为多晶硅栅。

现有技术中制造上述CMOS集成电路的方法：在衬底表面形成N阱和P阱，在场区表面形成场氧化层，在有源区表面形成栅氧化层，淀积第一层多晶硅，采用光刻、刻蚀把多余的第一层多晶硅去除掉，形成MOS管的多晶硅栅和双多晶电容的下极板，采用光刻、离子注入形成轻掺杂源漏区，淀积二氧化硅然后各向异性刻蚀形成侧墙，采用光刻、离子注入形成重掺杂源漏区，源漏区退火，淀积二氧化硅作为电容介质层，高温致密二氧化硅，淀积第二层多晶硅，采用光刻、刻蚀把多余的第二层多晶硅去除掉，形成双多晶电容的上极板。

在实现上述包含双多晶电容的CMOS集成电路结构的制造过程中，发明人发现现有技术中至少存在如下问题：

当高温致密二氧化硅时，源漏区掺杂会再次发生热扩散，多晶硅栅两侧的源漏区因为再次扩散而相距更近，MOS管更容易出现短沟道效应产生的漏电，导致上述集成电路或包含这种集成电路的器件整体性能下降。

发明内容

本发明的实施例提供一种双多晶电容和MOS管的集成结构及其制造方法，用以避免高温致密电容介质层时对MOS管产生的不利影响，从而提高包含这种集成电路的器件或电路的性能。

为达到上述目的，本发明提供一种双多晶电容和MOS管的集成结构的制造方法，包括：

在衬底表面形成阱；

在所述阱表面形成场氧化层，在所述场氧化层未覆盖的区域表面形成栅氧化层；

在所述栅氧化层的表面至少形成MOS管的多晶硅栅，并在选定的场氧化层的表面形成双多晶电容的下极板，以及位于所述下极板表面的第一介质层和位于所述第一介质层表面的第二介质层；

采用光刻、离子注入工艺形成轻掺杂源漏区，淀积与所述第一介质层相同的材料形成薄膜，并通过各向异性刻蚀所述薄膜至少形成位于所述多晶硅栅两侧的侧墙，再次采用光刻、离子注入工艺形成重掺杂源漏区，之后进行退火处理；

在所述第二介质层的表面形成双多晶电容的上极板。

本发明还提供一种双多晶电容和MOS管的集成结构，包括：衬底，位于所述衬底表面的阱，位于所述阱表面的场氧化层和栅氧化层，位于选定的场氧化层表面依次形成的双多晶电容下极板、第一介质层、第二介质层和双多晶电容的上极板；并且，在所述栅氧化层表面至少形成MOS管的多晶硅栅以及位于多晶硅栅两侧的侧墙，所述集成结构还包含MOS管的源漏区，其中，在开始制作所述侧墙及MOS管的源漏区之前，完成所述双多晶电容的第一介质层、第二介质层的制作。

本发明提供一种双多晶电容和MOS管的集成结构及其制造方法，通过先形成双多晶电容的介质层再形成源漏区的顺序，就可以避免介质层的制作对MOS管产生的不利影响，并且，由于源漏区进行退火处理是必须的步骤，退火的同时就可以使得介质层达到致密的效果，与现有技术相比，无需对介质层单独进行高温致密处理，从而简化制作工艺；另外，本发明中的双多晶电容中形成有第一、第二介质层，并用第一介质层的材料制作侧墙，从而可以在制作侧墙的过程中通过第二介质层保护位于其下方的第一介质层。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1-图9为本发明提供的集成结构制作过程中的结构示意图；

图10为本发明提供的一种集成结构的示意图。

附图标记：

100-衬底，11-阱，12-场氧化层，13-栅氧化层，14-第一层多晶硅，141-多晶硅栅，142-双多晶电容的下极板，15-第一介质层，16第二介质层，17-侧墙，18-双多晶电容的上极板，20-与第一介质层材料相同的薄膜。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供一种双多晶电容和MOS管的集成结构的制造方法，包括：

S101、参考图1，在衬底100表面形成阱11；在所述阱11表面形成场氧化层12，在所述场氧化层未覆盖的区域表面形成栅氧化层13；

需要说明的是，在本发明所有实施例中，双多晶电容和MOS管的集成结构是指包含双多晶电容和MOS管的集成电路或集成器件。其中，MOS管分为PMOS管和NMOS管。若需要制造双多晶电容只和PMOS管的集成结构，则此步骤中的阱是指N阱；若需要制造双多晶电容只和NMOS管的集成结构，则此步骤中的阱是指P阱；若需要制造的集成结构中同时包含PMOS管、NMOS管以及双多晶电容，则此步骤中的阱为P阱和N阱的总称，且均在图示中标示为11。在本发明所有附图中，以同时包含PMOS管、NMOS管以及双多晶电容的集成结构为例进行说明，本领域技术人员可以通过实施例的描述以及附图能够了解其他两种集成结构的组成及制造方法。

另外，通常可以将在阱表面场氧化层未覆盖的区域称为有源区。

S102、在所述栅氧化层13的表面至少形成MOS管的多晶硅栅141，并在选定的场氧化层12的表面形成双多晶电容的下极板142，以及位于所述下极板142表面的第一介质层15和位于所述第一介质层表面的第二介质层16。

此步骤可以采用多种方法完成，示例的：

方法一、首先，如图2所示，在完成步骤S101后，淀积第一层多晶硅14；然后通过光刻、刻蚀工艺把多余的第一层多晶硅去除掉，形成如图3所示的结构，在栅氧化层13表面保留的第一层多晶硅为MOS管的多晶硅栅141，而在选定的场氧化层表面保留的第一层多晶硅为双多晶电容的下极板142；进一步，淀积第一介质层材料，通过光刻、刻蚀工艺把多余的第一介质层材料去除掉，形成图4所示的位于所述下极板142表面的第一介质层15；再一步，淀积第二介质层材料，通过光刻、刻蚀工艺把多余的第二介质层材料去除掉，如图5所示，形成位于所述第一介质层15表面的第二介质层16。

方法二、首先，如图6所示，在完成步骤S101后，依次淀积第一层多晶硅14、第一介质层材料(图中未加标号)、第二介质层材料(图中未加标号)，示例的可以采用低压化学气相淀积的方法淀积第一介质层材料和第二介质层材料；再次，如图7所示，通过一次光刻工艺、以及刻蚀工艺在所述栅氧化层13的表面形成MOS管的多晶硅栅141，在选定场氧化层的表面形成双多晶电容的下极板142，并形成位于所述多晶硅栅141表面和所述下极板142表面的第一介质层15和位于所述第一介质层表面的第二介质层16。在方法一中需要利用三次光刻工艺才能够完成步骤S102，而利用方法二只需使用一次光刻工艺就可以，从而简化工艺，提高生产效率，显然，方法二可以作为本发明实施例的优选方案，并且，在这之后各个步骤的附图基于利用方法二所形成的结构，作为示例。

其中，所述双多晶电容的下极板142表面上的第一介质层15和第二介质层16共同组成所述双多晶电容的电容介质层。

本发明优选方法二，由于完成步骤S102的方法还有很多种，在此不能够一一加以详述，故只是列举上述例子以供参考。但上述示例并不作为本实用发明对形成上述结构方法的限定。

另外，在本发明实施例中第一介质层的材料和第二介质层的材料不同，但两者均为绝缘材料。优选的，采用二氧化硅作为第一介质层的材料，采用氮化硅作为第二介质层的材料。并且优选的，第一介质层的厚度为150～400埃，所述第二介质层的厚度为100～400埃。

S103、参考图8，采用光刻、离子注入工艺形成轻掺杂源漏区(图示以N-、P-标识，其中“-”表示的是离子的含量低)，淀积与所述第一介质层相同的材料形成薄膜20；参考图9，通过各向异性刻蚀所述薄膜至少形成位于所述多晶硅栅141两侧的侧墙17，并再次采用光刻、离子注入工艺形成重掺杂源漏区(图示以N+、P+标识，其中“+”表示的是离子的含量高)，之后进行退火处理。

其中，侧墙17是指保留在多晶硅栅141两侧的结构，虽然，通过各向异性刻蚀薄膜20的过程中还会在下极板142的两侧形成图示中的结构，但因其本身没有作用，故也可以将其去除，也并不将其称为侧墙。

需要说明的是，在制作轻掺杂源漏区之前可以对所述电容介质层进行高温致密；也可以在制作轻掺杂源漏区前不对电容介质层进行高温致密，而是通过对源漏区进行退火处理的同时就达到使得双多晶电容的介质层致密的效果，从而简化制作工艺。另外，由于利用第一介质层的材料制作侧墙，就使得在制作侧墙17的过程中位于第一介质层15上方的第二介质层16能够保护该第一介质层15。

优选的，对淀积与第一介质层相同的材料形成的薄膜20进行刻蚀以形成侧墙17的方法可以为：

淀积与第一介质层15相同的材料形成薄膜20，通过各向异性刻蚀所述薄膜，直至所述第二介质层16上方的薄膜20被完全刻蚀掉时，停止刻蚀，形成位于所述多晶硅栅141两侧的侧墙17。

S104、在所述第二介质层16的表面形成双多晶电容的上极板18。

具体为，淀积第二层多晶硅，采用光刻、刻蚀工艺把多余的第二层多晶硅去除掉，在位于所述下极板142上方的所述第二介质层16的表面形成双多晶电容的上极板，如图10所示。

本发明提供一种双多晶电容和MOS管的集成结构的制造方法，通过先形成双多晶电容的介质层再形成源漏区的顺序，就可以避免介质层的制作对MOS管产生的不利影响，并且，由于源漏区进行退火处理是必须的步骤，退火的同时就可以使得介质层达到致密的效果，与现有技术相比，无需对介质层单独进行高温致密处理，从而简化制作工艺；另外，本发明中的双多晶电容中形成有第一、第二介质层，并用第一介质层的材料制作侧墙，从而可以在制作侧墙的过程中通过第二介质层保护位于其下方的第一介质层。

本发明还提供了采用上述制造方法所得到的一种双多晶电容和MOS管的集成结构，参考图10，所述结构包括：衬底100，位于所述衬底表面的阱11，位于所述阱11表面的场氧化层12和栅氧化层13，位于选定的场氧化层表面依次形成的双多晶电容下极板142、第一介质层15、第二介质层16和双多晶电容的上极板18；并且，在所述栅氧化层13表面至少形成MOS管的多晶硅栅141以及位于多晶硅栅两侧的侧墙17，所述集成结构还包含MOS管的源漏区，其中，所述双多晶电容的第一介质层15、第二介质层16的制作在所述侧墙17及MOS管的源漏区的制作之前完成。

其中，由上述制造方法可以看到双多晶电容下极板142和MOS管的多晶硅栅141均是由第一层多晶硅14形成的，双多晶电容的上极板是由第二层多晶硅形成的，并且，优选的，所述上极板18的面积小于所述下极板142的面积。

若利用多次光刻工艺形成双多晶电容下极板142、MOS管的多晶硅栅141以及第一介质层15、第二介质层16则可以参见上述方法一，若利用一次光刻工艺形成各层制作则可以参见上述方法二。在本发明实施例中优选的是，利用方法二完成制作，并且利用方法二完成第二介质层16后的半成品可以参考图7所示，最终的集成结构可以参考图10所示。

利用方法二形成的集成结构，具体体现在：所述第一介质层15、第二介质层16还覆盖在所述多晶硅栅141表面，且覆盖在多晶硅栅141表面的第一介质层15、第二介质层16的图案与该多晶硅栅的图案一致，覆盖在双多晶电容的下极板142表面的第一介质层15、第二介质层16的图案与该双多晶电容的下极板142的图案一致。

在本发明实施例中优选的，第一介质层15的厚度为150～400埃，采用二氧化硅作为第一介质层的材料，所述第二介质层16的厚度为100～400埃，采用氮化硅作为第二介质层的材料。

本发明提供一种双多晶电容和MOS管的集成结构，通过先形成双多晶电容的介质层再形成源漏区的顺序，就可以避免介质层的制作对MOS管产生的不利影响，并且，由于源漏区进行退火处理是必须的步骤，退火的同时就可以使得介质层达到致密的效果，与现有技术相比，无需对介质层单独进行高温致密处理，从而简化制作工艺；另外，本发明中的双多晶电容中形成有第一、第二介质层，并用第一介质层的材料制作侧墙，从而可以在制作侧墙的过程中通过第二介质层保护位于其下方的第一介质层。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种双多晶电容和MOS管的集成结构的制造方法，其特征在于，包括：

在衬底表面形成阱；

在所述阱表面形成场氧化层，在所述场氧化层未覆盖的区域表面形成栅氧化层；

在所述栅氧化层的表面至少形成MOS管的多晶硅栅，并在选定的场氧化层的表面形成双多晶电容的下极板，以及位于所述下极板表面的第一介质层和位于所述第一介质层表面的第二介质层；

采用光刻、离子注入工艺形成轻掺杂源漏区，淀积与所述第一介质层相同的材料形成薄膜，并通过各向异性刻蚀所述薄膜至少形成位于所述多晶硅栅两侧的侧墙，再次采用光刻、离子注入工艺形成重掺杂源漏区，之后进行退火处理；

在所述第二介质层的表面形成双多晶电容的上极板。

2.根据权利要求1所述的制造方法，其特征在于，所述在所述栅氧化层的表面至少形成MOS管的多晶硅栅，并在选定的场氧化层的表面形成双多晶电容的下极板，以及位于所述下极板表面的第一介质层和位于所述第一介质层表面的第二介质层的步骤包括：

依次淀积第一层多晶硅、第一介质层材料以及第二介质层材料，采用一次光刻工艺，以及刻蚀工艺，在所述栅氧化层的表面形成MOS管的多晶硅栅，在选定的场氧化层的表面形成双多晶电容的下极板，并形成位于所述多晶硅栅表面和所述下极板表面的第一介质层和位于所述第一介质层表面的第二介质层；

所述在所述第二介质层的表面形成双多晶电容的上极板的步骤包括：

淀积第二层多晶硅，并采用光刻、刻蚀工艺，在位于所述下极板上方的所述第二介质层的表面形成双多晶电容的上极板。

3.根据权利要求1或2所述的制造方法，其特征在于，所述淀积与所述第一介质层相同的材料形成薄膜，并通过各向异性刻蚀所述薄膜至少形成位于所述多晶硅栅两侧的侧墙的步骤包括：

淀积与第一介质层相同的材料形成薄膜，通过各向异性刻蚀所述薄膜，直至所述第二介质层上方的薄膜被完全刻蚀掉时，停止刻蚀，形成位于所述多晶硅栅两侧的侧墙。

4.根据权利要求3所述的制造方法，其特征在于，所述第一介质层的材料为二氧化硅，所述第二介质层的材料为氮化硅。

5.根据权利要求3所述的制造方法，其特征在于，所述第一介质层的厚度为150～400埃，所述第二介质层的厚度为100～400埃。

6.一种双多晶电容和MOS管的集成结构，其特征在于，包括：衬底，位于所述衬底表面的阱，位于所述阱表面的场氧化层和栅氧化层，位于选定的场氧化层表面依次形成的双多晶电容下极板、第一介质层、第二介质层和双多晶电容的上极板；并且，在所述栅氧化层表面至少形成MOS管的多晶硅栅以及位于多晶硅栅两侧的侧墙，所述集成结构还包含MOS管的源漏区，其中，在开始制作所述侧墙及MOS管的源漏区之前，完成所述双多晶电容的第一介质层、第二介质层的制作，且所述第二介质层位于所述第一介质层表面、所述侧墙与所述第一介质层采用相同的材料形成。

7.根据权利要求6所述的集成结构，其特征在于，所述第一介质层、第二介质层还覆盖在所述多晶硅栅表面，且覆盖在多晶硅栅表面第一介质层、第二介质层的图案与该多晶硅栅的图案一致，覆盖在双多晶电容的下极板表面第一介质层、第二介质层的图案与该双多晶电容的下极板的图案一致。

8.根据权利要求6或7所述的集成结构，其特征在于，所述上极板的面积小于所述下极板的面积。

9.根据权利要求6或7所述的集成结构，其特征在于，所述第一介质层的材料为二氧化硅，所述第二介质层的材料为氮化硅。

10.根据权利要求6或7所述的集成结构，其特征在于，所述第一介质层的厚度为150～400埃，所述第二介质层的厚度为100～400埃。