[go: up one dir, main page]

CN103259524A - 一种采用快速级连结构的集成电路 - Google Patents

一种采用快速级连结构的集成电路 Download PDF

Info

Publication number
CN103259524A
CN103259524A CN2012100372448A CN201210037244A CN103259524A CN 103259524 A CN103259524 A CN 103259524A CN 2012100372448 A CN2012100372448 A CN 2012100372448A CN 201210037244 A CN201210037244 A CN 201210037244A CN 103259524 A CN103259524 A CN 103259524A
Authority
CN
China
Prior art keywords
look
logic chip
logic
multiplexer
lookup table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100372448A
Other languages
English (en)
Inventor
崔运东
王潘丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Priority to CN2012100372448A priority Critical patent/CN103259524A/zh
Publication of CN103259524A publication Critical patent/CN103259524A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例提供一种采用快速级连结构的集成电路。该结构包括第一逻辑片和第二逻辑片，第一逻辑片和第二逻辑片具有相同的结构；第一逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第二逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第一逻辑片的所述第一查找表、第二查找表和第三查找表中的至少一个查找表的输出端，直接或者通过多路复用器，和第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表的一个输入端耦合。本发明提供的实施例通过多路复用器的巧妙连接，使得LE内部和LE之间通过多路复用器相连，因此延时很小，对于系统总体性能的提升很有帮助。

Description

一种采用快速级连结构的集成电路
技术领域
本发明涉及微电子领域，特别是一种级连方法。
技术背景
有许多应用要求集成电路具有可编程或可配置的互连网络。一个这样的应用是现场可编程逻辑门阵列(Field programmable gate array，简称FPGA)，其中，逻辑门通过可配置的互连网络而彼此连接。作为独立芯片或系统中核心部分起作用的FPGA已经广泛被应用于大量微电子设备中。广义的FPGA的逻辑门的定义，不单指简单的与非门，也指具有可配置功能的组合逻辑与时序逻辑的逻辑单元(logic cell)或由多个逻辑单元互连而组成的逻辑块(logic block)。
Tile-based的可编程逻辑及互连结构是由基本的PLB(programmable logicblock，可编程逻辑块)单元组成。PLB由基本逻辑单元(LE，Logic Element)和基本互联单元(xbar)组成。其中基本逻辑单元由4个逻辑片(LP，Logic Parcel)组成。以PLB为基本单元可以组合为任意大小的可编程逻辑阵列，外加一些特殊功能的IP，如嵌入式的存储器(EMB)，嵌入式乘加器(MAC)，特殊功能的IO，可以组成一个典型的FPGA系统。
传统的LE内部以及LE之间是通过xbar来连接的，xbar的延时相对较大，不利于提高整体效率。
发明内容
有鉴于此，为解决上述问题，本发明提供了一种快速级连的方法，使得LE之间和LE内部不再通过xbar级连。
为了达到上述目的，本发明提供一种采用快速级连结构的集成电路。该结构包括第一逻辑片和第二逻辑片，第一逻辑片和第二逻辑片具有相同的结构；第一逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第二逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第一逻辑片的所述第一查找表、第二查找表和第三查找表中的至少一个查找表的输出端，直接或者通过多路复用器，和第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表的一个输入端耦合。
优选地，第一逻辑片中的所述第一查找表、第二查找表和第三查找表中的至少一个查找表是指第一查找表、第二查找表或第三查找表；第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表是指和第二逻辑片中对应的第一查找表、第二查找表或第三查找表。
优选地，在第一逻辑片和第二逻辑片中，所述第一查找表、第二查找表和第三查找表中的至少一个查找表是指第一查找表和第三查找表；在第一逻辑片中，第一逻辑片包括一个多路复用器，第一查找表的输出端耦合到第三查找表的一个输入端，第一查找表的输出端和第三查找表的输出端分别耦合到该多路复用器的两个输入端；多路复用器的输出端直接或者通过多路复用器连接到第二逻辑片中的第一查找表和第三查找表中的一个查找表的一个输入端。进一步优选地，在第一逻辑片和第二逻辑片中还分别包括第二查找表，第二查找表的输出端直接或者通过多路复用器耦合到相同逻辑片的第三查找表。
第三查找表可以具有进位链。
第一逻辑片和第二逻辑片可以属于同一逻辑单元中相邻的逻辑片。
第一逻辑片和第二逻辑片也可以属于不同逻辑片中相邻的逻辑片。
本发明提供的实施例通过多路复用器的巧妙连接，使得LE内部和LE之间通过多路复用器相连，因此延时很小，对于系统总体性能的提升很有帮助。
附图说明
图1是本发明一个具体实施例中快速级连的结构；
图2是上下逻辑片快速级连的结构；
图3是左右逻辑片快速级连的结构。
具体实施方式
本发明一个具体的实施例提供了一种快速级连的结构，具体的请参看图1所示。图中左侧和右侧分别是一个单独的基本逻辑单元LE，每一个基本逻辑单元LE中包括4个结构相同的逻辑片，LP0-LP3。每个逻辑片包括至少一个查找表LUT。在本例中示意了1个LUT(4)0、1个LUT(4)41和1个LUT(4C)40。LUT(4)表明该查找表是4输入查找表，当然，本领域的技术人员意识到可以采用其他的输入个数。C表明该查找表LUT40携带有进位链。本领域的技术人员理解有进位链的查找表可以被其它形式的查找表取代；并且/或者，查找表的数量也是可变的，不限于图示的3个。
根据本发明实施例，逻辑片的LUT的输出可以被提供给相邻逻辑片的LUT的输入端。就上下相邻的逻辑片而言，以左侧LE的LP0和LP1为例，LP0的LUT(4C)40的输出被提供给LP1的LUT(4)41的某个输入端。就左右相邻的逻辑片而言，以左侧LE的LP0和右侧LE的LP0为例，左侧LE的LP0的LUT(4C)40的输出被提供给右侧LE的LP0的LUT(4C)40的某个输入端。
经过简化后，本发明的上下快速级连结构在一个具体的实施例中，参看图2所示。图中第一逻辑片LP0和第二逻辑片LP1具有相同的物理结构，出于示意目的，这里仅给出和本发明实施例相关的元件。第一逻辑片LP0中包括第一查找表202和第一多路复用器204，其中所述第一查找表202连接到第一多路复用器204的输入端，所述第一多路复用器204的输出端接入到和所述第一逻辑片结构相同的第二逻辑片LP1中的第二查找表212的输入端。
所述第一逻辑片中还包括第三查找表206，第一查找表的输出接入第三查找表的输入端，并将第三查找表的输出连接到所述第一多路复用器的输入端。
LUT202的输出可以通过多路复用器204或其它多路复用器直接连接到LP1的LUT212。LUT206的输出可以通过多路复用器204或其它多路复用器直接连接到LP1的LUT212。当然，LUT 202和206的输出也可以直接连接到LUT212。
这就实现了同一个LE中上下相邻逻辑片之间的快速纵向级连。
在另一个具体的实施例中，参看图3所示，左侧逻辑片LP0和右侧逻辑片LP0分别属于不同但左右相邻的LE。左侧逻辑片LP0和右侧逻辑片LP0具有相同的结构，出于示意目的，仅示意了和实施例描述有关的元件。
左侧逻辑片LP0中包括第一查找表302和第二多路复用器304，其中所述第一查找表302连接到第二多路复用器304的输入端，所述第二多路复用器304的输出端接入到右侧逻辑片LP0中的第三查找表312的输入端。
所述第一逻辑片中还包括第三查找表306，第一查找表302的输出接入第三查找表306的输入端，并将第三查找表306的输出连接到所述第二多路复用器304的输入端。
LUT302的输出可以通过多路复用器304或其它多路复用器直接连接到LUT312。LUT306的输出可以通过多路复用器304或其它多路复用器直接连接到LUT312。当然，LUT 302和306的输出也可以直接连接到LUT312。
这就实现了左右相邻LE的逻辑片之间的快速横向级连。
在一个具体的实施例中，参看图1所示，所述第一逻辑片中还包括第二查找表，所述第二查找表连接到所述第三查找表的输入端。
所述第一逻辑片中第一查找表通过第三多路复用器与第三查找表连接，第二查找表通过第四多路复用器与第三查找表相连，第一多路复用器的输出通过第五多路复用器与所述第二逻辑片的第二查找表的输入相连，第二多路复用器的输出通过第六多路复用器与所述第三逻辑片的第三查找表的输入相连。
述第一多路复用器、第二多路复用器、第三多路复用器、第四多路复用器、第五多路复用器和第六多路复用器均可为二选一多路复用器。
两个4输入的查找表的级连，最大可以支持到7输入的功能。而本发明一个具体的实施例中两个四输入查找表级连到另一个四输出入查找表，最大可以支持到10输入的功能。这便于软件的综合和映射更好的处理多输入的功能(5～10输入)，也有利于系统总体性能的提升。
本发明实施例中提供的快速级连的方法和结构使得相邻的逻辑片之间不再通过xbar相连，大大提高了系统效率。通过多路复用器和3个查找表不仅实现了左右和上下级连，同时还支持10输入(第一查找表4输入，第二查找表3输入，第三查找表4输入)，可以更好地应对多输入的综合和映射。
虽然图2和图3中示意一个逻辑片的LUT输出被耦合到另一个逻辑片的具体LUT的输入端，但是本领域的技术人员意识到这种耦合并不局限于特定LUT之间，而是可以实现于任意LUT之间。
需要指出，在本说明书中，逻辑片仅是逻辑单元的一种细分。本发明并不仅仅限于具有逻辑片的集成电路，还应当涵盖体现本发明思路的具有各种逻辑单元的集成电路。因此，逻辑片在本说明书和权利要求书意指各种逻辑单元或者其细分单元。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种采用快速级连结构的集成电路，快速级连结构包括第一逻辑片和第二逻辑片，第一逻辑片和第二逻辑片具有相同的结构；
第一逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第二逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；
第一逻辑片的所述第一查找表、第二查找表和第三查找表中的至少一个查找表的输出端，直接或者通过多路复用器，和第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表的一个输入端耦合。
2.根据权利要求1所述的集成电路，其特征在于，第一逻辑片中的所述第一查找表、第二查找表和第三查找表中的至少一个查找表是指第一查找表、第二查找表或第三查找表；第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表是指和第二逻辑片中对应的第一查找表、第二查找表或第三查找表。
3.根据权利要求1所述的集成电路，其特征在于，在第一逻辑片和第二逻辑片中，所述第一查找表、第二查找表和第三查找表中的至少一个查找表是指第一查找表和第三查找表；在第一逻辑片中，第一逻辑片包括一个多路复用器，第一查找表的输出端耦合到第三查找表的一个输入端，第一查找表的输出端和第三查找表的输出端分别耦合到该多路复用器的两个输入端；多路复用器的输出端直接或者通过多路复用器连接到第二逻辑片中的第一查找表和第三查找表中的一个查找表的一个输入端。
4.根据权利要求3所述的集成电路，其特征在于，在第一逻辑片和第二逻辑片中还分别包括第二查找表，第二查找表的输出端直接或者通过多路复用器耦合到相同逻辑片的第三查找表。
5.根据权利要求1-4之一所述的集成电路，其特征在于，第三查找表具有进位链。
6.根据权利要求1-4之一所述的集成电路，其特征在于，第一逻辑片和第二逻辑片属于同一逻辑单元中相邻的逻辑片。
7.根据权利要求1-4之一所述的集成电路，其特征在于，第一逻辑片和第二逻辑片属于不同逻辑单元中相邻的逻辑片。
CN2012100372448A 2012-02-17 2012-02-17 一种采用快速级连结构的集成电路 Pending CN103259524A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100372448A CN103259524A (zh) 2012-02-17 2012-02-17 一种采用快速级连结构的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100372448A CN103259524A (zh) 2012-02-17 2012-02-17 一种采用快速级连结构的集成电路

Publications (1)

Publication Number Publication Date
CN103259524A true CN103259524A (zh) 2013-08-21

Family

ID=48963262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100372448A Pending CN103259524A (zh) 2012-02-17 2012-02-17 一种采用快速级连结构的集成电路

Country Status (1)

Country Link
CN (1) CN103259524A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746686A (zh) * 2014-01-26 2014-04-23 中国电子科技集团公司第五十八研究所 二维可扩展多路复用器的级联结构
CN105322950A (zh) * 2014-07-17 2016-02-10 京微雅格（北京）科技有限公司 多路复选器
WO2016090599A1 (zh) * 2014-12-11 2016-06-16 京微雅格（北京）科技有限公司 一种可扩展可配置的逻辑元件和fpga器件
WO2017113058A1 (zh) * 2015-12-28 2017-07-06 京微雅格（北京）科技有限公司 一种基于plb的fpga芯片布线方法
CN113615090A (zh) * 2019-04-01 2021-11-05 微芯片技术股份有限公司 基于查找表的聚焦离子束友好型填充单元设计

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262597B1 (en) * 1996-11-22 2001-07-17 Xilinx, Inc. FIFO in FPGA having logic elements that include cascadable shift registers
CN1462507A (zh) * 2001-05-16 2003-12-17 皇家菲利浦电子有限公司 可重新配置的逻辑器件
US20040155676A1 (en) * 2003-02-11 2004-08-12 Sinan Kaptanoglu Fracturable incomplete look up table for area efficient logic elements
CN1605080A (zh) * 2001-10-16 2005-04-06 捷豹逻辑股份有限公司 高效逻辑打包的现场可编程门阵列核心单元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262597B1 (en) * 1996-11-22 2001-07-17 Xilinx, Inc. FIFO in FPGA having logic elements that include cascadable shift registers
CN1462507A (zh) * 2001-05-16 2003-12-17 皇家菲利浦电子有限公司 可重新配置的逻辑器件
CN1605080A (zh) * 2001-10-16 2005-04-06 捷豹逻辑股份有限公司 高效逻辑打包的现场可编程门阵列核心单元
US20040155676A1 (en) * 2003-02-11 2004-08-12 Sinan Kaptanoglu Fracturable incomplete look up table for area efficient logic elements

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746686A (zh) * 2014-01-26 2014-04-23 中国电子科技集团公司第五十八研究所 二维可扩展多路复用器的级联结构
CN103746686B (zh) * 2014-01-26 2017-07-07 中国电子科技集团公司第五十八研究所 二维可扩展多路复用器的级联结构
CN105322950A (zh) * 2014-07-17 2016-02-10 京微雅格（北京）科技有限公司 多路复选器
CN105322950B (zh) * 2014-07-17 2018-09-11 京微雅格（北京）科技有限公司 多路复选器
WO2016090599A1 (zh) * 2014-12-11 2016-06-16 京微雅格（北京）科技有限公司 一种可扩展可配置的逻辑元件和fpga器件
CN105874713A (zh) * 2014-12-11 2016-08-17 京微雅格（北京）科技有限公司 一种可扩展可配置的逻辑元件和fpga器件
CN105874713B (zh) * 2014-12-11 2019-03-08 京微雅格（北京）科技有限公司 一种可扩展可配置的逻辑元件和fpga器件
WO2017113058A1 (zh) * 2015-12-28 2017-07-06 京微雅格（北京）科技有限公司 一种基于plb的fpga芯片布线方法
CN110313002A (zh) * 2015-12-28 2019-10-08 京微雅格（北京）科技有限公司 一种基于plb的fpga芯片布线方法
CN110313002B (zh) * 2015-12-28 2023-02-24 京微雅格（北京）科技有限公司 一种基于plb的fpga芯片布线方法
CN113615090A (zh) * 2019-04-01 2021-11-05 微芯片技术股份有限公司 基于查找表的聚焦离子束友好型填充单元设计
CN113615090B (zh) * 2019-04-01 2024-02-09 微芯片技术股份有限公司 基于查找表的聚焦离子束友好型填充单元设计

Similar Documents

Publication Publication Date Title
CN103259524A (zh) 一种采用快速级连结构的集成电路
US10979366B1 (en) Optimization of multi-stage hierarchical networks for practical routing applications
CN1128589A (zh) 可编程逻辑电路的体系结构和互连方式
CN101682329A (zh) 一种具有改进的逻辑单元的集成电路
CN107957967A (zh) 经高速串行链路的配置
CN109933301A (zh) 可扩展可编程逻辑单元及可编程逻辑块结构
CN101494455B (zh) 多层次fpga
CN103777136B (zh) 一种现场可编程门阵列的配置方法
CN103809769B (zh) 一种block ram级联实现结构
CN105264510B (zh) 一种现场可编程门阵列及通信方法
CN203909724U (zh) 一种block ram级联实现结构
CN104678815B (zh) Fpga芯片的接口结构及配置方法
CN100553147C (zh) 基于部分局部互连结构的fpga逻辑块
US20160315620A1 (en) An extensible and configurable logic element, and an fpga device
CN109117318A (zh) 基于分区的tsv聚簇故障容错系统及方法
CN103955559A (zh) 一种用于多模块芯片的双向io复用方法及电路
CN106649905B (zh) 一种利用进位链的工艺映射方法
CN102708264B (zh) 一种蜂窝六边形现场可编程逻辑阵列结构
US7719311B1 (en) Integrated circuit with improved logic cells
CN107430672B (zh) 一种可编程逻辑块阵列边沿的通用接口及芯片
CN100590976C (zh) 可配置逻辑模块结构
CN101888240A (zh) 一种现场可编程逻辑阵列的通用互连盒结构及建模方法
CN206389391U (zh) 射频矩阵板卡及插卡式射频矩阵
CN100419734C (zh) 一种面向计算的通用型可重构计算阵列装置
CN102571361B (zh) 插件板、具有该插件板的交换机及交换机设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Cui Yundong

Inventor after: Wang Panfeng

Inventor after: Liu Ming

Inventor before: Cui Yundong

Inventor before: Wang Panfeng

CB03 Change of inventor or designer information
COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: CUI YUNDONG WANG PANFENG TO: CUI YUNDONG WANG PANFENG LIU MING

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130821