[go: up one dir, main page]

CN103222056B - 双极非穿通功率半导体装置 - Google Patents

双极非穿通功率半导体装置 Download PDF

Info

Publication number
CN103222056B
CN103222056B CN201180056961.9A CN201180056961A CN103222056B CN 103222056 B CN103222056 B CN 103222056B CN 201180056961 A CN201180056961 A CN 201180056961A CN 103222056 B CN103222056 B CN 103222056B
Authority
CN
China
Prior art keywords
layer
depth
main side
wafer
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180056961.9A
Other languages
English (en)
Other versions
CN103222056A (zh
Inventor
J.福贝基
M.拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN103222056A publication Critical patent/CN103222056A/zh
Application granted granted Critical
Publication of CN103222056B publication Critical patent/CN103222056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/241—Asymmetrical thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/192—Base regions of thyristors
    • H10D62/206—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices

Landscapes

  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供双极非穿通功率半导体装置。它包括半导体晶片（2）和在第一主侧上的第一电接触和在第二主侧上的第二电接触。该晶片（2）包括具有晶片厚度（23）的内区（22），和终止区（24），其环绕该内区（22）并且其中晶片厚度（23）至少在第一主侧上通过负斜角而减小。该半导体晶片（2）包括具有不同的电导率类型的层的至少两层结构：‑第一电导率类型的漂移层（26），第二电导率类型的第一层，其在第一主侧上直接连接到该漂移层（26）并且接触第一电接触，该第一层延伸到第一层深度，和‑第二电导率类型的第二层，其布置在第一主侧上终止区（24）中直到第二层深度。该第二层深度大于该第一层深度，该第一层深度是至多45µm。该第二层的掺杂浓度低于该第一层的掺杂浓度。

Description

双极非穿通功率半导体装置
技术领域
本发明涉及功率电子器件的领域并且更具体地涉及双极非穿通功率半导体装置和用于制造这样的功率半导体装置的方法。
背景技术
在US 5,710,442中描述具有晶片2的相控晶闸管（PCT）10，在其上在阴极侧31上布置阴极接触3。阳极接触4在与阴极侧31相对的晶片的阳极侧41上形成。在晶片2内，布置有（n-）掺杂的漂移层26。在该漂移层26上朝阴极侧31提供p掺杂的基极层5，其接触阴极接触3。（N+）掺杂的阴极层7和（p+）短区8嵌入基极层5内。它们还接触阴极电极3。横向于阴极接触3的并且通过漂移层26与它分开的是布置的栅极接触95。
在阳极侧41上，布置p掺杂的阳极层6，其接触阳极电极4。阴极和阳极侧31、41应该是平面的，在其处分别安置阳极层6和基极层5的外侧并且在该平面上布置接触3、4。
晶片2包括具有在阴极和阳极侧31、41之间测量的晶片厚度23的内区22，和环绕该内区22的终止区24。在终止区24中，存在p掺杂的第一和第二边缘层58、68，其分别布置有比基极层5和阳极层6更低的掺杂浓度。边缘层58、68还分别在比基极层5和阳极层6更小的深度59、69中终止。
基极层5布置直到基极层深度51，该深度从阴极侧31测量并且正交投影到它。布置在阴极侧31上的基极层5和第一边缘层58具有基极层深度51和第一边缘层深度59。深度51、59测量为层5、58从阴极侧31延伸到的最大深度的距离。从阳极侧41测量阳极层深度61和第二边缘层深度69，该第二边缘层68布置在阳极侧41上。
边缘层厚度50、60测量为正交投影到阴极（或阳极）侧31、41的层的最大厚度。边缘层58、68具有这样的厚度：其随着离内区22的距离上升而连续减小，即，边缘层具有负斜角53。终止区24中晶片的表面由此分别与阴极侧31或阳极侧41的平面形成负角。
由于该角（边缘层的厚度50、60在其处减小）小（大约2º）以便缓慢地朝装置的横向边缘减小电场，并且由于基极层深度51选择为比第一边缘层深度59更深，在装置的内区22（有源区域）中形成高损耗。
US 7187058描述具有陡的负斜角的功率二极管。p+掺杂的基极层达到装置的边缘。弱掺杂的终止层延伸到装置的背面，使得它达到背面处的n+掺杂层。
这样的装置具有“结终止扩展”（JTE）。反向偏置的p-n结的空间电荷区沿低掺杂终止层朝边缘处的背面n+层耗尽，其是所谓的沟道截断。
负斜角使终止层与垂直装置相比更长，其提供更高的击穿电压。将终止层延伸到相对侧的必要性意味它只可以应用于二极管，因为二极管在背面上具有n掺杂层，并且它意味斜角是非常陡的以便延伸到背面。
在EP 0485059中，描述目前技术发展水平的具有14-70µm的p+型阳极层的二极管，而没有公开任何成斜角的终止结构。同样US 2007/108558描述具有3µm的阳极层而没有成斜角的终止结构的另一个现有技术二极管。
在US 4079403中，具有单侧的负斜角的晶闸管，该负斜角再次延伸到装置的另一个主侧，即装置具有陡的终止斜角。基极层和阳极层延伸到装置的横向边缘。这些层在离第一主侧的恒定深度终止（该第一主侧给定为晶片的前侧表面在内区中延伸到的那个平面）。
发明内容
本发明的目的是提供具有减少的损耗和低导通状态压降VT和反向恢复电荷Qrr的双极非穿通功率半导体装置，以及提供这样的装置的制造方法。
该目的由根据本申请的双极非穿通功率半导体装置和根据本申请的制造方法实现。
发明性的双极非穿通功率半导体装置包括半导体晶片和在该晶片的第一主侧的顶部上形成的第一电接触和在与该第一主侧相对的该晶片的第二主侧的顶部上形成的第二电接触。
所述半导体晶片包括具有不同的电导率类型的层的至少两层结构，其中：
-第一电导率类型的漂移层，
-第二电导率类型的第一层，其布置在该漂移层上并且朝第一主侧直接连接该漂移层并且接触第一电接触，该第一层布置直到第一层深度，该第一层深度测量为该层从第一主侧延伸到并且正交投影到第一主侧的最大深度。
如专家众所周知的，非穿通功率PCT是其中第一电导率类型的漂移层与阳极层（第三层）接触而在其之间不具有第一电导率类型的高掺杂的层（叫做缓冲层）的装置。非穿通装置的阻断条件下的电场是三角形的并且在漂移层内截断。空间电荷区没有达到阳极层。
包括这样的缓冲层的装置叫做穿通装置。以更高的阻断电压，在漂移和缓冲层之间的边界处的电场将不会达到零。沿缓冲层中的短距离，它然后由于高掺杂浓度急剧减小到零。
晶片包括具有在第一和第二主侧之间测量的晶片厚度的内区，和终止区，其环绕该内区并且其中晶片厚度至少在第一主侧上通过负斜角而减小。晶片厚度从第一电接触安置在其上的晶片的外侧减小，即晶片具有负斜角，示范性地具有至少一个角。在终止区中的晶片的表面由此与第一主侧的平面形成至少一个负角。
第二电导率类型的第二层布置在第一主侧上的终止区中直到第二层深度。该第二层深度测量为离该第二层延伸到的第一主侧并且正交投影到第一主侧的最大距离。该第二层深度大于第一层深度，然而它的掺杂浓度低于第一层的掺杂浓度。
第一层深度是至多45µm，示范性地至多30µm。在示范性实施例中，第一层深度可以达到第二层深度的至少1/4、特别地1/10或甚至至少1/15。
这样的装置用于至少1000V、特别地至少1600V的阻断电压。给出的漂移层厚度确保装置直到这样的阻断电压的操作。
在优选实施例中，提供第一电导率类型的晶片，并且弱掺杂的第二层通过在第一主侧上应用第一掩模而在第一主侧上形成，该第一掩模覆盖晶片的内区。然后离子应用在第一主侧上环绕内区的终止区中。这些离子在终止区中扩散进入晶片直到第二层深度。其后去除第一掩模。
然后比第二层更高掺杂的第一层通过在第一主侧上应用离子并且将这些离子扩散进入晶片进入离第一主侧至多45 µm、特别地30 µm的第一层深度而形成。从而，第一层深度低于第二层深度。然后第一和第二电接触应用在晶片上内区上。晶片的负斜角通过在终止区中从第一主侧部分去除晶片材料而在终止区中第一主侧上形成。在装置具有四层结构（例如晶闸管）的情况下，相同的方法可以应用于在第二主侧上形成层，示范性地与第一侧上的层同时形成，即第二层与第四层一起在终止区中形成，并且第一层与第三层形成为基极和阳极层。
因为不需要有许多掩模，这样的制造方法容易执行。虽然第一（和第三）层也延伸进入终止区，它的更高掺杂浓度对电性质具有很小的影响，因为可以在平面晶片的表面上发现（在成斜角之前）的最高的掺杂浓度在斜角步骤中去除，使得终止区中的掺杂浓度与内区中的掺杂浓度相比在横向上（在远离内区的方向上，即平行于第一主侧）并且在垂直于该方向的方向上（即从第一主侧垂直）快速下降。
与现有技术装置相比第一层减小的厚度带来减小的导通状态压降VT。像反向恢复电荷Qrr、关断时间tq和最大浪涌电流的其他参数也改进了。与现有技术相比，该改进由第一层的积极变薄实现。总装置厚度可以由于更薄的第一层而减小，同时反向和正向阻断能力借助于具有轻掺杂的P型终止层和负斜角的修改的结终止而维持。维持负斜角具有直到击穿电压的健壮性反向阻断的优点，这时显著的电流可在外围流过结终止，但仍然不接近装置的表面。这例如是HVDC的晶闸管中的高雪崩闪电测试能力所需的，其可以在反向I-V曲线的拐点之后以高电流操作。
例如，相控晶闸管（PCT）与具有第二电导率类型的层（分别地第二边缘层和阳极层，或第一边缘层和基极层）的共同深度或边缘层的甚至更低的深度的现有晶闸管相比同时具有直到非常高的电流的更低的导通状态压降VT与非常高的正向和反向阻断能力。更低的VT暗示例如HVDC系统更高的节能和销售价格，但对于其他应用中的其他参数也可以是有益的。
利用本发明，对于给定的电压级，PCT可以以薄得多的起始硅晶片处理，从而带来更低的VT和Qrr。因为该PCT是具有对称阻断（即正向和反向阻断）的非穿通装置，具有场截断（缓冲）层的更薄漂移层的应用是不可应用的。因此，对于给定的电压级必须保留漂移层的厚度。利用本发明，装置还可包括在晶片的两个主侧上的内区中的第二电导率类型的积极变薄的层，即阳极和基极层。例如，如果阳极和P-基极层的厚度减小到大约现有技术装置的厚度的25%，具有VRRM=8.5kV的PCT的晶片厚度可以减小大约10%。
为了将正向和反向阻断均维持在具有厚阳极和基极层的现有技术装置的水平，可以在终止区使用第二电导率类型的局部的深终止层。该深终止层允许具有结终止（带有单或双负斜角），其原则上提供HVDC应用中需要的高雪崩闪电能力。
尽管改进了相关装置参数（VT、Qrr、tq和浪涌电流能力），本发明保持HVDC相关的其他参数（像雪崩闪电能力）在关于现有技术装置的水平。
本发明的另外的优点是减小热预算（生产成本），因为更薄的层的生产需要更短的扩散时间。由于掺杂剂沉积可以由离子束注入代替，需要更短的高温吸杂（时间），由此也节省了热预算。
附图说明
本发明的主题将在下文中参照附图更详细地解释，其中：
图1示出现有技术相控晶闸管；
图2示出根据本发明的相控晶闸管；
图3示出根据本发明的另一个相控晶闸管；
图4示出根据本发明的二极管；
图5-12示出用于制造根据本发明的半导体装置的方法的不同步骤。
在图中使用的标号和它们的意思在标号列表中总结。一般，相似或者相似功能的部件给予相同的标号。描述的实施例意为示例并且不应该限制本发明。
具体实施方式
在图2中示出根据本发明的采用具有至少1000V的阻断电压的相控晶闸管（PCT）1的形式的双极非穿通功率半导体装置。该装置包括具有不同电导率类型的层的半导体晶片2，在该晶片2上阴极接触3在晶片的阴极侧31上形成并且阳极接触4在该阴极侧31相对的晶片的阳极侧41上形成。（n-）掺杂的漂移层26在晶片中形成。p掺杂的基极层5在该漂移层26上朝阴极侧31布置。它接触阴极接触3。基极层5直接邻近漂移层26布置，其意味没有其他的第二电导率类型的中间层布置在基极层5和漂移层26之间。基极层5和漂移层26彼此连接，即它们彼此触及。基极层5在晶片2中延伸直到基极层深度51。该基极层深度51测量为基极层5从阴极侧31延伸到并且正交投影到阴极侧31的最大距离。基极层示范性地形成为具有恒定基极层深度的连续层，并且基极层5可延伸进入终止区24，即在终止区24中也维持基极层深度51。
在任何情况下，阴极侧31应该是平面的，基极层5的外侧（即与漂移层26相对的基极层5的那侧）安置在其中。
晶片2包括具有测量为在阴极和阳极侧31、41之间正交投影的最大厚度的晶片厚度23的内区22，和终止区24，其环绕该内区22并且其中晶片厚度23至少在一侧31、41上减小。第一和第二电接触3、4在该内区22内横向终止。
第一p掺杂的终止层54布置在终止区24中的阴极侧31处，其布置直到第一终止层深度55，该第一终止层深度55测量为离该第一终止层54延伸到的阴极侧31并且正交投影到阴极侧31的最大距离。该第一终止层深度55大于基极层深度51，然而第一终止层54的最大掺杂浓度低于基极层5的最大掺杂浓度。对于延伸进入终止区24的基极层5，该第一终止层54布置在基极层5和漂移层26之间。基极层5的最大掺杂浓度测量为该层在内区内的最大掺杂浓度，然而第二层的最大掺杂浓度应该估计为与第一层在终止区中的掺杂浓度重叠的该层的最大掺杂浓度。这意味第二层的最大掺杂浓度将出现在终止区中在或靠近晶片的表面并且在或靠近内区。在该地方，斜角开始并且因此去除了最少的材料，其意味在为了形成第一和第二层扩散离子后维持了最高掺杂浓度。
在终止区内，在更靠近第一主侧的区域中布置第一层，但该层的更高掺杂浓度部分由成斜角去除（该部分与在下面提到的低掺杂的部分的离子重叠，即该部分是双扩散层），并且第二部分对应于低掺杂的部分（第二层），其布置在第一部分下面，即其在终止区中布置在第一层和漂移层之间。
基极层深度51是至多45µm，示范性地至多30µm，至多25 µm或甚至低于20 µm。选择最小的基极层深度（一般来说第一层深度）使得确保装置的期望的阻断电压。
对于是晶闸管的发明性装置，终止区在漂移层26内终止是重要的，因为否则阳极将连接到基极层5并且装置将像用第二电导率类型的半导体制成的电阻器那样工作并且不再工作为晶闸管。因此，更深的低掺杂的终止层总是在漂移层中结束并且不可以合并阳极层。示范性地，第一终止层54延伸到漂移层的深度的至多20%的深度。
第一层可与第二层重叠使得第一层形成为部分延伸进入终止区并且甚至延伸直到装置的横向边缘的连续层（横向应该意味在垂直于第一主侧的平面中）。第一层延伸到恒定深度，其中该深度应该从其中第一主侧布置在内区内的平面测量。第二层限制于终止区中的区域。第二层布置在第一层下面并且从而在第一层和漂移层之间。第二层应该理解为其中仅第二层的驱入离子存在而没有来自第一层的离子的区域。在终止区内的第一层部分中，来自第一和第二层的离子重叠，因为两个离子种类从第一侧扩散进入晶片。第二层的最大掺杂浓度应该理解为第一主侧上终止区中存在的第二电导率类型的掺杂浓度的最大值，其超过内区中第一层在相同深度的掺杂浓度，即其通过扩散第二层的离子而增加。该最大值将在靠近晶片的表面并且靠近内区的边界处发现。第二层从第一主侧延伸到比第一层更大的深度，但比漂移层更小的深度。在图中，没有指示层在终止区中的重叠，但可以通过将基极层5的边界横向延伸到装置的边缘从而使基极层5与第一终止层54重叠而增加。
再次，更大的深度意味离该平面更大的深度，其中第一主侧布置在内区内。第二层的最大掺杂浓度低于第一层的（在内区中）。这意味第一层是高掺杂但浅的层，然而第二层是低掺杂但深的层。
在示范性实施例中，基极层深度51达到第一终止深度的至少1/4、特别地1/10或甚至至少1/15。
第一终止层54可具有小于140 µm的厚度56。在另一个实施例中，第一终止层具有超过50 µm的厚度56。
除了阴极侧31上之前提到的层之外，PCT具有n掺杂的阴极层7，其嵌入p掺杂的基极层5，使得阴极电极3接触基极层5和阴极层7。基极层5和阴极层7在晶片的外侧上相同平面中终止。备选地，阴极层可从基极层5的平面伸出。
典型地，（p+）掺杂的短区8布置在与p掺杂的基极层5相同的平面中并且对于阴极层7是横向的。栅极接触95布置在横向于阴极接触3的阴极侧31上，但由漂移层26与它分开。
基极层深度51比阴极层深度71更深，并且如果存在的话，也比阴极短区深度81更深，使得基极层5将阴极层/阴极短区7、8与漂移层26分开。在示范性实施例中，这由至少8µm、在另一个实施例中至少10µm的基极层深度51确保。这些层的最小深度还取决于制造过程期间晶片的表面粗糙度。
晶片厚度23在阴极侧31上的终止区24中连续减小。这在如在图2中示出的示范性实施例中通过以下进行：晶片表面从阴极侧31的平面倾斜至多5º和15º、在另一个示范性实施例中3º和15º并且在再另一个实施例中1.5º和15º的两个恒定角。较小的角是位于更靠近内区22的角，然而较大的角是更靠近晶片的边缘的角。通过这样的两个倾斜角形成双负斜角。
晶片厚度也可以在终止区24中减小，使得晶片表面从阴极侧31的平面倾斜至多5º（在另一个示范性实施例中3º并且在再另一个实施例中1.5º）的一个单个角，从而导致均匀的厚度减小。
当然，同样具有多于两个角的厚度减小或者厚度的任何非线性减小也是可能的。晶片厚度23在终止区24中它的表面上随离内区22的距离上升不断进一步减小，示范性连续地。
示范性地，选择终止层的厚度使得终止层延伸直到晶片的横侧，即到垂直于阴极或阳极侧31、41的侧。
如在图2中示出的第一终止层54连接到基极层5。第一终止层54也可直接连接到阴极接触3或如在图2中示出的它可横向终止于阴极电极3。
PCT在它的阳极侧41上另外包括p掺杂的阳极层6，其布置直到从阳极侧41测量并且正交投影到它的阳极层深度61。由于装置是非穿通装置，漂移层26接触阳极层6，即其之间没有第一电导率类型的高掺杂的缓冲层。电场在阻断条件下在漂移层内截断为三角形。p掺杂的第二终止层64可布置在阳极侧41上的终止区24中直到第二终止层深度65，其从阳极侧41测量并且正交投影到它。第二终止层深度65像第一终止层深度55大于阳极层深度61。
阳极层深度61可像基极层深度51选择为至多45 µm，特别地30 µm。阳极层深度61在示范性实施例中是至少8 µm，在另一个实施例中至少10 µm。在示范性实施例中，阳极层深度61达到第二终止深度65的至少1/4、特别地1/10或甚至至少1/15。第二终止层64可具有小于140 µm的厚度66。在另一个实施例中，第二终止层64具有多于50 µm的厚度66。
如在图2中示出的第二终止层64可连接到阳极层6。第二终止层64也可直接连接到阳极电极4或它可横向终止于阳极电极4（图2）。
在另一个示范性实施例中，装置包括至少两个或三个护环，在再另一个实施例中多达20或甚至24个护环。这些护环的宽度和间距可以优化来实现高击穿电压。示范性地，如先前描述的，PCT在它的阳极侧41上包括p掺杂的阳极层6。布置至少一个p掺杂的护环9横向于终止区24中阳极层6。在包括多个护环9的装置的情况下，它们由漂移层26彼此分开（图3）。从而，护环9包围彼此。对于这样的装置，在阳极侧41的终止区24中没有晶片的负斜角53存在，但装置厚度23在阳极侧41保持恒定。同样对于该实施例，阳极层深度61可选择为至多30µm。为了限制用于沉积掺杂剂的掩模和步骤的数量，护环9可具有与阳极层6相同的掺杂浓度。备选地，护环9可具有不同于阳极层6的掺杂浓度和/或深度的掺杂浓度和/或深度。
在阴极侧31上具有如先前公开的这样的护环9并且在阳极侧41上具有小于30µm的薄阳极层6与更深的第二终止层64和负斜角，这也是可能的。
在另一个实施例中，发明性的PCT装置仅在阴极或阳极侧（第一主侧）上包括至多30µm的基极或阳极层5、6和在相同侧上更深的第一或第二终止层54、64（第二层）。另一侧可通过由根据现有技术的装置已知的任何结构终止。
在图4中，示出发明性二极管1’。如先前公开的，该二极管1’在阳极侧41上包括基极层5，其起二极管的阳极层和第一终止层的作用。关于发明性PCT选择这些层的掺杂浓度和深度。在阴极侧31上，没有布置p掺杂的层。漂移层26通过与漂移层26相比具有高施主浓度的阴极层7接触阴极电极3。该阴极层7示范性地作为连续层在阴极侧31上的整个晶片区域之上延伸。
本发明还可以应用于像GCT和反向阻断GCT的多个其他半导体类型。
当然，所有层的电导率类型可以反过来，即像漂移层26的第一电导率类型的层在该情况下是p型，并且像基极层5的第二电导率类型的层是n型。
包括阴极侧31上的阴极接触3和与该阴极侧31相对的阳极侧41上的阳极接触4并且包括具有不同电导率类型的层的至少两层结构的发明性PCT可以由至少包括下列制造步骤的方法制造：
提供具有阴极侧31和与该阴极侧31相对的阳极侧41的（n-）掺杂的晶片2（图5）。第一终止层54通过在该阴极侧31上应用第一掩模57而在该阴极侧31上形成，该第一掩模57覆盖晶片的内区22。然后离子例如通过离子注入或沉积应用在该阴极侧31上环绕该内区22的终止区24中（图6）。其后这些离子在该终止区24中扩散进入晶片2，从而形成第一终止层54（图7）并且去除第一掩模57。
第二终止层64可采用相同的方式通过在阳极侧41上应用第二掩模67而在该阳极侧41上形成，该第二掩模67覆盖内区22。然后离子例如通过注入或沉积应用在该阳极侧41上环绕该内区22的终止区24中（图6）。这些离子在终止区24中扩散进入晶片2，从而形成第二终止层64（图7）。其后去除第二掩模67。
第一和第二终止层54、64可一个接一个形成，或如在图中示出的，它们可同时形成。当然，还可以应用像独立的注入步骤（但共同扩散）的其他制造步骤，并且形成第一和第二终止层的顺序可以颠倒。
然后基极层5通过在阴极侧31上应用离子（例如通过离子植入或沉积而不用掩模）（图8），并且然后将这些离子扩散进入晶片2进入离阴极侧31至多45 µm、示范性地至多30 µm的深度51而形成，该深度比第一终止层深度55更低（图9）。第一终止层54可具有小于140 µm的厚度56。在另一个实施例中，第一终止层54具有多于50 µm的厚度56。
阳极层6通过在阳极侧41上应用离子并且将这些离子扩散进入晶片2进入阳极层深度61而在第二主侧41上形成，该阳极层深度61比第二终止层深度65更低。同样基极和阳极层5、6可一个接一个形成或它们可完全或部分同时形成，例如通过在第一侧上注入离子，其后在另一侧上并且然后在一个步骤中将这些离子扩散进入晶片2。
像n+掺杂的阴极层7的其他层、p掺杂的阴极短区和栅极接触95可现在或在任何其他适当的制造步骤通过专家众所周知的任何方法在阴极侧31上形成（图9）。
阴极和阳极接触3、4然后在晶片2上内区22中形成（图10）。其后晶片的一部分在终止区24中从阴极侧31去除，例如通过蚀刻、磨削或研磨，使得形成具有从阴极侧31（或阳极侧41，分别地）倾斜的至少一个角的负斜角53。在另一个示范性实施例中连续去除晶片材料来在终止区24中形成晶片厚度的减小，使得晶片表面从阴极侧31的平面倾斜至多5º（在另一个示范性实施例中3º并且在再另一个实施例中1.5º）的单个恒定角，从而导致均匀的厚度减小（图11）。
在另一个实施例中，连续去除晶片材料来在终止区24中形成晶片厚度23的减小，使得晶片侧从阴极侧31（或阳极侧41，分别地）的平面倾斜至多5º和15º、在另一个示范性实施例中3º和15º并且在再另一个实施例中1.5º和15º的两个恒定角。通过这样的倾斜角形成双负斜角。
单个负斜角的一个角示范性地用于具有较低击穿电压（例如高达6.5kV）的装置，并且示范性地双负斜角的两个角用于具有较高击穿电压（例如高于6.5kV）的装置。当然，非线性斜角对于制造也是可能的。
发明性PCT装置还仅在一侧（即阴极或阳极侧（第一主侧））上包括至多45µm、示范性地30µm的基极或阳极层5、6（第一层）并且在相同侧上包括具有负斜角的更深的第一或第二终止层54、64（第二层）。另一侧可由专家已知的任何方法和任何结构制造（像护环9）。
如果在该申请没有另外陈述，在像晶闸管（示范性地PCT或GCT）的具有四层结构的装置的情况下，关于第一和第二层鉴于设计或制造方法陈述的所有性质也可对第三和第四层应用。
本发明也可应用于像GCT（栅极换向晶闸管）的具有四层结构的任何种类的晶闸管。
二极管采用与PCT相似的方式制造，但仅有p掺杂的基极层5（二极管的阳极层）在阳极侧41上形成，然而没有p掺杂的层在二极管的阴极侧31上形成。相反，在阴极侧31上形成有高n掺杂的阴极层7用于良好接触。
参考列表
1 相控晶闸管 1’ 二极管
10 现有技术PCT 2 晶片
22 内区 23 晶片厚度
24 终止区 26 漂移层
3 阴极接触 31 阴极侧
4 阳极接触 41 阳极侧
5 基极层 51 基极层深度
52 基极层厚度 53 负斜角
54 第一终止层 55 第一终止层深度
56 第一终止层厚度 57 第一掩模
58 第一边缘层 59 第一边缘层深度
50 第一边缘层厚度 6 阳极层
61 阳极层深度 62 阳极层厚度
64 第二终止层 65 第二终止层深度
66 第二终止层厚度 67 第二掩模
68 第二边缘层 69 第二边缘层深度
60 第二边缘层厚度 7 阴极层
71 阴极层深度 8 阴极短区
81 阴极短区深度 9 护环
91 护环深度 95 栅极接触

Claims (23)

1.一种双极非穿通功率半导体装置，包括半导体晶片（2）和在所述晶片的第一主侧上形成的第一电接触和在与所述第一主侧相对的所述晶片的第二主侧上形成的第二电接触，
所述半导体晶片（2）包括具有不同的电导率类型的层的至少两层结构，
所述至少两层结构包括
-第一电导率类型的漂移层（26），
-第二电导率类型的第一层，其朝所述第一主侧直接连接到所述漂移层（26）并且接触所述第一电接触，并且
所述晶片（2）包括具有在所述第一主侧和所述第二主侧之间测量的恒定晶片厚度（23）的内区（22），和终止区（24），其中所述终止区（24）环绕所述内区（22），并且在所述终止区（24）中所述晶片厚度（23）至少在所述第一主侧上通过负斜角而减小，
其中所述第一层延伸到第一层深度，所述第一层深度从平面测量，其中所述第一主侧布置在所述内区（22）内，并且
其中所述漂移层延伸到漂移层深度，所述漂移层深度在所述内区（22）内从所述平面测量，其中所述第一主侧布置在所述内区（22）内，
其特征在于
第二电导率类型的第二层布置在所述第一主侧上所述终止区（24）中，所述第二层布置直到第二层深度，所述第二层深度从平面测量，其中所述第一主侧布置在所述内区（22）内，并且其中所述第二层深度大于所述第一层深度并且浅于所述漂移层深度，其中所述第二层的最大掺杂浓度低于所述第一层的最大掺杂浓度，所述第一层浅于所述第二层，并且其中
所述第一层深度是至多45μm。
2.如权利要求1所述的半导体装置，其特征在于，所述装置包括
-在所述第一主侧上的第一电导率类型的阴极层（7），其布置使得所述第一电接触接触所述第一层和所述阴极层（7），以及
-在所述第二主侧上的第二电导率类型的第三层，其布置直到从所述第二主侧测量的第三层深度，并且其中
-第二电导率类型的第四层布置在所述第二主侧上所述终止区（24）中直到从所述第二主侧测量的第四层深度，并且其中所述第四层深度大于所述第三层深度，其中所述第三层深度至多45μm。
3.如权利要求1所述的半导体装置，其特征在于，所述晶片厚度（23）在所述终止区（24）中通过负斜角而减小，其中所述负斜角具有单个角。
4.如权利要求2所述的半导体装置，其特征在于如下至少其中之一：
所述第一层深度为所述第二层深度的至多1/4，和
所述第三层深度为所述第四层深度的至多1/4。
5.如权利要求2所述的半导体装置，其特征在于，所述第一层深度和所述第三层深度中的至少一个是至少8 μm。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，所述第一层形成为具有恒定第一层深度的连续层，并且所述第一层横向延伸进入所述终止区（24），并且其中所述第二层布置在所述第一层和所述漂移层之间。
7.如权利要求2、4-5中任一项所述的半导体装置，其特征在于如下至少其中之一：
所述第二层连接到所述第一层，和
所述第四层连接到所述第三层。
8.如权利要求2、4-5中任一项所述的半导体装置，其特征在于如下至少其中之一：
所述第二层连接到所述第一电接触，和
所述第四层连接到所述第二电接触。
9.如权利要求2、4-5中任一项所述的半导体装置，其特征在于，所述第四层具有比所述第三层更低的最大掺杂浓度。
10.如权利要求1所述的半导体装置，其特征在于，装置在所述第一主侧或所述第二主侧中的一个上包括具有阴极层深度（71）的第一电导率类型的阴极层（7），并且其中布置在与所述阴极层（7）相同的主侧的所述第一层深度比所述阴极层深度（71）更大。
11.如权利要求2所述的半导体装置，其特征在于，所述阴极层（7）具有阴极层深度（71），并且所述第三层深度大于所述阴极层深度（71）。
12.如权利要求1、3-5和10-11中任一项所述的半导体装置，其特征在于，所述装置包括第二电导率类型的第三层，其布置在所述第二主侧上直到从所述第二主侧测量的第三层深度，并且其中第二电导率类型的护环（9）布置在所述终止区（24）中所述第二主侧上。
13.如权利要求1所述的半导体装置，其特征在于，所述第一层深度是至多30μm。
14.如权利要求2所述的半导体装置，其特征在于，所述第三层深度是至多30μm。
15.如权利要求2所述的半导体装置，其特征在于如下至少其中之一：
所述第一层深度为所述第二层深度的至多1/10，和
所述第三层深度为所述第四层深度的至多1/10。
16.如权利要求5所述的半导体装置，其特征在于，所述第一层深度和所述第三层深度中的至少其中之一是至少10μm。
17.如权利要求3所述的半导体装置，其特征在于，所述负斜角是至多5º。
18.如权利要求1所述的半导体装置，其特征在于，所述晶片厚度（23）在所述终止区（24）中通过负斜角而减小，其中所述负斜角具有至多的更靠近所述内区（22）的第一角和至多15º的更靠近所述晶片的边缘的第二角。
19.一种用于制造双极非穿通功率半导体装置的方法，其包括第一主侧上的第一电接触和在与所述第一主侧相对的第二主侧上的第二电接触以及具有不同的电导率类型的层的至少两层结构，所述方法至少包括下列制造步骤：
提供第一电导率类型的晶片（2），掺杂的第二层通过在所述第一主侧上应用第一掩模（57）而在所述第一主侧上形成，所述第一掩模（57）覆盖所述晶片的内区（22），在所述第一主侧上环绕所述内区（22）的终止区（24）中应用离子，并且将所述离子在所述终止区（24）中扩散进入所述晶片直到第二层深度，
去除所述第一掩模（57），
比所述第二层更高掺杂的第一层通过在所述第一主侧上应用离子并且将所述离子扩散进入所述晶片（2）进入离所述第一主侧至多45μm的第一层深度而形成，所述第一层深度低于第二层深度，
所述第一电接触和所述第二电接触应用在所述晶片（2）上所述内区（22）上，其中所述第一层浅于所述第二层，
所述晶片的负斜角通过在所述终止区（24）中从所述第一主侧部分去除晶片材料在所述第一主侧上所述终止区（24）中形成。
20.如权利要求19所述的方法，其特征在于，所述第一层深度是至多30μm。
21.如权利要求19所述的方法，其特征在于
第四层通过在所述第二主侧上应用第二掩模（67）而在所述第二主侧上形成，所述第二掩模（67）覆盖所述内区（22），在所述第二主侧上环绕所述内区（22）的所述终止区（24）中应用离子，并且将所述离子在所述终止区（24）中扩散进入所述晶片（2）直到第四层深度，去除所述第二掩模（67），并且其中第三层通过在所述第二主侧上应用离子并且将所述离子扩散进入所述晶片（2）进入第三层深度而在所述第二主侧上形成，所述第三层深度低于第四层深度，所述晶片的负斜角通过在所述终止区（24）中从所述第二主侧部分去除晶片材料在所述第二主侧上所述终止区（24）中形成。
22.如权利要求21所述的方法，其特征在于如下至少其中之一：
所述第二层具有小于140μm的深度，或
所述第四层具有小于140μm的深度。
23.如权利要求21至22中任一项所述的方法，其特征在于如下至少其中之一：
在所述终止区（24）中所述掺杂的第二层具有超过50μm的深度，或
在所述终止区（24）中所述第四层具有超过50μm的深度。
CN201180056961.9A 2010-09-27 2011-09-27 双极非穿通功率半导体装置 Active CN103222056B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10180161 2010-09-27
EP10180161.1 2010-09-27
PCT/EP2011/066740 WO2012041836A1 (en) 2010-09-27 2011-09-27 Bipolar non-punch-through power semiconductor device

Publications (2)

Publication Number Publication Date
CN103222056A CN103222056A (zh) 2013-07-24
CN103222056B true CN103222056B (zh) 2016-08-10

Family

ID=44454540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180056961.9A Active CN103222056B (zh) 2010-09-27 2011-09-27 双极非穿通功率半导体装置

Country Status (7)

Country Link
US (1) US8803192B2 (zh)
JP (1) JP6026418B2 (zh)
KR (1) KR101745437B1 (zh)
CN (1) CN103222056B (zh)
DE (1) DE112011103230B4 (zh)
GB (1) GB2497245B (zh)
WO (1) WO2012041836A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112014028253A2 (pt) * 2012-05-17 2017-06-27 Gen Electric dispositivo semicondutor
DE112013007220B4 (de) * 2013-07-08 2022-12-08 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6362702B2 (ja) 2013-08-28 2018-07-25 アーベーベー・テクノロジー・アーゲー バイポーラノンパンチスルーパワー半導体デバイス
WO2016016427A1 (en) * 2014-07-31 2016-02-04 Abb Technology Ag Phase control thyristor
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
CN109103242B (zh) * 2018-09-30 2023-12-15 江苏明芯微电子股份有限公司 一种穿通结构的可控硅芯片及其生产方法
CN112310226B (zh) * 2019-07-29 2022-01-28 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN111755501A (zh) * 2020-06-18 2020-10-09 清华大学 一种具有边缘深结结构的晶圆芯片结构
EP4006990B1 (en) * 2020-11-27 2023-04-05 Hitachi Energy Switzerland AG Semiconductor device with a side surface having different partial regions
CN113161347B (zh) * 2021-06-02 2023-09-08 江苏韦达半导体有限公司 低电容低残压大功率过压保护器件芯片及其制作工艺
EP4439633A1 (en) * 2023-03-31 2024-10-02 Hitachi Energy Ltd Power semiconductor device and method for producing a power semiconductor device
CN116504825B (zh) * 2023-06-27 2023-09-19 清华大学 功率半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3231796A (en) * 1960-12-20 1966-01-25 Merck & Co Inc Pnpn semiconductor switch with predetermined forward breakover and reverse breakdownvoltages
US5710442A (en) * 1995-02-03 1998-01-20 Hitachi, Ltd. Semiconductor device and method of manufacturing same
WO2007036456A2 (de) * 2005-09-29 2007-04-05 Siced Electronics Development Gmbh & Co. Kg Sic-pn-leistungsdiode
US7304363B1 (en) * 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
CN201562681U (zh) * 2009-11-27 2010-08-25 西安电力电子技术研究所 正反向对称类台面负角造型晶闸管结终端

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079403A (en) 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
DE3867371D1 (en) * 1987-08-11 1992-02-13 Bbc Brown Boveri & Cie Gate-turn-off-thyristor.
JP3321185B2 (ja) 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
DE59203207D1 (de) * 1991-09-20 1995-09-14 Eupec Gmbh & Co Kg Thyristor mit Randstruktur.
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
JP2004014922A (ja) * 2002-06-10 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
DE10250608B4 (de) * 2002-10-30 2005-09-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
DE10358985B3 (de) 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
JP4936670B2 (ja) * 2005-01-11 2012-05-23 三菱電機株式会社 電力用半導体装置
US7728409B2 (en) 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
CN101752248A (zh) * 2009-12-18 2010-06-23 浙江四方电子有限公司 晶闸管管芯制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3231796A (en) * 1960-12-20 1966-01-25 Merck & Co Inc Pnpn semiconductor switch with predetermined forward breakover and reverse breakdownvoltages
US5710442A (en) * 1995-02-03 1998-01-20 Hitachi, Ltd. Semiconductor device and method of manufacturing same
US7304363B1 (en) * 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
WO2007036456A2 (de) * 2005-09-29 2007-04-05 Siced Electronics Development Gmbh & Co. Kg Sic-pn-leistungsdiode
CN201562681U (zh) * 2009-11-27 2010-08-25 西安电力电子技术研究所 正反向对称类台面负角造型晶闸管结终端

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Simulation and Experimental Study on the Junction Termination Structure for High-Voltage 4H-SiC PiN Diodes";Toru Hiyoshi et.al;《IEE TRANSACTIONS ON ELECTRON DEVICES》;20080801;第1841页-第1846页 *

Also Published As

Publication number Publication date
DE112011103230B4 (de) 2021-11-25
WO2012041836A1 (en) 2012-04-05
US20130207159A1 (en) 2013-08-15
JP2013542597A (ja) 2013-11-21
KR20130118306A (ko) 2013-10-29
GB201305363D0 (en) 2013-05-08
KR101745437B1 (ko) 2017-06-09
CN103222056A (zh) 2013-07-24
GB2497245B (en) 2015-04-01
US8803192B2 (en) 2014-08-12
GB2497245A (en) 2013-06-05
DE112011103230T5 (de) 2013-08-01
JP6026418B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
CN103222056B (zh) 双极非穿通功率半导体装置
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
CN107112353B (zh) 反向传导半导体装置
US20130334598A1 (en) Semiconductor device and method for manufacturing same
US8093652B2 (en) Breakdown voltage for power devices
KR101252628B1 (ko) 저주파 및 고주파 애플리케이션을 위한 안정한 다이오드
KR101798273B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
JP6337217B1 (ja) 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法
CN105226057A (zh) 反向导通功率半导体器件
JP6911373B2 (ja) 半導体装置
EP2463913A1 (en) Bipolar reverse-blocking non-punch-through power semiconductor device
US8525302B2 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
EP3439045B1 (en) Fast recovery inverse diode
EP3196943A1 (en) Bipolar diode and method for manufacturing such a diode
CN106816463B (zh) 一种终端结构、半导体器件及其制备方法
CN105474400B (zh) 双极非穿通功率半导体装置
EP2747142A1 (en) Insulated gate bipolar transistor and method of manufacturing the same
EP2717314A1 (en) Method of producing a junction termination for a power semiconductor device and corresponding power semiconductor device
CN110444606A (zh) 半导体装置及其制造方法
CN105990154A (zh) 超结器件的制作方法和超结器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180504

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210617

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240114

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG