[go: up one dir, main page]

CN103219310B - 混合焊球布置及其形成方法 - Google Patents

混合焊球布置及其形成方法 Download PDF

Info

Publication number
CN103219310B
CN103219310B CN201310084805.4A CN201310084805A CN103219310B CN 103219310 B CN103219310 B CN 103219310B CN 201310084805 A CN201310084805 A CN 201310084805A CN 103219310 B CN103219310 B CN 103219310B
Authority
CN
China
Prior art keywords
solder ball
solder
solder balls
reliability
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310084805.4A
Other languages
English (en)
Other versions
CN103219310A (zh
Inventor
鲁凯
刘海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201310084805.4A priority Critical patent/CN103219310B/zh
Publication of CN103219310A publication Critical patent/CN103219310A/zh
Application granted granted Critical
Publication of CN103219310B publication Critical patent/CN103219310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种混合焊球布置及其形成方法，所述混合焊球布置包括形成在多个电连接件上的多个焊球，其中，所述多个焊球包括两种或两种以上的不同的焊球。根据本发明的混合焊球布置具有高焊接可靠性。

Description

混合焊球布置及其形成方法
技术领域
本发明涉及一种混合焊球布置及其形成方法，更具体地说，涉及一种具有高焊接可靠性的混合焊球布置及其形成方法。
背景技术
电子产品的封装和组装过程中，通常需要通过焊料进行连接。例如，常用的芯片焊接方法通常包括例如芯片到印刷电路板的倒装焊(flipchip)、BGA封装产品到电路板的SMT等等。
在将器件和电路板连接的过程中，通常需要在器件焊盘上通过电镀或植球的方式形成焊料球(焊球)，再通过焊料球实现与电路板的互连。在同一个器件，用作同一类型互连的所有焊球通常只采用一种成分。
然而，采用包含不同成分的焊料球，焊料的焊接的可靠性不一样。例如，如果焊料中银含量较高，焊接在热循环(Thermalcycle)的环境下可靠性较好，而跌落(Drop)可靠性较差。如果银含量较低，则相反，跌落可靠性较好，而热循环可靠性较差。因此，现有技术的电子产品难以确保在不同的环境下均具有良好的可靠性。
发明内容
本发明的一方面提供了一种混合焊球布置，所述混合焊球布置包括形成在多个电连接件上的多个焊球，其中，所述多个焊球包括两种或两种以上的不同的焊球。其中，所述不同的焊球中的一部分焊球可具有优异的热循环可靠性，所述不同的焊球中的另一部分焊球可具有优异的跌落可靠性。
具有优异的热循环可靠性的焊球中的银的含量可大于具有优异的跌落可靠性的焊球中的银的含量。
具有优异的热循环可靠性的焊球中的银的含量可为2.5％-5％，具有优异的跌落可靠性的焊球中的银的含量可为0.5％-2.5％。
具有优异的热循环可靠性的焊球可分布在芯片的边缘部分。
可在电子装置的每个角落处形成至少两个电连接件，所述至少两个电连接件可具有至少一个第一焊球和与第一焊球不同的至少一个第二焊球。
本发明的另一方面公开了一种混合焊球布置的形成方法，该方法包括下述步骤：在多个电连接件中的一部分电连接件上形成第一焊球；在多个电连接件中的另一部分电连接件上形成与第一焊球不同的第二焊球。第一焊球和第二焊球可具有不同的性质，其中，第一焊球可具有优异的热循环可靠性，第二焊球可具有优异的跌落可靠性。
第一焊球中的银的含量可为2.5％-5％，第二焊球中的银的含量可为0.5％-2.5％。
第一焊球可分布在芯片的边缘部分。
电子装置的每个角落处可形成至少两个电连接件，所述至少两个电连接件可具有至少一个第一焊球和至少一个第二焊球。
附图说明
通过下面结合附图进行的对实施例的描述，本发明的上述和/或其他目的和优点将会变得更加清楚，其中：
图1是示出根据本发明第一示例性实施例的混合焊球布置的示意图；
图2A和图2B是示出根据本发明第一示例性实施例的混合焊球布置的形成方法的流程图；
图3是示出根据本发明第二示例性实施例的混合焊球布置的示意图；
图4是示出根据本发明第三示例性实施例的混合焊球布置的示意图；
图5是示出根据本发明第四示例性实施例的混合焊球布置的示意图。
具体实施方式
下面将参照附图更详细地描述本发明，在附图附中示出了本发明的示例性实施例。然而，本领域技术人员应当理解，仅以说明性的意义来提供这些实施例，而不应当将其解释为限制本发明的范围。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域技术人员。
图1是示出根据本发明第一示例性实施例的混合焊球布置的示意图。参照图1，根据本发明第一示例性实施例的混合焊球布置包括形成在多个电连接件上的多个焊球，其中，所述多个焊球包括两种或两种以上的不同的焊球。虽然在图1中示出的电连接件是形成在基板上的多个焊盘，然而本发明不限于此，电连接件可以是可以使用焊球进行连接的各种用于电连接的器件。
根据本发明的一个实施例，所述多个焊球可具有不同的性质，例如，一些焊球在热循环的环境下可具有优异的可靠性，另一些焊球可具有优异的跌落可靠性。
根据本发明的一个实施例，具有优异的热循环可靠性的焊球中的银含量可以较高，具有优异的跌落可靠性的焊球中的银含量可以较低。具体地说，在一个实施例中，具有优异的热循环可靠性的焊球中可包含大约2.5％-5％含量的银，具有优异的跌落可靠性的焊球中可包含大约0.5％-2.5％含量的银。在本发明的一个非限制性实施例中，具有优异的热循环可靠性的焊球可以包含SAC305焊料，具有优异的跌落可靠性的焊球可以包含LF35焊料或SAC105焊料。
根据本发明的另一实施例，焊球成分类型可包含Sn-Ag-Cu、Sn-Ag、Sn-Bi、Sn-Pb、Sn、Pd等。
根据本发明的一些实施例，对于不同成分的焊球，可以使用不同的助焊剂。助焊剂可促进湿润铺展以及去除杂质和氧化物。由于不同的焊球具有不同的熔点，因此可根据实际需要选择高温助焊剂或低温助焊剂。另外，除了助焊剂之外，也可以使用焊膏，以在焊接过程中起到链接和润湿铺展/去除杂质即氧化物的作用。可通过蘸或刷助焊剂(或焊膏)然后再进行贴球的方式来使用助焊剂(或焊膏)，然而本发明不限于此。
图2A和图2B是示出根据本发明第一示例性实施例的混合焊球布置的形成方法的流程图。参照图2A和图2B，混合焊球布置的形成方法可包括下述步骤：在多个电连接件中的一部分电连接件上形成第一焊球(图2A)；在多个电连接件中的另一部分电连接件上形成第二焊球(图2B)。
第一焊球与第二焊球不同，并且第一焊球与第二焊球具有不同的焊球性质。第一焊球在热循环的环境下可具有优异的可靠性，第二焊球可具有优异的跌落可靠性。例如，第一焊球可以与前述实施例中描述的具有优异的热循环可靠性的焊球相同，第二焊球可以与前述实施例中描述的具有优异的跌落可靠性的焊球相同。
根据本发明的一个实施例，可使用印刷方法来在多个电连接件上形成分别第一焊球和第二焊球，例如，采用分步植球的方式来形成多个第一焊球和第二焊球。然而本发明不限于此，例如，还可以使用利用掩模的镀覆方法来在多个电连接件上形成分别第一焊球和第二焊球。另外，根据本发明的其它实施例，还可以使用焊料喷射方法来在多个电连接件上形成分别第一焊球和第二焊球，例如，使用植球机来将不同的焊球形成在不同的电连接件上。
虽然图2A和图2B中仅示出了在电连接件上形成两种不同的焊球，然而本领域技术人员应当理解，可通过重复执行本发明的上述步骤来形成更多种的焊球。
图3是示出根据本发明第二示例性实施例的混合焊球布置的示意图。参照图3，根据本发明第二示例性实施例的混合焊球布置包括形成在BGA芯片的多个焊盘上的第一焊球和第二焊球，其中，第一焊球形成在芯片(在图3中由虚线表示)的边缘部分，第二焊球形成在装置的其它部分。其中，第一焊球与第二焊球不同，并且第一焊球与第二焊球具有不同的焊球性质。具体地说，第一焊球在热循环的环境下可具有优异的可靠性，第二焊球可具有优异的跌落可靠性。
由于芯片的边缘是更容易出现热循环失效的位置，因此在芯片的边缘部分形成具有更好的热循环可靠性的第一焊球，可以更有效地确保装置的可靠性，从而能够延长使用寿命。
图4是示出根据本发明第三示例性实施例的混合焊球布置的示意图。参照图4，根据本发明第三示例性实施例的混合焊球布置包括第一焊球和第二焊球，其中，在装置的每个角落处具有混合的焊球。具体地说，在装置的每个角落处形成至少两个电连接件，其中，所述至少两个电连接件具有至少一个第一焊球和至少一个第二焊球。
第一焊球与第二焊球不同，并且第一焊球与第二焊球具有不同的焊球性质。例如，第一焊球在热循环的环境下可具有优异的可靠性，第二焊球可具有优异的跌落可靠性。
图5是示出根据本发明第四示例性实施例的混合焊球布置的示意图。参照图5，根据本发明第四示例性实施例的混合焊球布置形成在倒装芯片封装件的焊盘上，所述混合焊球布置包括第一焊球和第二焊球，其中，第一焊球与第二焊球不同，并且第一焊球与第二焊球具有不同的焊球性质。例如，第一焊球在热循环的环境下可具有优异的可靠性，第二焊球可具有优异的跌落可靠性。
虽然在上面的实施例中示出的混合焊球布置中包括两种不同性质的焊球，然而本发明不限于此。根据本发明的其它实施例，混合焊球布置还可包括更多种不同性质的焊球，从而确保电子装置在更多环境下的可靠性。例如，除了温度环可靠性和跌落可靠性之外，本发明的混合焊球布置中还可包括具有能够提高整体结构强度的焊球。
根据本发明的混合焊球布置可以使电子装置中的各个电连接件之间具有不同的性能，从而能够实现较好的跌落可靠性以及温度循环可靠性的综合性能。因此，能够提高电子装置在各种环境下的可靠性。
虽然已经参照特定的示例性实施例描述了本发明，然而本领域技术人员应当理解，在不脱离本发明的精神和范围的情况下，可以对这些实施例进行形式和细节上的各种修改和改变，本发明的范围由权利要求书及其等同物限定。

Claims (4)

1.一种混合焊球布置，所述混合焊球布置包括形成在多个电连接件上的多个焊球，其中，所述多个焊球包括两种或两种以上的不同的焊球,
其中，所述不同的焊球具有不同的性质，其中，所述不同的焊球中的一部分焊球具有优异的热循环可靠性，所述不同的焊球中的另一部分焊球具有优异的跌落可靠性,
其中，具有优异的热循环可靠性的焊球中的银的含量大于2.5％小于或等于5％，具有优异的跌落可靠性的焊球中的银的含量大于或等于0.5％且小于2.5％，
其中，具有优异的热循环可靠性的焊球分布在芯片的边缘部分。
2.如权利要求1所述的混合焊球布置，其中，在电子装置的每个角落处形成至少两个电连接件，所述至少两个电连接件具有至少一个第一焊球和与第一焊球不同的至少一个第二焊球。
3.一种混合焊球布置的形成方法，该方法包括下述步骤：
在多个电连接件中的一部分电连接件上形成第一焊球；
在多个电连接件中的另一部分电连接件上形成与第一焊球不同的第二焊球，
其中，第一焊球和第二焊球具有不同的性质，其中，第一焊球具有优异的热循环可靠性，第二焊球具有优异的跌落可靠性,
其中，第一焊球中的银的含量大于2.5％小于或等于5％，第二焊球中的银的含量大于或等于0.5％且小于2.5％，
其中，第一焊球分布在芯片的边缘部分。
4.如权利要求3所述的方法，其中，电子装置的每个角落处形成至少两个电连接件，所述至少两个电连接件具有至少一个第一焊球和至少一个第二焊球。
CN201310084805.4A 2013-03-18 2013-03-18 混合焊球布置及其形成方法 Active CN103219310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310084805.4A CN103219310B (zh) 2013-03-18 2013-03-18 混合焊球布置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310084805.4A CN103219310B (zh) 2013-03-18 2013-03-18 混合焊球布置及其形成方法

Publications (2)

Publication Number Publication Date
CN103219310A CN103219310A (zh) 2013-07-24
CN103219310B true CN103219310B (zh) 2016-07-13

Family

ID=48816979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310084805.4A Active CN103219310B (zh) 2013-03-18 2013-03-18 混合焊球布置及其形成方法

Country Status (1)

Country Link
CN (1) CN103219310B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343397B2 (en) * 2014-02-27 2016-05-17 Infineon Technologies Ag Method of connecting a semiconductor package to a board
US10090251B2 (en) 2015-07-24 2018-10-02 Infineon Technologies Ag Semiconductor chip having a dense arrangement of contact terminals
CN108878302B (zh) * 2018-07-06 2020-04-28 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法
CN109121319A (zh) * 2018-08-21 2019-01-01 北京无线电测量研究所 微波子阵三维堆叠的焊球塌陷控制方法、设备和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214627A (zh) * 2010-04-07 2011-10-12 美士美积体产品公司 具有经配置以减轻因应力所致的故障的凸块组合件的晶片级芯片尺寸封装装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228826C (zh) * 1999-03-12 2005-11-23 晶扬科技股份有限公司 高低熔点球栅阵列结构
CN1761381A (zh) * 2004-10-12 2006-04-19 摩托罗拉公司 安装集成电路封装的方法，集成电路封装及形成的组件
WO2006129713A1 (ja) * 2005-06-03 2006-12-07 Senju Metal Industry Co., Ltd. 鉛フリーはんだ合金

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214627A (zh) * 2010-04-07 2011-10-12 美士美积体产品公司 具有经配置以减轻因应力所致的故障的凸块组合件的晶片级芯片尺寸封装装置

Also Published As

Publication number Publication date
CN103219310A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP6251235B2 (ja) はんだ予成形品およびはんだ合金組付方法
TWI314354B (en) Semiconductor device having improved mechanical and thermal reliability
US20070007665A1 (en) Structure and method for producing multiple size interconnections
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
CN103219310B (zh) 混合焊球布置及其形成方法
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP2018511482A5 (zh)
JP4799997B2 (ja) 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP2008544572A (ja) 鉛フリー半導体パッケージ
KR100899251B1 (ko) 실장 구조체
CN105234516A (zh) 一种电子元器件印制电路板回流焊工艺
JP2014027244A (ja) 半田ボール実装装置及び半田ボール実装方法
JP2015205293A (ja) はんだペースト、電子装置の製造方法および電子装置
JP2007109834A (ja) 半導体装置およびその製造方法
JP4283091B2 (ja) 電子部品の実装方法
CN102569235A (zh) 半导体装置及其组装方法
CN100453246C (zh) 无铅软钎焊料
CN103227160B (zh) 一种混合的表面镀层及其制造方法
CN203589005U (zh) 内凹式焊点封装
US20160354871A1 (en) Flux and method for manufacturing semiconductor device
CN206422975U (zh) 电子设备及其电路板
US11740260B2 (en) Pogo pin-free testing device for IC chip test and testing method of IC chip
TWI451547B (zh) 基板結構及其製法
CN103212763A (zh) 一种ltcc器件装焊方法
KR20230077468A (ko) 솔더 페이스트, 이를 이용한 솔더볼 및 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant