CN103209540A - 印刷电路板以及用于制造印刷电路板的方法 - Google Patents
印刷电路板以及用于制造印刷电路板的方法 Download PDFInfo
- Publication number
- CN103209540A CN103209540A CN2013100130833A CN201310013083A CN103209540A CN 103209540 A CN103209540 A CN 103209540A CN 2013100130833 A CN2013100130833 A CN 2013100130833A CN 201310013083 A CN201310013083 A CN 201310013083A CN 103209540 A CN103209540 A CN 103209540A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- circuit board
- pcb
- pad
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本发明涉及一种印刷电路板以及用于制造印刷电路板的方法,该印刷电路板包括:焊盘,焊球安装在所述焊盘上;绝缘体,形成在焊盘上;以及突出部,形成在绝缘体下面以便在安装焊球时支撑焊球并且可以稳定地安装焊球。
Description
相关申请的交叉引用
所要求的并通过引证方式结合的国内优先权申请和国外优先权申请的如下:
根据美国法典第35卷第119章,本申请要求2012年1月13日提交的韩国专利申请序列号No.10-2012-0004406的优先权,该申请整体通过引证方式结合于此。
技术领域
本发明涉及一种印刷电路板以及用于制造该印刷电路板的方法。
背景技术
目前,由于电子装置和产品的小型化和技术集成的进步,电子装置和产品的小型化和技术集成已经稳步发展。此外,与这种小型化与技术集成相应的,在电子装置和产品中使用的印刷电路板的制造过程中也需要多种改变。
用于制造印刷电路板的方法的技术方向在早期阶段已经从单侧印刷电路板到双侧印刷电路板发展并且进而发展到多层印刷电路板。特别地,目前,在多层印刷电路板的制造中,开发了一种称作积聚(build-up)方法的制造方法。
与此同时,在印刷电路板的制造过程中,需要形成诸如内部通孔(IVH)、盲通孔(BVH)、以及电镀通孔(PTH)的多种通孔的过程,以便在电路图案与每层的电子元件之间进行电连接。在现有技术中,在底部基板中形成通孔以后,当在包括通孔的内表面的底部基板的上表面和下表面上执行电镀并且完成用于夹层电连接的电镀以后,包括焊盘(pad)的电路图案形成在底部基板的上表面和下表面上以便焊球或隆起安装在焊盘上。
然而,当制造根据现有技术的印刷电路板时,由于焊球与焊盘之间的结合强度的限制,很难稳定地安装焊球。即,焊球与焊盘之间的结合强度受焊盘与形成在焊盘上的抗蚀剂之间的台阶的影响。当焊盘与抗蚀剂之间的台阶较小时,焊球与焊盘之间的结合强度减小。相反地,当焊盘与抗蚀剂之间的台阶较大时,由于印刷电路板的厚度增加,很难响应对于高密度与印刷电路板薄化的要求。
基于此,存在具有印刷电路板的整个产品的可靠性劣化的问题。
发明内容
提出本发明以便克服上述问题并且,因此,本发明的一个目的是提供一种能够通过在靠近上面安装了焊球的焊盘的区域中形成突出部而稳定地安装焊球的印刷电路板,以及用于制造该印刷电路板的方法。
根据本发明的一个方面为了实现该目的,提供了一种印刷电路板,该印刷电路板包括:焊盘(solder pad,焊垫),焊球安装在所述焊盘上;绝缘体,所述绝缘体形成在焊盘上;以及突出部,所述突出部形成在绝缘体下方以便在安装焊球时支撑所述焊球。
所述突出部可以形成在靠近焊盘的区域中。
所述突出部可以形成为围绕整个焊盘。
多个突出部可以形成为彼此间隔开以环绕整个焊盘。
突出部可以与绝缘体整体地形成。
突出部可以具有与焊球的尺寸对应的高度。
印刷电路板还可以包括形成在绝缘体上的连接垫;通路(via),该通路穿过绝缘体以电连接焊盘和连接垫;以及抗蚀剂,所述抗蚀剂形成在绝缘体上并且具有开口以暴露连接垫。
印刷电路板还可以包括形成在暴露的连接垫上的表面处理层。
连接垫可以是用于形成隆起的隆起形成垫。
连接垫可以是用于安装电子元件的导线结合垫。
与此同时,根据本发明的另一个方面,为了实现该目的,提供了一种用于制造印刷电路板的方法,该方法包括以下步骤:形成焊球安装在其上的焊盘;在焊盘上形成绝缘体;以及在绝缘体中形成突出部以便在安装焊球时支撑焊球。
形成焊盘的步骤可以包括以下步骤:通过形成树脂以及在树脂的至少一个表面上第一金属层来制造载体;在第一金属层中形成与突出部对应的开口区域;在第一金属层上设置具有与焊盘对应的开口区域的第一膜层;在与焊盘对应的开口区域中填充金属;以及移除第一膜层。
用于制造印刷电路板的方法在形成绝缘体的步骤之后还可以包括以下步骤:移除所述载体的树脂;以及通过移除第一金属层形成突出部。
用于制造印刷电路板的方法在焊盘上形成绝缘体的步骤之后还可以包括以下步骤:在绝缘体中加工通孔(via hole,过孔);通过在所述通孔中填充金属形成通路;以及形成通过所述通路电连接到焊盘的连接垫。
载体还可以包括形成在树脂与第一金属层之间的离型膜(releasefilm)。
用于制造印刷电路板的方法在焊盘上形成绝缘体的步骤之后还可以包括以下步骤:加工通孔以在所述绝缘体中形成通路;设置第二膜层,所述第二膜层具有与通过绝缘体上的通路电连接到焊盘的连接垫对应的开口区域;在通孔和对应于连接垫的开口区域中填充金属;以及移除第二膜层。
用于制造印刷电路板的方法在移除载体的树脂的步骤之前还可以包括以下步骤:形成具有开口以便所述连接垫在所述绝缘体上暴露的抗蚀剂;以及在暴露的连接垫上形成表面处理层。
用于制造印刷电路板的方法,在焊盘上形成绝缘体的步骤之后可以进一步包括在绝缘体上形成第二金属层的步骤,以及在形成连接垫之后进一步包括移除形成在绝缘体的表面上的第二金属层的步骤。
突出部可以形成在邻近焊盘的区域中。
突出部可以形成为围绕整个焊盘。
多个突出部可以形成为彼此间隔以围绕整个焊盘。
突出部可以与绝缘体一体地形成。
突出部可以具有与焊球的尺寸相应的高度。
附图说明
结合附图通过对以下实施方式的描述,本申请的总体创造性概念的这些和/或其他方面和优点将会变得明显并且更易于理解,在附图中:
图1A是根据本发明实施方式的印刷电路板的横截面视图;
图1B是示出根据本发明另一个实施方式的印刷电路板的横截面视图;
图2A是根据本发明实施方式的突出部结构的平面图;
图2B是根据本发明另一个实施方式的突出部结构的平面图;
图3是没有突出部的印刷电路板的横截面视图;
图4至图17是示出根据本发明实施方式的印刷电路板的制造过程的横截面视图,其中,
图4是载体的横截面视图;
图5是具有与突出部对应的开口区域的第一金属层的横截面视图;
图6是示出具有与焊盘相对应的开口区域的第一膜层布置在载体上的情况的横截面视图;
图7是示出金属填充在与焊盘相对应的开口区域中的情况的横截面视图;
图8是示出第一膜层被移除的情况的横截面视图;
图9是示出绝缘件和第二金属层形成在载体上的情况的横截面视图;
图10是示出通孔形成在绝缘体与第二金属层中的情况的横截面视图;
图11是示出第二膜层具有与通路相对应的开口区域并且连接垫布置在第二金属层上的情况的横截面视图;
图12是示出金属填充在与通路对应的开口区域和连接垫中的情况的横截面视图;
图13是示出第二膜层被移除的情况的横截面视图;
图14是示出形成在绝缘体的表面上的第二金属层被移除的情况的横截面视图;
图15是示出抗蚀剂形成在绝缘体上以及执行表面处理的情况的横截面视图;
图16是示出载体的树脂被移除情况的横截面视图;以及
图17是示出通过移除第一金属层形成突出部的情况的横截面视图;
图18A-图18F是示出根据本发明实施方式的印刷电路板的组装过程的横截面视图;
图18A是第一金属层形成在绝缘体下面的印刷电路板的横截面视图;
图18B是示出裸片附接到印刷电路板的情况的横截面视图;
图18C是示出导线结合的情况的横截面视图;
图18D示出了印刷电路板的上表面以环氧树脂模制的情况的横截面视图;
图18E是示出在印刷电路板的下部分中的第一金属层被移除的情况的横截面视图;
图18F是示出焊球安装在焊盘上的情况的横截面视图;以及
图19A-图19E是示出根据本发明另一个实施方式的印刷电路板的组装过程的横截面视图,其中,
图19A是在绝缘体下的第一金属层被移除的印刷电路板的横截面视图;
图19B是示出裸片附接到印刷电路板的情况横截面视图;
图19C是示出导线结合的情况的横截面视图;
图19D示出了印刷电路板的上表面以环氧树脂模制的情况的横截面视图;以及
图19E是示出焊球安装在焊盘上的情况的横截面视图。
具体实施方式
在本说明书或权利要求书中使用的术语与词语不应该解释为限于通常的或词典的含义,而是应该解释为具有与基于一定规则的本发明的技术实质相关的含义和概念,根据上述的规则发明人可以适当地限定术语的概念以便以最佳方式描述他/她自己的发明。
因此,在本发明的实施方式和附图中示出的构造更确切地是最示例性实施方式的实例并且不代表本发明的全部技术精神。因此应该理解的是当提交本申请时,替代该构造的多种等同物与修改都是可能的。
在下文中,将参照附图详细地描述本发明的实施方式。
图1A是根据本发明实施方式的印刷电路板的横截面视图,并且图1B是根据本发明另一个实施方式的印刷电路板的横截面视图。
如图1A和图1B中所示,印刷电路板100包括焊盘110、绝缘体120、突出部125、连接垫130、通路140、以及抗蚀剂150。
焊盘110是这样的装置,焊球50安装在所述焊盘上,并且所述焊盘可以由诸如铜(Cu)、银(Ag)、金(Au)、铝(Al)、铁(Fe)、钛(Ti)、锡(Sn)、镍(Ti)、或钼(Mo)的金属材料制成。
这里,如图1A和图1B中的印刷电路板的构造仅是一个实例,该印刷电路板可以是单侧印刷电路板、双侧印刷电路板、多层印刷电路板,并且本发明的技术特征可以等同地应用。
此外,如图1A和图1B中的印刷电路板的构造可以应用到包括引线键合(wire-bonding)基板与倒装芯片键合(flip-chip bonding)基板的多种封装基板。
绝缘体120是一种支撑印刷电路板100的装置,形成在焊盘110上,并且可以由具有低电导率并且几乎不通过电流的多种材料制成,诸如预浸料、聚酰亚胺、聚对苯二甲酸乙二酯(polyethyeleneterepthalate(PET))、氰酯(cyanide ester)、味之素积层膜(ABF)、和环氧树脂。
突出部125形成在绝缘体120下面并且在安装焊球50时起到支撑焊料球50的作用。更具体地说,在焊盘110在绝缘体120下面暴露的结构中,能够通过在邻近焊盘110的区域中形成突出部125来稳定地安装焊球50以增加焊球50与焊盘110之间的接触面积。
与此同时,突出部125可以与绝缘体120一体形成。与通过将突出部125与绝缘体120一体地形成而独立地形成突出部125的过程相比,这能够简化印刷电路板的制造过程。基于此,可能降低制造成本。
此外,突出部125可以根据焊球50的尺寸具有多种高度。更具体地说,当焊球50的尺寸较大时,突出部125可以形成为具有足够高的高度以支撑焊球50,并且当焊球50的尺寸较小时,突出部125可以形成为具有低的高度。与此同时,能够通过改变镀层的打开区域的设计,而根据焊球50的尺寸以多种高度实施突出部125。
图2A是根据本发明的实施方式的突出部结构的平面图,并且图2B是根据本发明另一个实施方式的突出部结构的平面图。如图2A中所示,假设焊盘110具有圆形形状,突出部125可以形成为具有比焊盘110更大直径的圆环的形状以围绕整个焊盘110。
此外,如在图2B中,突出部125(125a到125d)可以具有多个突出部(例如,四个)彼此间隔开以围绕整个焊盘110的结构。此外,突出部125可以以多种结构形成。
连接垫130形成在绝缘体120上并且可以通过多种方法形成,诸如消减法、加成法、以及半加成法。
通路140穿入绝缘体120以电连接焊盘110与连接垫130。
具有用于暴露连接垫130的开口(OP)的抗蚀剂150形成在绝缘体120上。与此同时,抗蚀剂150可以包括诸如光致抗蚀剂、焊料抗蚀剂、与干膜的多种光敏材料并且可以以多种材料替代而不限于上面的材料。
与此同时,焊料抗蚀剂是永久绝缘涂层材料中的一种并且表示覆盖电路图案以防止由于在安装电子元件时所执行的焊接而发生不期望的连接的膜。由于焊料抗蚀剂覆盖电路图案并且保护对于电子元件的焊接所需的焊盘,即,除了其中将要安装电子元件的部分周围的剩余部分,所述焊料抗蚀剂也称作焊接掩模,防止印刷电路板的短路、腐蚀、以及污染,并且在印刷电路板的制造之后作为膜保持在印刷电路板上以保护电路免受外部冲击、潮湿、和化学材料的损害。
如图1A中示出的,当开口(OP1)形成在抗蚀剂150中以暴露连接垫130的上表面时,连接垫130可以是用于形成隆起的隆起形成垫,并且如在图1B中所示,当开口(OP2)形成在抗蚀剂150中以暴露连接垫130的上表面和一个侧表面时,连接垫130可以是用于安装电子元件的引线键合垫。
与此同时,根据本发明实施方式的印刷电路板100还可以包括第二金属层160和表面处理层170。
第二金属层160形成在绝缘体120与连接垫130之间并且可以由铜(Cu)、银(Ag)、金(Au)、铝(Al)、铁(Fe)、钛(Ti)、锡(Sn)、镍(Ni)、或钼(Mo)制成。
与此同时,第二金属层160可以包括常规金属层、电镀金属层、或喷溅金属层。
表面处理层170是由镍或金制成的金属膜,所述表面处理层通过处理连接垫130的暴露于开口(OP)的表面形成,并且可以通过化学镍金(electroless nickel immersion gold,ENIG)方法或化学钯浸金(electrolesspalladium immersion gold,ENEPIG)方法(该方法是环境友好且低成本的表面处理方法)形成。
这里,ENEPIG方法是化学镀覆,其形成化学镀镍/无电镀钯/浸金的三层结构以及引线框架的钯预镀框架(PPF)镀覆的无电变型。并且,由于能够通过在镍层与金层之间插入钯层来抑制镍的热扩散,因此与ENIG方法相比,ENEPIG方法可以提高焊接结合强度,并且适于要求高焊接结合强度的倒装芯片BGA,但是与ENIG方法相比在价格方面是不利的。
图3是没有突出部的印刷电路板的横截面视图。当参照图3描述根据本发明实施方式的印刷电路板时,如图3中所示,在印刷电路板没有突出部的情形中,由于应该通过移除绝缘体12下方的第一金属层同时选择性地移除焊盘11的下部部分来形成台阶,因此很难设定焊盘11的蚀刻(移除)条件。
即,当焊盘11轻微蚀刻时,由于焊球的安装空间减小,因此焊球与焊盘11之间的接触面积减小,由此致使焊球的结合可靠性的变差。当焊盘11被蚀刻很多时,焊盘11的厚度就被减小。
相对地,在根据图1A和图2B中示出的本发明的实施方式的印刷电路板中,由于突出部125在邻近焊盘110的区域中形成为焊盘110在绝缘体120下面暴露的结构,能够通过在没有蚀刻的条件下通过增加在焊球50与焊盘110之间的接触面积稳定地安装焊球50。
在下文中,将描述根据本发明的实施方式的印刷电路板的制造过程。
图4至图17是示出根据本发明实施方式的印刷电路板的制造过程的横截面视图。
如图4中示出的,载体180通过在树脂182的至少一个表面上形成树脂182和第一金属层来制造。与此同时,在载体180中,在树脂182与第一金属层184之间可以进一步形成离型膜186以容易地分离印刷电路板100。
与此同时,树脂182是无定形固体或者由有机化合物和其衍生物构成的半固体,并且可以由诸如塑料的合成树脂构成。上面的载体180可以由替代树脂182的诸如绝缘材料的多种材料制成,这些材料具有低电导性并且几乎不通过电流。
此外,喷溅方法中的一种、附接方法、和电镀方法可以用于在树脂182的至少一个表面上形成第一金属层184。在这些方法中,喷溅方法是将膜附接到物体表面的技术并且可以在通过在高真空状态中蒸发固体形成薄膜或厚膜时使用以在陶瓷或半导体材料中形成电路。
与此同时,在图4至图16中所示的,尽管描述了在载体的上表面和下表面上制造印刷电路板的过程,但是可以在载体的一个表面上制造印刷电路板并且可以同等地应用本发明的技术特征。
接着,如图5中所示的,与突出部125相对应的开口区域(DP)在第一金属层184中形成。
此后,如在图6中所示的,具有与焊盘110相对应的开口区域(SP)的第一膜层192布置在第一金属层184上。于此同时,第一膜层192可以由诸如光致抗蚀剂、阻焊剂、干膜的多种感光材料制成并且可以以多种材料替换而不限于上面的材料。
如在图7和图8中所示的,在将金属填充到与焊盘110相对应的开口区域(SP)中之后,焊盘110通过移除第一膜层192形成。此时,金属可以是铜(Cu)、银(Ag)、金(Au)、铝(Al)、铁(Fe)、钛(Ti)、锡(Sn)、镍(Ni)、或钼(Mo)。
如图9中示出的,在顺序地在包括焊盘110的载体180上形成绝缘体120和第二金属层160以后,如在图10中,在绝缘体120中加工用于形成通路140的通孔142。此时,除了诸如紫外线(UV)激光器或二氧化碳(CO2)激光器的的各种激光器之外,具有期望直径的通孔142可以通过使用诸如计算机数字控制(CNC)钻机或X光钻机的多种钻机在绝缘体120中形成。
接着,如在图11中所示的,具有与连接垫130相对应的开口区域(CP)的第二膜层194通过布置在绝缘体120上的通路140电连接到焊盘110,并且如在图12和图13中所示的,在将金属填充在通孔142以及与连接垫130相对应的开口区域(CP)中之后,通过移除第二膜层194来形成通路140和连接垫130。
并且,如在图14中所示的,形成在绝缘体120的表面上的第二金属层160被移除。
接着,如在图15中所示的,具有用于暴露连接垫的130的开口(OP2)的抗蚀剂150在绝缘体120上形成,并且表面处理层170在暴露的连接垫130上形成。
接着,当如图16中所示的移除载体180的树脂182时,第一金属层184形成在绝缘体120下面的印刷电路板形成,并且当移除在绝缘体120下面的第一金属层184时,如图17中所示,突出部125形成在印刷电路板100的绝缘体120的下面以便在安装焊球50时执行支撑焊球50的作用。
图18A至图18F是示出根据本发明实施方式的印刷电路板的组装过程的横截面视图。
图18A是第一金属层184形成在绝缘体120下面的印刷电路板的横截面视图,并且示出了通过在组装印刷电路板的过程中的执行环氧树脂模塑料(EMC)的成型与固化过程之后进行蚀刻来移除形成在绝缘体120下面的第一金属层184的过程。
如在图18B中所示的,裸片20附接到印刷电路板并且如在图18C中所示的通过导线30结合。
并且,如在图18D中所示的,印刷电路板的上表面模制有环氧树脂40,并且如图18E和图18F中所示的,在通过移除印刷电路板的下部中的第一金属层184来形成突出部125之后,将焊球50安装在焊盘110上。
像这样,在移除第一金属层184之后,上面安装有焊球的焊盘110暴露并且突出部125形成在焊盘110周围。此时,突出部125通过制造印刷电路板的过程中的第一步骤的电路加工设计来确定。
如果印刷电路板是薄基板,由于在印刷电路板的制造和组装过程的期间印刷电路板的翘曲或损坏,因此可能很难驱动印刷电路板,如在图18a到图18f中所示的,可以在绝缘体120下面的第一金属层184被保持的状态中执行印刷电路板的组装过程。这是因为在模制过程之后没有印刷电路板扭曲或损坏的风险。
图19A至图19E是示出根据本发明另一个实施方式的印刷电路板的组装过程的横截面视图。
图19A是在绝缘体下面的第一金属层被移除的印刷电路板的横截面视图,并且示出了在形成在绝缘体120下面的第一金属层184通过蚀刻过程被移除的状态中印刷电路板的组装过程。
并且,如在图19B中所示的,裸片20附接到印刷电路板,并且如在图19C中所示的,结合导线30。
此后,如在图19D中所示的,印刷电路板的上表面模制有环氧树脂,并且如在图19E中所示的,焊球50安装在焊盘110上。
像这样,图19A至19E中示出的方法是当没有印刷电路板翘曲的危险或者在组装印刷电路板的过程中增加独立的蚀刻过程具有困难时可以应用的方法。
如上所述,依照根据本发明实施方式的印刷电路板以及用于制造该印刷电路板的方法,能够通过在邻近上面安装焊球的焊盘的区域中形成突出部来稳定地安装焊球。即,能够通过均匀地将接触区域保持在焊球与焊盘之间以改进焊球结合的可靠性。
此外,能够通过在邻近焊盘的区域中形成突出部来减小印刷电路板的制造成本,其中当在印刷电路板的制造过程中形成绝缘体时焊球被一起安装在焊盘上。
此外,能够将形成突出部的结构等同地应用到多种类型的印刷电路板。
由此,能够改进具有印刷电路板的整个产品的可靠性。
上面的描述说明了本发明。此外,前面的描述仅仅示出并解释了本发明的优选实施方式,但是应该理解的是本发明能够在多种其他组合、修改、以及环境中使用,并且能够在如这里表述的创造性概念的范围内进行改变和修改,并与上面的教导和/或相关技术领域的技能或知识相应。本文中上述实施方式进一步用于解释已知实施本发明的最佳模式,并且使本技术领域中的其他技术人员在这些实施方式或者其他实施方式中来采用本发明并且具有由本发明的特地应用或者用途所要求的多种修改。因此,该描述不是用于将本发明限定于这里公开的形式。此外,所附权利要求应理解为包括另选的实施方式。
Claims (23)
1.一种印刷电路板,包括:
焊盘,焊球安装在所述焊盘上;
绝缘体,所述绝缘体形成在所述焊盘上;以及
突出部,所述突出部形成在所述绝缘体下面以便在安装所述焊球时支撑所述焊球。
2.根据权利要求1所述的印刷电路板,其中,所述突出部在邻近所述焊盘的区域中形成。
3.根据权利要求1所述的印刷电路板,其中,所述突出部围绕整个所述焊盘形成。
4.根据权利要求1所述的印刷电路板,其中,多个突出部形成为彼此间隔开以围绕整个所述焊盘。
5.根据权利要求1所述的印刷电路板,其中,所述突出部与所述绝缘体一体地形成。
6.根据权利要求1所述的印刷电路板,其中,所述突出部具有与所述焊球的尺寸对应的高度。
7.根据权利要求1所述的印刷电路板,还包括:
连接垫,所述连接垫形成在所述绝缘体上;
通路,所述通路穿过所述绝缘体以便电连接所述焊盘和所述连接垫;以及
抗蚀剂,所述抗蚀剂形成在所述绝缘体上并且具有开口以暴露所述连接垫。
8.根据权利要求7所述的印刷电路板,还包括:
形成在暴露的所述连接垫上的表面处理层。
9.根据权利要求7所述的印刷电路板,其中,所述连接垫是用于形成隆起的隆起形成垫。
10.根据权利要求7所述的印刷电路板,其中,所述连接垫是用于安装电子元件的引线键合垫。
11.一种用于制造印刷电路板的方法,包括:
形成上面安装焊球的焊盘;
在所述焊盘上形成绝缘体;以及
在所述绝缘体中形成突出部以便在安装所述焊球时支撑所述焊球。
12.根据权利要求11所述的用于制造印刷电路板的方法,其中,形成所述焊盘包括:
通过形成树脂以及在所述树脂的至少一个表面上的第一金属层来制造载体;
在所述第一金属层中形成与所述突出部对应的开口区域;
在所述第一金属层上布置具有与所述焊盘对应的开口区域的第一膜层;
在与所述焊盘对应的所述开口区域中填充金属;以及
移除所述第一膜层。
13.根据权利要求12所述的用于制造印刷电路板的方法,在形成所述绝缘体之后,还包括:
移除所述载体的树脂;以及
通过移除所述第一金属层形成所述突出部。
14.根据权利要求11所述的用于制造印刷电路板的方法,在于所述焊盘上形成所述绝缘体之后,还包括:
在所述绝缘体中加工通孔;
通过在所述通孔中填充金属来形成通路;以及
形成通过所述通路电连接至所述焊盘的连接垫。
15.根据权利要求12所述的用于制造印刷电路板的方法,其中,所述载体还包括形成在所述树脂与所述第一金属层之间的离型膜。
16.根据权利要求11所述的用于制造印刷电路板的方法,在于所述焊盘上形成所述绝缘体之后,还包括:
加工通孔以在所述绝缘体中形成通路;
在所述绝缘体上布置第二膜层,所述第二膜层具有与通过所述通路电连接到所述焊盘的连接垫对应的开口区域;
在所述通孔和与所述连接垫对应的开口区域中填充金属;以及移除所述第二膜层。
17.根据权利要求14所述的用于制造印刷电路板的方法,在移除所述载体的树脂之前,还包括:
形成具有开口以便所述连接垫在所述绝缘体上暴露的抗蚀剂;以及
在暴露的所述连接垫上形成表面处理层。
18.根据权利要求14所述的用于制造印刷电路板的方法,在于所述焊盘上形成所述绝缘体之后,还包括:
在所述绝缘体上形成第二金属层,并且
在形成所述连接垫之后,移除形成在所述绝缘体的表面上的所述第二金属层。
19.根据权利要求11所述的用于制造印刷电路半年印刷电路板,其中,所述突出部形成在邻近所述焊盘的区域中。
20.根据权利要求11所述的用于制造印刷电路板的方法,其中,所述突出部形成为围绕整个所述焊盘。
21.根据权利要求11所述的用于制造印刷电路板的方法,其中,多个突出部形成为彼此间隔开以围绕整个所述焊盘。
22.根据权利要求11所述的用于制造印刷电路板的方法,其中,所述突出部与所述绝缘体一体地形成。
23.根据权利要求11所述的用于制造印刷电路板的方法,其中,所述突出部具有与所述焊球的尺寸对应的高度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20120004406A KR101332049B1 (ko) | 2012-01-13 | 2012-01-13 | 인쇄회로기판의 제조방법 |
KR10-2012-0004406 | 2012-01-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103209540A true CN103209540A (zh) | 2013-07-17 |
Family
ID=48756580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013100130833A Pending CN103209540A (zh) | 2012-01-13 | 2013-01-14 | 印刷电路板以及用于制造印刷电路板的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9137886B2 (zh) |
KR (1) | KR101332049B1 (zh) |
CN (1) | CN103209540A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097726A (zh) * | 2015-06-16 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 封装结构及封装方法 |
CN105917751A (zh) * | 2014-01-14 | 2016-08-31 | 太阳油墨制造株式会社 | 立体电路基板和其使用的阻焊剂组合物 |
CN106941102A (zh) * | 2016-01-05 | 2017-07-11 | 三星电子株式会社 | 封装衬底、其制造方法和包括该封装衬底的封装器件 |
CN109548320A (zh) * | 2018-12-29 | 2019-03-29 | 广州兴森快捷电路科技有限公司 | 具有阶梯式焊盘的线路板及其成型方法 |
US10477678B1 (en) | 2019-01-09 | 2019-11-12 | Unimicron Technology Corp. | Substrate structure and manufacturing method thereof |
CN111465167A (zh) * | 2019-01-18 | 2020-07-28 | 欣兴电子股份有限公司 | 基板结构及其制作方法 |
TWI845178B (zh) * | 2023-03-01 | 2024-06-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9603247B2 (en) * | 2014-08-11 | 2017-03-21 | Intel Corporation | Electronic package with narrow-factor via including finish layer |
US10431533B2 (en) * | 2014-10-31 | 2019-10-01 | Ati Technologies Ulc | Circuit board with constrained solder interconnect pads |
TWI611486B (zh) * | 2014-12-31 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體結構及其製法 |
CN109390127B (zh) | 2018-11-12 | 2024-01-30 | 矽力杰半导体技术(杭州)有限公司 | 可支撑式封装器件和封装组件 |
CN113630526A (zh) * | 2020-05-08 | 2021-11-09 | 欧菲影像技术(广州)有限公司 | 电路板、摄像模组及电子设备 |
KR20220031398A (ko) * | 2020-09-04 | 2022-03-11 | 삼성전기주식회사 | 인쇄회로기판 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5977632A (en) * | 1998-02-02 | 1999-11-02 | Motorola, Inc. | Flip chip bump structure and method of making |
JP2000138308A (ja) * | 1998-10-29 | 2000-05-16 | Nec Kyushu Ltd | 電子部品 |
CN1980541A (zh) * | 2005-12-07 | 2007-06-13 | 新光电气工业株式会社 | 制造布线基板的方法和制造电子元件安装结构的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208657A (ja) | 2001-11-28 | 2002-07-26 | Fujitsu Ltd | 半導体装置及び半導体装置実装用基板 |
KR20060067757A (ko) | 2004-12-15 | 2006-06-20 | 삼성전자주식회사 | 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법 |
KR101044154B1 (ko) * | 2008-12-19 | 2011-06-24 | 삼성전기주식회사 | 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 |
KR101077377B1 (ko) | 2009-11-18 | 2011-10-26 | 삼성전기주식회사 | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 |
US8283781B2 (en) * | 2010-09-10 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having pad structure with stress buffer layer |
-
2012
- 2012-01-13 KR KR20120004406A patent/KR101332049B1/ko not_active Expired - Fee Related
-
2013
- 2013-01-11 US US13/739,330 patent/US9137886B2/en not_active Expired - Fee Related
- 2013-01-14 CN CN2013100130833A patent/CN103209540A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5977632A (en) * | 1998-02-02 | 1999-11-02 | Motorola, Inc. | Flip chip bump structure and method of making |
JP2000138308A (ja) * | 1998-10-29 | 2000-05-16 | Nec Kyushu Ltd | 電子部品 |
CN1980541A (zh) * | 2005-12-07 | 2007-06-13 | 新光电气工业株式会社 | 制造布线基板的方法和制造电子元件安装结构的方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105917751A (zh) * | 2014-01-14 | 2016-08-31 | 太阳油墨制造株式会社 | 立体电路基板和其使用的阻焊剂组合物 |
CN105917751B (zh) * | 2014-01-14 | 2019-03-08 | 太阳油墨制造株式会社 | 立体电路基板和其使用的阻焊剂组合物 |
CN105097726A (zh) * | 2015-06-16 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 封装结构及封装方法 |
CN105097726B (zh) * | 2015-06-16 | 2019-03-12 | 合肥矽迈微电子科技有限公司 | 封装结构及封装方法 |
CN106941102A (zh) * | 2016-01-05 | 2017-07-11 | 三星电子株式会社 | 封装衬底、其制造方法和包括该封装衬底的封装器件 |
CN106941102B (zh) * | 2016-01-05 | 2022-06-24 | 三星电子株式会社 | 封装衬底、其制造方法和包括该封装衬底的封装器件 |
CN109548320A (zh) * | 2018-12-29 | 2019-03-29 | 广州兴森快捷电路科技有限公司 | 具有阶梯式焊盘的线路板及其成型方法 |
US10477678B1 (en) | 2019-01-09 | 2019-11-12 | Unimicron Technology Corp. | Substrate structure and manufacturing method thereof |
TWI679926B (zh) * | 2019-01-09 | 2019-12-11 | 欣興電子股份有限公司 | 基板結構及其製作方法 |
CN111465167A (zh) * | 2019-01-18 | 2020-07-28 | 欣兴电子股份有限公司 | 基板结构及其制作方法 |
TWI845178B (zh) * | 2023-03-01 | 2024-06-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101332049B1 (ko) | 2013-11-22 |
KR20130083661A (ko) | 2013-07-23 |
US9137886B2 (en) | 2015-09-15 |
US20130180766A1 (en) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103209540A (zh) | 印刷电路板以及用于制造印刷电路板的方法 | |
US9793200B2 (en) | Printed wiring board | |
CN1260909A (zh) | 顺序制作的集成电路封装 | |
KR101388831B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP5188289B2 (ja) | プリント基板の製造方法 | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
KR20110021407A (ko) | 반도체 패키지 및 그 제조방법 | |
US9420709B2 (en) | Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same | |
JP4622308B2 (ja) | フレキシブルプリント配線板 | |
KR101163222B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP4238242B2 (ja) | 配線基板 | |
US12082338B2 (en) | Printed wiring board | |
JP2005229138A (ja) | 配線基板 | |
JP7412376B2 (ja) | 半導体装置用基板 | |
US8450624B2 (en) | Supporting substrate and method for fabricating the same | |
JP4139185B2 (ja) | 配線基板の製造方法 | |
KR100818328B1 (ko) | 필름 캐리어 테이프의 제조 방법 | |
KR101022869B1 (ko) | 이미지센서 모듈용 인쇄회로기판의 제조방법 | |
KR20240116701A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP4142933B2 (ja) | 配線基板の製造方法 | |
KR20220124368A (ko) | 회로 기판 및 그 제조 방법, 및 상기 회로 기판을 구비하는 전자 장치 | |
JP2001244628A (ja) | 配線基板および配線基板の製造方法 | |
JP2017073496A (ja) | プリント配線板およびその製造方法 | |
KR102435125B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130717 |