[go: up one dir, main page]

CN103177679A - 具有低电压损耗的电平移位器 - Google Patents

具有低电压损耗的电平移位器 Download PDF

Info

Publication number
CN103177679A
CN103177679A CN201110456746XA CN201110456746A CN103177679A CN 103177679 A CN103177679 A CN 103177679A CN 201110456746X A CN201110456746X A CN 201110456746XA CN 201110456746 A CN201110456746 A CN 201110456746A CN 103177679 A CN103177679 A CN 103177679A
Authority
CN
China
Prior art keywords
signal
voltage level
video interface
voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110456746XA
Other languages
English (en)
Inventor
徐亮
王洪权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Parade Technologies Ltd USA
Original Assignee
Parade Technologies Ltd USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Parade Technologies Ltd USA filed Critical Parade Technologies Ltd USA
Priority to CN201110456746XA priority Critical patent/CN103177679A/zh
Priority to US13/689,534 priority patent/US9035676B2/en
Publication of CN103177679A publication Critical patent/CN103177679A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及具有低电压损耗的电平移位器。公开了用于以低电压损耗对DDC总线进行电平移位的系统和方法。上拉电路包括NMOS晶体管、PMOS晶体管和电阻器。还与DDC总线一致包括NMOS上拉门。当被供电时，电平移位器调节所发送的信号的电压以匹配接收设备的电压。由于跨一个或多个晶体管的阈值电压损失，所调节的结果略微较低。另外，当不被供电时，电平移位器释放信号传输线。然后可以传输未调节的信号而无电平移位器的功率消耗。

Description

具有低电压损耗的电平移位器
技术领域
本公开一般性地涉及具有源和宿之间的低电压损耗的电平移位器。更具体地，本公开涉及具有操作在不同的电压的两个视频接口之间的电压损耗的电平移位器。
背景技术
在从一个接口标准到另一个的转换中，可能需要调节被发送的信号的电压电平。例如，DISPLAYPORT(DP)能够在双模式DP中发射单链路高清多媒体接口(HDMI)信号。DP在3.3伏操作，而HDMI在5伏操作。为了兼容性而在DP源和HDMI宿之间包括电平移位器。传统地，3.3Vn沟道金属氧化物半导体场效应晶体管(NMOS)传输门被用于阻断来自HDMI宿的5V信号。然而，在栅极接到3.3V的情况下，最大电压输出是3.3V减去阈值电压。在阈值电压可能达到接近1V或更高的情况下，在电平移位之后的信号的最大电压输出显著地减小。这可能在接收期间产生代价高昂的逻辑错误。另外，当不向电平移位器提供功率时，特定配置不释放显示数据信道。这可能在电平移位不必要、但仍然必须发送信号的情况下增加功率消耗，
发明内容
根据本发明的一方面，提供了一种用于以低电压损耗来对显示数据信道进行电平移位的方法，该方法包括：从第一视频接口接收第一信号，所述第一视频接口操作在高电压电平，所述第一信号在所述高电压电平；减小所述第一信号的电压以更好地匹配第二视频接口的电压，所述第二视频接口操作在低电压电平，所述低电压电平在零和所述高电压电平之间；以及向所述第二视频接口发送具有减小的电压电平的所述第一信号。
根据本发明的另一方面，提供了一种用于以低电压损耗来进行电平移位的装置，该装置包括：显示数据信道，其耦合到操作在第一电压电平的源和操作在第二电压电平的宿；NMOS传输门，其与所述显示数据信道一致并且耦合到所述宿；以及上拉电路，其耦合到所述源和所述NMOS传输门之间的显示数据信道，所述上拉电路包括NMOS晶体管、PMOS晶体管和所述NMOS晶体管和PMOS晶体管之间的第一电阻器，其中所述PMOS晶体管耦合到在第一电压电平的第一电压源。
根据本发明的又一方面，提供了一种用于以低电压损耗来进行电平移位的装置，该装置包括：用于从第一视频监控接收第一信号的部件，所述第一视频接口操作在高电压电平，所述第一信号在所述高电压电平；用于减小所述第一信号的电压以更好地匹配所述第二视频接口的电压的部件，所述第二视频接口操作在低电压电平，所述低电压电平在零和所述高电压电平之间；以及用于向所述第二视频接口发送具有减小的电压电平的所述第一信号的部件。
附图说明
所公开的实施例具有其他优点和特征，所述优点和特征将从具体实施方式、所附权利要求书和附图中变得更容易明显看出。以下是对附图的简介。
图1图示了具有中间电平移位器的源和宿。
图2图示了根据一个实施例的具有中间电平移位器的DP接口和HDMI接口。
图3图示了根据一个实施例的图2的DP接口和HDMI接口之间的电平移位器的详细视图。
具体实施方式
附图和以下描述仅通过例示的方式涉及优选实施例。应当注意，从以下讨论中，可以容易地认识到本文所公开的结构和方法的可替代实施例是可以在不偏离所请求保护的原理的情况下采用的可行的替代方案。
现在将详细参考若干实施例，所述实施例的例子图示在附图中。应当注意，在实际可行的地方，类似或相似的参考标号可以在图中使用并且可以表示类似或相似的功能。附图仅出于例示的目的而描绘所公开的系统(或方法)的实施例。本领域技术人员将容易地从以下描述中认识到，可以不偏离本文所描述的原理而采用本文所例示的结构和方法的可替代的实施例。
配置概览
本文描述了用于以低电压损耗进行电平移位的系统和方法。从第一视频接口标准转换到第二视频接口标准可能需要调节所发送的信号的电压电平。例如，在示例实施例中，操作在3.3伏的DISPLAYPORT接口与操作在5伏的HDMI接口通信地耦合。电平移位器可以放置在DISPLAYPORT和HDMI接口之间。电平移位器从在5伏的HDMI接口接收第一信号。电平移位器减小第一信号的电压电平以匹配DISPLAYPORT接口的电压电平。电平移位器随后向DISPLAYPORT接口发送具有减小的电压电平的第一信号。类似地，电平移位器可以从在3.3伏的DISPLAYPORT接口接收第二信号。电平移位器然后增加第二信号的电压电平以匹配HDMI接口的电压电平。然后向HDMI接口发送具有增加的电压电平的第二信号。
系统概览
现在参考图1，图示了具有中间电平移位器104的源102和宿106。源102通信地耦合到电平移位器104。电平移位器104通信地耦合到宿106。在一个实施例中，源102和宿106是操作在不同的电压电平的视频显示接口。由电平移位器104调节从源102到宿106的发送以应用兼容的电压电平并且执行任何其他用于兼容性的处理。在一个实施例中，宿106也能够向源102发送信号，所述信号被电平移位器104类似地为兼容性而进行修改。
图2图示了根据一个实施例的具有中间电平移位器204的双模式DP接口202和HDMI接口206。双模式DP接口能够操作在输出单链路HDMI(或数字视觉接口(DVI))信号的双模式中。然而，DP接口标准操作在3.3V，而HDMI接口标准操作在5V。如果允许5V信号抵达DP接口，则DP接口可能损坏。另外，被发送到HDMI接口的3.3V信号可能被误译，从而导致逻辑错误。DP接口202通信地耦合到电平移位器204，并且电平移位器204通信地耦合到HDMI接口206。然后所输出的单链路HDMI信号被首先发送到电平移位器204以更改单链路HDMI信号的电压电平。类似地，源自HDMI接口206的信号的电压电平在抵达DP接口202之前被修改。在一个实施例中，电平移位器204对信号执行有益于兼容性的、除了更改它们的电压电平之外的附加修改。
示例电平移位器
图3图示了根据一个实施例的在图2的DP接口202和HDMI接口206之间的电平移位器204的示例实施例。图3包括通信地耦合到DDC_SOURCE 326和DDC_SINK 328的显示数据信道(DDC)总线。DDC_BUS 305允许向显示设备发送视频显示数据并且允许源调节监视器参数。DDC_SOURCE 326和DDC_SINK 328之间的DDC_BUS 305路径包括上拉电路307和传输门309。电平移位器204中所图示的电平移位器电路包括由信号PG 304控制的3.3伏厚氧化物NMOS传输门MN2302。NMOS MN1 306、PMOS MP1 308和电阻器R310组成上拉电路的各部分。上拉(PU)路径将3.3V电压源与来自DP接口的DDC_SOURCE 326和MN2 302之间的点连接。DN 312是MN1 306的寄生二极管，并且DP 314是MP1 308的寄生二极管。MN1 306由信号PU 316控制，并且MP1 308由作为PU 316的反信号的信号PU_B 318控制。包括电阻器R2 320的上拉电阻器电路在DDC_SINK 328和5V电压源之间。
在操作中，电平移位器、3.3V电压源322和5V电压源324被通电。控制信号PG 304和PU 316被设置为高，而PU_B被对应地设置为低。MP1 308的漏极电压等于3.3V电压源322或VDD。作为正向偏置衬底，MN1 306的阈值电压降低200mV。这比在典型的电平移位电路中可能观察到的要显著地小。当从DDC_SOURCE向DDC_SINK发送逻辑“1”时，包括电阻器R2 320的上拉电阻器电路根据HDMI设备的5V操作而将电压上拉到5V。当从DDC_SINK向DDC_SOURCE发送逻辑“1”时，信号接近3.3V，但由于MN2 302的阈值电压损耗而小于3.3V。当发送逻辑“0”时，来自3.3V电压源322或5V电压源324的上拉电流将不防止DDC总线被下拉到0。
如果向电平移位器、3.3V电压源322和5V电压源324提供功率，则DDC路径可以被保持为闭合。例如，如果信号PG 304和PU 316被保持为低并且PU_B 318对应地为高，则DDC_SOURCE和DDC_SINK之间的DDC路径以及到3.3V电压源322的上拉路径闭合。
另外，当不向电平移位器提供功率时，DDC被释放。在该情况下，3.3V电压源322、PG 304、PU 316和PU_B 318全部为低。由于MN1衬底连接到漏极，所以DDC总线和3.3V电压源之间的电流将不流动。因此，下拉路径被阻断，并且DDC总线能够自由地发送而无需由被供电的电路所提供的电平移位。
所公开的系统和方法提供了实施中的若干优点。首先，电压电平被恰当地移位到接近接收视频接口的操作电压电平的电平。从3.3V电压源322跨上拉电路损失最小的电压。另外，在一些情况下，可能期望允许在DDC_BUS 305上的信号的发送而无电压电平修改。所公开的配置允许在电平移位器不被供电时DDC_BUS 305被释放。因此，在DDC_BUS 305上发送信号而无电压电平修改是可能的而无需其他所实施的配置中可能需要的功率消耗。
除非具体陈述相反情况，使用诸如“处理”、“计算”、“核算”、“确定”、“呈现”、“显示”等之类的词语的本文的讨论可以指操纵或变换在一个或多个存储器(例如，易失性存储器、非易失性存储器或其组合)、寄存器或接收、存储、发送或显示信息的其它机器组件内的被表示为物理(例如，电、磁或光)量的数据的机器(例如，计算机)的动作或过程。
如这里所使用的，对“一个实施例”、“实施例”的任何参考意为与实施例相联系而描述的具体元件、特征、结构或特性被包括在至少一个实施例中。在说明书中多处的短语“在一个实施例中”不一定全部指代相同的实施例。
可以使用表达方式“耦合”和“连接”以及其衍生词来描述一些实施例。例如，可以使用术语“耦合”以表示两个或更多的元件直接物理或电接触，来描述一些实施例。然而，术语“耦合”也可以意为两个或更多的元件不与彼此直接接触，但仍然彼此协作或交互。实施例不限于该上下文。
如这里所使用的，术语“包括”、“包含”、“具有”或其其他变形意图覆盖非排他性的包含。例如，包括一系列元素的过程、方法、物件或装置不一定仅限于这些元素，而是可以包括未明显列出的其他元素或这样的过程、方法、物件或装置所固有的其他元素。进一步地，除非明显陈述相反情况，“或”指包含性的或而非排他性的或。例如，条件A或B通过以下中的任意一种情况得以满足：A为真(或存在)而B为假(或不存在)、A为假(或不存在)而B为真(或存在)、以及A和B两者都为真(或存在)。
另外，“一”的使用被用于描述本文的实施例的元素和组件。这仅仅是为了便利以及为了给出对本发明的概括理解而做出的。该描述应当被阅读为包括一个或至少一个，并且单数也包括多数，除非明显意为相反情况。
在阅读本公开之后，本领域技术人员将通过本文所公开的原理而理解对于具有低电压损耗的DDC电平移位器的另外的可替代结构和功能设计。从而，虽然已经例示和描述了具体实施例和应用，但应当理解所公开的实施例不限于本文所公开的精确的构造和组件。可以在本文所公开的方法和装置的布置、操作和细节中进行对本领域技术人员来说明显的多种修改、改变和变化，而不偏离所附权利要求书中所限定的精神和范围。

Claims (20)

1.一种用于以低电压损耗来对显示数据信道进行电平移位的方法，该方法包括：
从第一视频接口接收第一信号，所述第一视频接口操作在高电压电平，所述第一信号在所述高电压电平；减小所述第一信号的电压以更好地匹配第二视频接口的电压，所述第二视频接口操作在低电压电平，所述低电压电平在零和所述高电压电平之间；以及
向所述第二视频接口发送具有减小的电压电平的所述第一信号。
2.如权利要求1所述的方法，其进一步包括：
从所述第二视频接口接收第二信号，所述第二信号具有匹配所述第二视频接口的所述低电压电平的电压电平；
增加所述第二信号的电压电平以更好地匹配所述第一视频接口的电压电平；以及
向所述第一视频接口发送具有增加的电压电平的所述第二信号。
3.如权利要求2所述的方法，其进一步包括：
从所述第一视频接口接收第三信号，所述第三信号具有零的电压电平；以及
以对所述电压电平的很少的修改来向所述第二视频接口发送所述第三信号。
4.如权利要求3所述的方法，其进一步包括：
从所述第二视频接口接收第四信号，所述第四信号具有零的电压电平；以及
以对所述电压电平的很少的修改来向所述第一视频接口发送所述第四信号。
5.如权利要求1所述的方法，其中所述第一视频接口是HDMI或DVI。
6.如权利要求5所述的方法，其中所述第二视频接口是DISPLAYPORT。
7.如权利要求1所述的方法，其中如果减小所述第一信号的电压电平的电路不被供电，则以未调节的电压电平向所述第二视频接口发送所述第一信号。
8.如权利要求3所述的方法，其中没有电源而向所述第二视频接口发送所述第三信号。
9.一种用于以低电压损耗来进行电平移位的装置，该装置包括：
显示数据信道，其耦合到操作在第一电压电平的源和操作在第二电压电平的宿；
NMOS传输门，其与所述显示数据信道一致并且耦合到所述宿；以及
上拉电路，其耦合到所述源和所述NMOS传输门之间的所述显示数据信道，所述上拉电路包括NMOS晶体管、PMOS晶体管和所述NMOS晶体管和PMOS晶体管之间的第一电阻器，其中所述PMOS晶体管耦合到在所述第一电压电平的第一电压源。
10.如权利要求9所述的装置，其进一步包括：
耦合到所述宿的上拉电阻器电路，所述上拉电阻器电路包括耦合到在所述第二电压电平的第二电压源的第二电阻器。
11.如权利要求10所述的装置，其中所述源是DISPLAYPORT视频接口。
12.如权利要求10所述的装置，其中所述宿是HDMI或DVI视频接口。
13.如权利要求10所述的装置，其中所述第一电压源不被供电，并且所述显示数据信道能够发送逻辑1或0。
14.如权利要求10所述的装置，其中所述NMOS晶体管和所述PMOS晶体管包括寄生二极管。
15.一种用于以低电压损耗来进行电平移位的装置，该装置包括：
用于从第一视频接口接收第一信号的部件，所述第一视频接口操作在高电压电平，所述第一信号在所述高电压电平；
用于减小所述第一信号的电压以更好地匹配所述第二视频接口的电压的部件，所述第二视频接口操作在低电压电平，所述低电压电平在零和所述高电压电平之间；以及
用于向所述第二视频接口发送具有减小的电压电平的所述第一信号的部件。
16.如权利要求15所述的装置，其进一步包括：
用于从所述第二视频接口接收第二信号的部件，所述第二信号具有匹配所述第二视频接口的所述低电压电平的电压电平；
用于增加所述第二信号的电压电平以更好地匹配所述第一视频接口的电压电平的部件；以及
用于向所述第一视频接口发送具有增加的电压电平的所述第二信号的部件。
17.如权利要求16所述的装置，其进一步包括：
用于从所述第一视频接口接收第三信号的部件，所述第三信号具有零的电压电平；以及
用于以对所述电压电平的很少的修改来向所述第二视频接口发送所述第三信号的部件。
18.如权利要求17所述的装置，其进一步包括：
用于从所述第二视频接口接收第四信号的部件，所述第四信号具有零的电压电平；以及
用于以对所述电压电平的很少的修改来向所述第一视频接口发送所述第四信号的部件。
19.如权利要求15所述的装置，其中如果减小所述第一信号的电压电平的电路不被供电，则以未调节的电压电平向所述第二视频接口发送所述第一信号。
20.如权利要求17所述的装置，其中没有电源而向所述第二视频接口发送所述第三信号。
CN201110456746XA 2011-12-20 2011-12-20 具有低电压损耗的电平移位器 Pending CN103177679A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110456746XA CN103177679A (zh) 2011-12-20 2011-12-20 具有低电压损耗的电平移位器
US13/689,534 US9035676B2 (en) 2011-12-20 2012-11-29 Level shifter with low voltage loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110456746XA CN103177679A (zh) 2011-12-20 2011-12-20 具有低电压损耗的电平移位器

Publications (1)

Publication Number Publication Date
CN103177679A true CN103177679A (zh) 2013-06-26

Family

ID=48609658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110456746XA Pending CN103177679A (zh) 2011-12-20 2011-12-20 具有低电压损耗的电平移位器

Country Status (2)

Country Link
US (1) US9035676B2 (zh)
CN (1) CN103177679A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784199A (zh) * 2018-07-31 2020-02-11 台湾积体电路制造股份有限公司 集成电路、驱动电路及其操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015187624A1 (en) * 2014-06-03 2015-12-10 QFusion Labs, LLC Smart connector for electronic components
US10802566B1 (en) * 2017-07-06 2020-10-13 Synopsys, Inc. Two-part interface PHY for system-on-chip devices
US10566972B1 (en) * 2019-04-02 2020-02-18 Apple Inc. Analog switches immune to power sequence

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372301B2 (en) * 2001-07-19 2008-05-13 Kabushiki Kaisha Toshiba Bus switch circuit and interactive level shifter
US7808274B2 (en) * 2007-12-28 2010-10-05 Semiconductor Components Industries, Llc Monolithically integrated multiplexer-translator-demultiplexer circuit and method
US8019906B2 (en) * 2009-02-04 2011-09-13 Via Technologies, Inc. Dual mode displayport (DP) and high definition multimedia interface (HDMI) transmitter configured to transmit video and/or audio signals in DP or HDMI according to mode signal
CN102854964A (zh) * 2011-06-29 2013-01-02 鸿富锦精密工业（深圳）有限公司 电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784199A (zh) * 2018-07-31 2020-02-11 台湾积体电路制造股份有限公司 集成电路、驱动电路及其操作方法
CN110784199B (zh) * 2018-07-31 2023-10-10 台湾积体电路制造股份有限公司 集成电路、驱动电路及其操作方法

Also Published As

Publication number Publication date
US9035676B2 (en) 2015-05-19
US20130155046A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
US9214933B2 (en) Input/output circuit
EP3197051A1 (en) Driving circuit for non-volatile memory
US10943558B2 (en) EDP MIPI DSI combination architecture
US8816727B2 (en) Driver circuit
KR20110047213A (ko) 하이 신호 레벨 순응 입력/출력 회로들
US20160182052A1 (en) Level-shifting latch
US8841942B2 (en) Voltage switch circuit
CN102148951A (zh) 用于自动检测接收器掉电的发射器和包括该发射器的系统
CN103177679A (zh) 具有低电压损耗的电平移位器
US20150207526A1 (en) Electrostatic Discharge Device Gate Biasing for a Transmitter
US10348271B2 (en) Impedance matching circuits and interface circuits
US7782116B2 (en) Power supply insensitive voltage level translator
US8334720B2 (en) Electronic apparatuses and electronic systems using the same for providing supply voltage to external devices
CN105703761A (zh) 输入/输出驱动电路
CN105656017B (zh) 适用于集成电路的保护电路与输入电路
KR101335678B1 (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로
TWI455484B (zh) 電位轉換電路
JP2023550303A (ja) 自己バイアス差動トランスミッタ
CN103199845A (zh) 基于开漏总线的双向缓冲器
CN105322940A (zh) 传送电路
US20130293265A1 (en) Signal transfer circuit
CN104601162A (zh) 一种可复用的数字输入输出接口电路
CN105790753A (zh) 输出缓冲器
CN104883168B (zh) 可防止电流倒灌至电源线的集成电路
US9319046B2 (en) Integrated circuit capable of preventing current backflow to power line

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626