CN103165191B - 参数动态校准电路及能动态校准参数的器件 - Google Patents
参数动态校准电路及能动态校准参数的器件 Download PDFInfo
- Publication number
- CN103165191B CN103165191B CN201110422264.2A CN201110422264A CN103165191B CN 103165191 B CN103165191 B CN 103165191B CN 201110422264 A CN201110422264 A CN 201110422264A CN 103165191 B CN103165191 B CN 103165191B
- Authority
- CN
- China
- Prior art keywords
- parameter
- voltage
- circuit
- time
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种参数动态校准电路及能动态校准参数的器件。其中，参数动态校准电路至少包括：用于获取初始的第一采样参数以及多个初始的第二采样参数的参数提供电路、用于基于所述第一采样参数来采样所接入的信号以获得第一采样结果的第一采样电路、用于基于每一个第二采样参数来对第一采样电路所采样的信号进行采样以获得多个第二采样结果的第二采样电路、用于基于所述第一采样结果及多个第二采样结果来调整所述第一采样参数及多个第二采样参数的校准电路；基于所述参数动态校准电路所形成的器件为能动态校准参数的器件，由此可有效解决因输入信号的眼图发生偏移而导致对输入信号采样不准确的问题，可大大提高器件的可靠性。
Description
技术领域
本发明涉及一种基于参数进行信号采样领域，特别是涉及一种参数动态校准电路及能动态校准参数的器件。
背景技术
现有诸多与其他器件通信的器件常常需要基于自身的参数来对输入的信号进行采样，以便确定所输入的信号的含义，进而根据该输入的信号执行相应的操作。例如，如图1所示，其为内存条的结构示意图。其中，设置在内存条中的控制缓冲器、数据缓冲器等，各自基于自身的电压参数及时间参数来采样来自内存控制器的命令或数据等，并将采样后命令或数据予以缓存。由于现有内存条大多工作时电压低(VDD＜＝1.2V)且速度快(1600～3200Mbps)，尤其是数据缓冲器，其输入信号眼图非常小，并且眼图常随着温度及电压的变化而变化，由此使得数据缓冲器对接入自身的输入信号采样变得非常困难。为此，现有内存条在启动过程中会进行一次校准操作，以校准数据缓冲器、控制缓冲器等的电压参数及时间参数。例如，如图2所示，其为数据缓冲器的输入信号的眼图，基于该输入信号，经过校准后数据缓冲器的电压参数为电压u0，校准后的时间参数为时间t0。然而，由于工作温度或者工作电压的变化，输入信号的眼图也会相应变化，例如，或者如图3a所示向右偏移、或者如图3b所示向左偏移、或者如图3c所示向上偏移、或者如图3d所示向下偏移等，由此可能导致已校准的电压参数及时间参数不再合适，但由于数据缓冲器在进行过一次参数校准后，就进入正常工作状态，因此，即便输入信号眼图已发生大幅度偏移，数据缓冲器也不再重新进行参数校准，因此大大降低了内存系统的可靠性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种参数动态校准电路，以解决因输入信号的眼图发生偏移而导致对输入信号采样不准确的问题。
为实现上述目的及其他相关目的，本发明提供一种参数动态校准电路，用于基于参数来对信号进行采样的器件，所述参数动态校准电路至少包括：
参数提供电路，用于获取初始的第一采样参数以及多个初始的第二采样参数，并输出第一采样参数及多个第二采样参数；
第一采样电路，与所述参数提供电路相连接，用于基于所述参数提供电路所提供的第一采样参数来采样所接入的信号以获得第一采样结果；
第二采样电路，与所述参数提供电路相连接，用于基于参数提供电路所提供的每一个第二采样参数来对所述第一采样电路所采样的信号进行采样以获得多个第二采样结果；以及
校准电路，与所述第一采样电路及第二采样电路相连接，用于基于所述第一采样结果及多个第二采样结果来调整所述参数提供电路所提供的第一采样参数及多个第二采样参数。
此外，本发明还提供一种能动态校准参数的器件，其至少包括前述参数动态校准电路。
如上所述，本发明的参数动态校准电路及能动态校准参数的器件具有以下有益效果：能有效解决因输入信号的眼图发生偏移而导致对输入信号采样不准确的问题，进而提高器件的可靠性。
附图说明
图1显示为现有内存条示意图。
图2显示为数据缓冲器的输入信号的眼图。
图3a-3d显示为数据缓冲器的输入信号的眼图的漂移示意图。
图4显示为本发明的参数动态校准电路示意图。
图5显示为本发明的参数动态校准电路所确定的第一采样参数及第二采样参数示意图。
图6显示为本发明的参数动态校准电路包含的第一采样电路的优选示意图。
图7a-7d显示为本发明的参数动态校准电路调整后第一采样参数及第二采样参数示意图。
图8显示为本发明的参数动态校准电路包含的校准电路的优选示意图。
图9显示为本发明的参数动态校准电路包含的信号控制电路的优选示意图。
元件标号说明
1 参数动态校准电路
11 参数提供电路
12 第一采样电路
13 第二采样电路
14 校准电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
图4为本发明的参数动态校准电路示意图。其中，所述参数动态校准电路1应用于基于参数来对信号进行采样的器件。优选地，所述器件包括但不限于内存缓冲器等。例如，所述器件为设置在内存条中的数据缓冲器、控制缓冲器或集数据缓冲、控制指令缓冲、地址缓冲于一体的全缓冲器等。
所述参数动态校准电路1包括：参数提供电路11、第一采样电路12、第二采样电路13以及校准电路14。
所述参数提供电路11用于获取初始的第一采样参数以及多个初始的第二采样参数，并输出第一采样参数及多个第二采样参数。
优选地，所述参数提供电路11由其他器件传输至的信息中获取初始的第一采样参数以及多个初始的第二采样参数。其中，所述第二采样参数的数量基于第一采样参数的种类来确定，例如，第一采样参数包括时间参数与电压参数，则优选地，所述第二采样参数包括2个电压参数与2个时间参数，共4个参数。
例如，若采用所述参数动态校准电路1的器件为设置在内存条中的数据缓冲器，则数据缓冲器在正常工作前，内存控制器先对数据缓冲器的第一采样参数，即时间参数与电压参数进行校准。在校准过程中，内存控制器基于根据自身传输给数据缓冲器的测试数据以及数据缓冲器基于不同的电压参数与时间参数所读取的所述测试数据，来确定该数据缓冲器的电压参数的范围及时间参数的范围，并从该电压参数的范围及时间参数的范围中选择一最优电压参数及最优时间参数作为初始的电压参数与初始的时间参数。如图5所示，内存控制器确定数据缓冲器的电压参数范围为(电压u1，电压u2)，时间参数范围为(时间t1，时间t2)，并确定最优的时间参数为t0，最优的电压参数为电压u0，则内存控制器将电压参数范围(电压u1，电压u2)、时间参数范围(时间t1，时间t2)、电压参数为电压u0与时间参数为t0传输给所述参数提供电路11，由此，所述参数提供电路11获取的初始的第一采样参数包括电压u0与时间t0，初始的第二采样参数包括：电压u1、电压u2、时间t1及时间t2。优选地，所述参数提供电路11可采用用于读取输入数据的读数据电路及存储单元来实现等。
需要说明的是，本领域技术人员应该理解，上述电压参数范围与时间参数范围的含义为：数据缓冲器基于该电压参数范围与时间参数范围内的电压参数与时间参数能准确对输入信号进行采样，而基于该电压参数范围与时间参数范围外的电压参数与时间参数不能准确对输入信号进行采样。例如，基于图5所示的灰色区域中的电压参数与时间参数能准确对输入信号进行采样。
此外，还需要说明的是，本领域技术人员应该理解，上述所述仅仅只是列示，而非对本发明的限制，事实上，任何获取初始的第一采样参数以及多个初始的第二采样参数的获取电路，均包含在本发明的范围内。
所述第一采样电路12与所述参数提供电路11相连接，用于基于所述参数提供电路11所提供的第一采样参数来采样所接入的信号以获得第一采样结果。
若采用所述参数动态校准电路1的器件为设置在内存条中的数据缓冲器，优选地，所述第一采样电路12可采用图6所示的采样电路。所述采样电路包括差分放大器、D触发器、延迟线、时间延迟控制单元及参考电压控制单元。其中，所述时间延迟控制单元根据所述参数提供电路11提供的第一采样参数中的时间参数来控制延迟线的延迟，所述参考电压控制单元根据所述参数提供电路11提供的第一采样参数中的电压参数来提供相应的参考电压Vref，使得差分比较器将接入的输入信号DQ与参考电压Vref进行比较后输出比较结果至D触发器的输入端，另一差分比较器将采样时钟信号DQS_t与DQS_c比较后的结果送入延迟线，经过延迟线的延迟后再送入所述D触发器的触发信号接入端，由此实现基于所述参数提供电路11提供的第一采样参数来对输入信号DQ进行采样。
需要说明的是，本领域技术人员应该理解，上述所述仅仅只是列示，而非对本发明的限制，事实上，任何基于第一采样参数来采样输入信号的采样电路，均包含在本发明的范围内。
所述第二采样电路13与所述参数提供电路11相连接，用于基于所述参数提供电路11所提供的每一个第二采样参数来对所述第一采样电路12所采样的信号进行采样以获得多个第二采样结果。
例如，若第二采样参数包括电压参数与时间参数两类，且所述参数提供电路11所提供的第二采样参数包括电压u1、电压u2、时间t1与时间t2，则所述第二采样电路13分别基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)、及(电压u2，时间t2)来对所述第一采样电路12所采样的信号进行采样以获得多个第二采样结果。
其中，所述第二采样电路13的电路结构与所述第一采样电路12的电路结构相同或相似，故在此不再详述。
所述校准电路14与所述第一采样电路12及第二采样电路13相连接，用于基于所述第一采样结果及多个第二采样结果来调整所述参数提供电路11所提供的第一采样参数及多个第二采样参数。
具体地，若所述第一采样电路13基于(电压u0，时间t0)来对输入信号进行采样，所述第二采样电路13分别基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)、及(电压u2，时间t2)来对所述第一采样电路13所采样的输入信号进行采样，其中，电压u1小于电压u2，时间t1小于时间t2，则：
1、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t1)获得第二采样结果为“1”、基于(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果均为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u2，时间t1)获得第二采样结果为“0”、基于(电压u1，时间t1)、(电压u1，时间t2)及(电压u2，时间t2)获得的第二采样结果均为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的时间参数t0至t01＝t0+第一预定时间步长，调整第二采样参数中的时间参数t1至t11＝t1+第一预定步长、t2至t21＝t2+第一时间预定步长。因为，此种情形表明，输入信号的眼图向右偏移，如图7a所示，即输入信号的眼图已由图中的实线所示的曲线右移至虚线所示的曲线。
2、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、与(电压u2，时间t1)获得的第二采样结果均为“1”、基于(电压u2，时间t2)获得的第二采样结果为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t1)、(电压u2，时间t2)与(电压u2，时间t1)获得的第二采样结果均为“0”、基于(电压u1，时间t2)获得的第二采样结果为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的时间参数t0至t02＝t0-第二预定时间步长，调整第二采样参数中的时间参数t1至t12＝t1-第二预定时间步长、t2至t22＝t2-第二预定时间步长。因为，此种情形表明，输入信号的眼图向左偏移，如图7b所示，即输入信号的眼图已由图中的实线所示的曲线左移至虚线所示的曲线。
3、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t1)与(电压u1，时间t2)获得的第二采样结果均为“1”、基于(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果均为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u03＝u0+第一预定电压步长，调整第二采样参数中的电压参数u1至u13＝u1+第一预定电压步长、u2至u23＝u2+第一预定电压步长。因为，此种情形表明，输入信号的眼图向上偏移，如图7c所示，即输入信号的眼图已由图中的实线所示的曲线上移至虚线所示的曲线。
4、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u1，时间t1)与(电压u1，时间t2)获得的第二采样结果均为“1”、基于(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果均为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“0”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u04＝u0-第二预定电压步长，调整第二采样参数中的电压参数u1至u14＝u1-第二预定电压步长、u2至u24＝u2-第二预定电压步长。因为，此种情形表明，输入信号的眼图向下偏移，如图7d所示，即输入信号的眼图已由图中的实线所示的曲线下移至虚线所示的曲线。
5、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u2，时间t1)获得的第二采样结果为“0”、基于(电压u1，时间t1)、(电压u1，时间t2)及(电压u2，时间t2)获得的第二采样结果均为“1”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“0”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u05＝u0-第三预定电压步长、时间参数t0至t05＝t0+第三预定时间步长，调整第二采样参数中的电压参数u1至u15＝u1-第三预定电压步长、u2至u25＝u2-第三预定电压步长、时间参数t1至t15＝t1+第三预定时间步长、t2至t25＝t2+第三预定时间步长；或者当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u1，时间t1)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果均为“0”、基于(电压u1，时间t2)获得的第二采样结果为“1”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也为“0”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u05’＝u0-第四预定电压步长、时间参数t0至t05’＝t0+第四预定时间步长，调整第二采样参数中的电压参数u1至u15’＝u1-第四预定电压步长、u2至u25’＝u2-第四预定电压步长、时间参数t1至t15’＝t1+第四预定时间步长、t2至t25’＝t2+第四预定时间步长。因为，此种情形表明，输入信号的眼图向右下偏移。
6、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t1)获得的第二采样结果为“1”、基于(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果均为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u06＝u0+第五预定电压步长、时间参数t0至t06＝t0+第五预定时间步长，调整第二采样参数中的电压参数u1至u16＝u1+第五预定电压步长、u2至u26＝u2+第五预定电压步长、时间参数t1至t16＝t1+第五预定时间步长、时间参数t2至t26＝t2+第五预定时间步长；或者当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t1)、(电压u2，时间t1)及(电压u1，时间t2)获得的第二采样结果均为“1”、基于(电压u2，时间t2)获得的第二采样结果为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u06’＝u0+第六预定电压步长、时间参数t0至t06’＝t0+第六预定时间步长，调整第二采样参数中的电压参数u1至u16’＝u1+第六预定电压步长、u2至u26’＝u2+第六预定电压步长、时间参数t1至t16’＝t1+第六预定时间步长、时间参数t2至t26’＝t2+第六预定时间步长。因为，此种情形表明，输入信号的眼图向右上偏移。
7、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t2)获得的第二采样结果为“1”、基于(电压u1，时间t1)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果均为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u07＝u0+第七预定电压步长、时间参数t0至t07＝t0-第七预定时间步长，调整第二采样参数中的电压参数u1至u17＝u1+第七预定电压步长、u2至u27＝u2+第七预定电压步长、时间参数t1至t17＝t1-第七预定时间步长、时间参数t2至t27＝t2-第七预定时间步长；或者当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，而第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)及(电压u2，时间t2)获得的第二采样结果均为“1”、基于(电压u2，时间t1)获得的第二采样结果为“0”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“1”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u07’＝u0+第八预定电压步长、时间参数t0至t07’＝t0-第八预定时间步长，调整第二采样参数中的电压参数u1至u17’＝u1+第八预定电压步长、u2至u27’＝u2+第八预定电压步长、时间参数t1至t17’＝t1-第八预定时间步长、时间参数t2至t26’＝t2-第八预定时间步长。因为，此种情形表明，输入信号的眼图向左上偏移。
8、当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u2，时间t2)获得的第二采样结果为“0”、基于(电压u1，时间t1)、(电压u1，时间t2)及(电压u2，时间t1)获得的第二采样结果均为“1”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“0”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u08＝u0-第九预定电压步长、时间参数t0至t08＝t0-第九预定时间步长，调整第二采样参数中的电压参数u1至u18＝u1-第九预定电压步长、u2至u28＝u2-第九预定电压步长、时间参数t1至t18＝t1-第九预定时间步长、t2至t28＝t2-第九预定时间步长；或者当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“1”，而第二采样电路13基于(电压u2，时间t1)、(电压u2，时间t2)及(电压u1，时间t2)获得的第二采样结果均为“0”、基于(电压u1，时间t1)获得的第二采样结果为“1”、且当第一采样电路12基于(电压u0，时间t0)对输入信号采样获得的第一采样结果为“0”，第二采样电路13基于(电压u1，时间t1)、(电压u1，时间t2)、(电压u2，时间t1)及(电压u2，时间t2)获得的第二采样结果也均为“0”，则所述校准电路14调整第一采样参数(电压u0，时间t0)中的电压参数u0至u08’＝u0-第十预定电压步长、时间参数t0至t08’＝t0-第十预定时间步长，调整第二采样参数中的电压参数u1至u18’＝u1-第十预定电压步长、u2至u28’＝u2-第十预定电压步长、时间参数t1至t18’＝t1-第十预定时间步长、t2至t28’＝t2-第十预定时间步长。因为，此种情形表明，输入信号的眼图向左下偏移。
优选地，所述校准电路14如图8所示，其包括将第一采样结果与第二采样结果进行比较的比较单元及参数控制逻辑单元等。其中，所述比较单元包括分别接入第一采样结果及第二采样结果的异或门及连接在所述异或门输出端的D触发器，该D触发器的触发信号连接第二采样电路13的延迟线的输出端。所述参数控制逻辑单元基于所述比较单元输出的比较结果与第一采样结果来输出调整后的第一采样参数及第二采样参数至参数提供电路11。基于上述描述，本领域技术人员应该理解参数控制逻辑单元的电路结构，故在此不再详述。
作为一种优选法方式，当所述第一采样电路包括多个采样电路以采样多路信号时，所述参数动态校准电路还包括信号控制电路。所述信号控制电路用于由所述多路信号中选择至少一路信号送入所述第二采样电路、将所述至少一路信号被第一采样电路基于该至少一路的第一采样参数采样后的第一采样结果送入所述校准电路、以及将所述校准电路调整后的所述至少一路的第一采样参数与多个第二采样参数送入所述参数提供电路。
优选地，所述信号控制电路包括多路选择器及信号控制逻辑单元。如图9所示，所述第一采样电路包括采样电路121、122、123、124共4个采样电路，分别用于对一路输入信号进行采样；所述信号控制电路包括3个选通门及信号控制逻辑单元。其中，第一个选通门用于由4路输入信号中选择一路、第二个选通门用于由4个采样电路各自所输出的第一采样结果中选择一个，第三个选通门用于由选择4路采样时钟信号中选择一路，信号控制逻辑单元用于输出控制3个选通门的第一控制信号、控制参数控制逻辑单元的第二控制信号及控制所述参数提供电路11输出相应第二采样参数的第三控制信号。
例如，当所述信号控制逻辑单元输出第一控制信号使得第一个选通门选择采样电路121所采样的输入信号，则所述信号控制逻辑单元输出的第二控制信号应使所述参数控制逻辑单元将调整后的与第一路输入信号对应的第一采样参数及第二采样参数送入所述参数提供电路11中相应的存储单元，以便当所述信号控制逻辑单元再次输出第一控制信号使得第一个选通门选择采样电路121所采样的输入信号，并输出相应第三控制信号时，所述参数提供电路11将与第一路输入信号对应的第二采样参数提供给第二采样电路13。
当上述参数动态校准电路1设置在一器件内时，该器件就成为能动态校准参数的器件。优选地，所述能动态校准参数的器件可以为内存缓冲器，例如，为内存条中的数据缓冲器、控制缓冲器或集数据缓冲、控制指令缓冲、地址缓冲于一体的全缓冲器等。
综上所述，本发明的参数动态校准电路基于第一采样电路与第二采样电路各自的采样结果来调整第一采样参数及第二采样参数，可避免因输入信号的眼图发生偏移而导致对输入信号采样不准确的问题，大大提高了器件的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种参数动态校准电路，用于基于参数来对信号进行采样的器件，其特征在于，所述参数动态校准电路至少包括：
参数提供电路，用于获取初始的第一采样参数以及多个初始的第二采样参数，并输出第一采样参数及多个第二采样参数；
第一采样电路，与所述参数提供电路相连接，用于基于所述参数提供电路所提供的第一采样参数来采样所接入的信号以获得第一采样结果；
第二采样电路，与所述参数提供电路相连接，用于基于参数提供电路所提供的每一个第二采样参数来对所述第一采样电路所采样的信号进行采样以获得多个第二采样结果；
校准电路，与所述第一采样电路及第二采样电路相连接，用于基于所述第一采样结果及多个第二采样结果来调整所述参数提供电路所提供的第一采样参数及多个第二采样参数；
信号控制电路，用于当所述第一采样电路包括多个采样电路以采样多路信号时，由所述多路信号中选择至少一路信号送入所述第二采样电路、将所述至少一路信号被第一采样电路基于该至少一路的第一采样参数采样后的第一采样结果送入所述校准电路、以及将所述校准电路调整后的所述至少一路的第一采样参数与多个第二采样参数送入所述参数提供电路。
2.根据权利要求1所述的参数动态校准电路，其特征在于：第二采样参数的数量为4个。
3.根据权利要求1所述的参数动态校准电路，其特征在于：所述器件包括内存缓冲器。
4.一种能动态校准参数的器件，其特征在于，所述能动态校准参数的器件至少包括：权利要求1至3任一项所述的参数动态校准电路。
5.根据权利要求4所述的能动态校准参数的器件，其特征在于：所述能动态校准参数的器件包括内存缓冲器。
6.根据权利要求5所述的能动态校准参数的器件，其特征在于：所述内存缓冲器包括数据缓冲器、控制缓冲器及集数据缓冲、控制指令缓冲、地址缓冲于一体的全缓冲器中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110422264.2A CN103165191B (zh) | 2011-12-15 | 2011-12-15 | 参数动态校准电路及能动态校准参数的器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110422264.2A CN103165191B (zh) | 2011-12-15 | 2011-12-15 | 参数动态校准电路及能动态校准参数的器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165191A CN103165191A (zh) | 2013-06-19 |
| CN103165191B true CN103165191B (zh) | 2015-09-02 |
Family
ID=48588197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110422264.2A Active CN103165191B (zh) | 2011-12-15 | 2011-12-15 | 参数动态校准电路及能动态校准参数的器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165191B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108564984B (zh) * | 2017-12-27 | 2020-07-10 | 北京兆易创新科技股份有限公司 | 一种闪存芯片测试方法和系统 |
| US11217285B1 (en) * | 2020-08-05 | 2022-01-04 | Apple Inc. | Memory subsystem calibration using substitute results |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN87104871A (zh) * | 1986-07-15 | 1988-02-03 | 哈依斯微型计算机产品公司 | 带有改进的数字信号处理器的调制解调器 |
| US5936922A (en) * | 1997-05-30 | 1999-08-10 | Daewoo Electronics Co., Ltd. | Method and apparatus for sampling a synchronous pattern from data including an error using a random synchronous signal |
| CN1904642A (zh) * | 2005-07-28 | 2007-01-31 | 舍塞尔公司 | 用于补偿用作采样频率的本地时钟的漂移的装置和方法 |
| CN101465632A (zh) * | 2007-12-21 | 2009-06-24 | 瑞昱半导体股份有限公司 | 采样电路与采样方法 |
| CN101836128A (zh) * | 2007-09-20 | 2010-09-15 | Voxis公司 | 时间延迟估计 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8184723B2 (en) * | 2008-02-29 | 2012-05-22 | Analog Devices, Inc. | Feedback system and apparatus for video compensation |
-
2011
- 2011-12-15 CN CN201110422264.2A patent/CN103165191B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN87104871A (zh) * | 1986-07-15 | 1988-02-03 | 哈依斯微型计算机产品公司 | 带有改进的数字信号处理器的调制解调器 |
| US5936922A (en) * | 1997-05-30 | 1999-08-10 | Daewoo Electronics Co., Ltd. | Method and apparatus for sampling a synchronous pattern from data including an error using a random synchronous signal |
| CN1904642A (zh) * | 2005-07-28 | 2007-01-31 | 舍塞尔公司 | 用于补偿用作采样频率的本地时钟的漂移的装置和方法 |
| CN101836128A (zh) * | 2007-09-20 | 2010-09-15 | Voxis公司 | 时间延迟估计 |
| CN101465632A (zh) * | 2007-12-21 | 2009-06-24 | 瑞昱半导体股份有限公司 | 采样电路与采样方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165191A (zh) | 2013-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106873397B (zh) | 智能网联汽车“硬件在环”加速加载仿真测试系统 | |
| CN103390393B (zh) | 一种调灰电压产生方法及其装置、面板驱动电路和显示面板 | |
| US10497434B2 (en) | Cross-point memory single-selection write technique | |
| CN103165191B (zh) | 参数动态校准电路及能动态校准参数的器件 | |
| CN101567162B (zh) | 一种高分辨率led显示屏控制系统及控制方法 | |
| CN203909531U (zh) | 一种模拟信号采集装置 | |
| CN208954638U (zh) | 写数据采样信号时序监测电路和存储器 | |
| CN110696833A (zh) | 一种车辆自适应限速控制方法 | |
| CN104202552A (zh) | 通过桥接芯片实现两种模式mipi信号的方法和装置 | |
| CN102621364A (zh) | 电子量测装置及其串列转并列数据排序处理方法 | |
| KR20090020996A (ko) | 데이터 스트로브 버퍼 및 이를 포함하는 메모리 시스템 | |
| US9104533B2 (en) | Voltage and timing calibration method used in memory system | |
| US20230047664A1 (en) | Interface board for testing image sensor, test system having the same, and operating method thereof | |
| CN102680755A (zh) | 具有显示三维波形信息的高刷新率数字示波器 | |
| CN103389728A (zh) | 一种安全气囊控制器测试仿真系统及其测试仿真方法 | |
| CN104778963B (zh) | 一种rram灵敏放大器 | |
| CN101295473A (zh) | 用sopc技术实现实时波形平滑滚动及多层信息叠加显示的方法 | |
| CN104810049B (zh) | 一种脉冲宽度幅度自适应的阻变存储器写驱动电路 | |
| CN111145133A (zh) | 基于zynq的红外和可见光同光轴图像融合系统及方法 | |
| CN102346095A (zh) | 中波红外二极管阵列场景生成器 | |
| US9923627B2 (en) | Semiconductor device, semiconductor memory device and communication system | |
| CN104143304B (zh) | 基于fpga的任意三角形填充画面组件生成方法 | |
| CN107465461A (zh) | Olt光模块的控制方法与装置以及olt的控制方法与装置 | |
| CN101764651B (zh) | 一种实现信号测试的方法和装置 | |
| CN114325356A (zh) | 一种芯片测试方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: A6, No. 900 Yishan Road, Xuhui District, Shanghai, 2003 Patentee after: Lanqi Technology Co., Ltd. Address before: Room 406A, 4th floor, 32 Guiping Road, Xuhui District, Shanghai, 2003 Patentee before: Acrospeed, Inc. |
|
| CP03 | Change of name, title or address |