CN103021945B - 阵列基板及其制造方法、显示装置 - Google Patents

Abstract

本发明提供一种阵列基板及其制造方法、显示装置，属于液晶显示领域。其中，该阵列基板的制造方法包括：在基板上沉积栅金属层，形成由所述栅金属层组成的栅扫描线和短路连接线，所述短路连接线与所述栅扫描线之间的连接为断开的；在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔；沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线。本发明的技术方案能够保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要。

Description

阵列基板及其制造方法、显示装置

技术领域

本发明涉及液晶显示领域，特别是指一种阵列基板及其制造方法、显示装置。

背景技术

现有技术中，在制造完成阵列基板后，需要对阵列基板的栅扫描线输入信号以进行阵列测试。在FFS（边缘场开关）型阵列基板的制造过程中，如图1所示，通常在形成栅电极和栅扫描线1的同时，利用栅金属层3形成将各条栅扫描线1连接在一起的阵列测试的短路连接线（Array Test shorting bar）2。但是在接下来的栅绝缘层沉积工艺中，在CVD（Chemical Vapor Deposition,化学气相沉积）腔内容易产生静电，发生栅扫描线1之间的静电放电现象会把短路连接线2烧断，影响到阵列测试的效果。

发明内容

本发明要解决的技术问题是提供一种阵列基板及其制造方法、显示装置，能够保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要。

为解决上述技术问题，本发明的实施例提供技术方案如下：

一方面，提供一种阵列基板的制造方法，包括：

在基板上沉积栅金属层，形成由所述栅金属层组成的栅扫描线和短路连接线，所述短路连接线与所述栅扫描线之间的连接为断开的；

在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线。

进一步地，所述在基板上沉积栅金属层之前还包括：

在基板沉积第一透明导电层，形成由所述第一透明导电层组成的用以连接所述短路连接线和所述栅扫描线的连接结构。

进一步地，所述连接结构呈方波形。

进一步地，所述在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔，沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线包括：

在基板上沉积数据金属层之前，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

在形成有所述过孔的基板上沉积数据金属层，所述数据金属层通过所述过孔连接所述短路连接线和所述栅扫描线。

进一步地，所述在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔，沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线包括：

在基板上形成钝化层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

在形成有所述过孔的基板上沉积第二透明导电层，所述第二透明导电层通过所述过孔连接所述短路连接线和所述栅扫描线。

本发明实施例还提供了一种阵列基板，所述阵列基板包括：

由栅金属层形成的栅扫描线和短路连接线，其中，对应所述短路连接线和所述栅扫描线的位置形成有过孔，所述短路连接线和所述栅扫描线通过所述过孔上沉积的导电层连接。

进一步地，所述阵列基板还包括由第一透明导电层组成的用以连接所述短路连接线和所述栅扫描线的连接结构。

进一步地，所述连接结构呈方波形。

进一步地，所述过孔贯穿阵列基板的栅绝缘层，所述导电层为用以形成源电极和漏电极的数据金属层。

进一步地，所述过孔贯穿阵列基板的栅绝缘层和钝化层，所述导电层为用以形成像素电极的第二透明导电层。

本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。

本发明的实施例具有以下有益效果：

上述方案中，在由栅金属层形成栅扫描线和短路连接线时，短路连接线与栅扫描线之间的连接为断开的，之后在对应所述短路连接线和所述栅扫描线的位置形成过孔，通过后续工艺沉积的导电层连接短路连接线和栅扫描线，这样可以保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要。

附图说明

图1为现有FFS型阵列基板中短路连接线与栅扫描线的连接示意图；

图2为本发明实施例形成连接结构的示意图；

图3为本发明实施例形成短路连接线和栅扫描线的示意图；

图4为本发明实施例形成过孔的示意图；

图5为本发明实施例形成连接短路连接线和栅扫描线的导电层的示意图。

附图标记

1 栅扫描线

2 短路连接线

3 栅金属层

4 连接结构

5 过孔

6 导电层

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明的实施例针对现有技术中在形成栅电极和栅扫描线的同时，利用栅金属层形成将各条栅扫描线连接在一起的阵列测试的短路连接线，但是在接下来的栅绝缘层沉积工艺中，在CVD腔内容易产生静电，发生栅扫描线之间的静电放电现象会把短路连接线烧断，影响到阵列测试的效果的问题，提供一种阵列基板及其制造方法、显示装置，能够保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要。

本发明实施例提供了一种阵列基板的制造方法，包括：

在基板上沉积栅金属层，形成由所述栅金属层组成的栅扫描线和短路连接线，所述短路连接线与所述栅扫描线之间的连接为断开的；

在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线。

本发明实施例的阵列基板的制造方法，在由栅金属层形成栅扫描线和短路连接线时，短路连接线与栅扫描线之间的连接为断开的，之后在对应所述短路连接线和所述栅扫描线的位置形成过孔，通过后续工艺沉积的导电层连接短路连接线和栅扫描线，这样可以保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要。

由于在FFS型阵列基板的制造过程中，在沉积栅金属层之前，会利用第一透明导电层形成阵列基板的公共电极，因此，可以在形成公共电极的同时，利用第一透明导电层形成用以连接短路连接线和栅扫描线的连接结构，这样形成栅扫描线和短路连接线之后，通过短路连接线和连接结构就可以把各栅扫描线连接起来。由于第一透明导电层的电阻比较大，因此，在接下来的栅绝缘层沉积工艺中，在CVD腔内各栅扫描线间的静电就可以通过高电阻的连接结构释放。因此，所述在基板上沉积栅金属层之前还包括：在基板沉积第一透明导电层，形成由所述第一透明导电层组成的用以连接所述短路连接线和所述栅扫描线的连接结构。进一步地，为了提高连接结构的电阻，还可以将连接结构设计成方波形，以增加连接结构的长度，从而增大连接结构的电阻。

其中，连接所述短路连接线和所述栅扫描线的导电层可以为形成源电极和漏电极的数据金属层，过孔贯穿栅绝缘层，此时，所述在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔，沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线包括：

在基板上沉积数据金属层之前，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

在形成有所述过孔的基板上沉积数据金属层，所述数据金属层通过所述过孔连接所述短路连接线和所述栅扫描线。

进一步地，连接所述短路连接线和所述栅扫描线的导电层还可以为形成像素电极的第二透明导电层，过孔贯穿钝化层和栅绝缘层，此时，所述在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔，沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线包括：

在基板上形成钝化层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

在形成有所述过孔的基板上沉积第二透明导电层，所述第二透明导电层通过所述过孔连接所述短路连接线和所述栅扫描线。

本发明实施例还提供了一种阵列基板，所述阵列基板包括：

由栅金属层形成的栅扫描线和短路连接线，其中，对应所述短路连接线和所述栅扫描线的位置形成有过孔，所述短路连接线和所述栅扫描线通过所述过孔上沉积的导电层连接。

进一步地，所述阵列基板还包括由第一透明导电层组成的用以连接所述短路连接线和所述栅扫描线的连接结构。

进一步地，所述连接结构呈方波形。

进一步地，所述过孔贯穿阵列基板的栅绝缘层，所述导电层为用以形成源电极和漏电极的数据金属层。

进一步地，所述过孔贯穿阵列基板的栅绝缘层和钝化层，所述导电层为用以形成像素电极的第二透明导电层。

本发明实施例的阵列基板，在由栅金属层形成栅扫描线和短路连接线时，短路连接线与栅扫描线之间的连接为断开的，之后在对应所述短路连接线和所述栅扫描线的位置形成过孔，通过后续工艺沉积的导电层连接短路连接线和栅扫描线，这样可以保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要；并且本发明实施例的阵列基板在栅扫描线间形成有高电阻的连接结构，解决了CVD腔内栅扫描线间发生静电放电的问题。

下面结合附图2-5以及具体的实施例对本发明的阵列基板及其制造方法进行进一步地介绍：

实施例一：

本实施例的阵列基板的制造方法包括以下步骤：

步骤a1：提供一基板，在所述基板上沉积第一透明导电层，如图2所示，通过构图工艺形成由第一透明导电层组成的公共电极和连接结构4；

步骤a2：在经过步骤a1的基板上沉积栅金属层3，如图3所示，通过构图工艺形成由栅金属层3组成的栅电极、栅扫描线1和短路连接线2，由图3可以看出，栅扫描线1和短路连接线2之间的连接是断开的，同时各栅扫描线1之间通过连接结构4连接。由于第一透明导电层的电阻比较大，因此，在接下来的栅绝缘层沉积工艺中，在CVD腔内各栅扫描线1间的静电就可以通过高电阻的连接结构4释放。进一步地，为了提高连接结构4的电阻，如图3所示，连接结构4呈方波形；

步骤a3：在经过步骤a2的基板上依次沉积栅绝缘层和半导体层，通过构图工艺形成半导体层的图形；

步骤a4：在经过步骤a3的基板上依次沉积欧姆接触层和源漏金属层，通过构图工艺形成欧姆接触层的图形、源电极、漏电极和数据线的图形；

步骤a5：在经过步骤a4的基板上沉积钝化层，通过构图工艺形成包括有像素电极过孔和过孔5的钝化层的图形。如图4所示，本步骤在形成像素电极过孔的同时，利用同一次构图工艺在对应栅扫描线1和短路连接线2的位置形成贯穿栅绝缘层和钝化层的过孔5；

步骤a6：在经过步骤a5的基板上沉积第二透明导电层，如图5所示，第二透明导电层6通过过孔5连接短路连接线2和栅扫描线1，从而实现各条栅扫描线1和阵列测试的短路连接线2之间的连通。

本实施例中，在由栅金属层形成栅扫描线和短路连接线时，短路连接线与栅扫描线之间的连接为断开的，之后在对应所述短路连接线和所述栅扫描线的位置形成过孔，通过后续工艺沉积的导电层连接短路连接线和栅扫描线，这样可以保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要。本实施例通过同一次构图工艺同时形成像素电极过孔和过孔5，能够在不增加构图工艺的前提下完成过孔5的制作；并且本实施例的阵列基板在栅扫描线间形成有高电阻的连接结构，解决了CVD腔内栅扫描线间发生静电放电的问题。

实施例二：

本实施例的阵列基板的制造方法包括以下步骤：

步骤b1：提供一基板，在所述基板上沉积第一透明导电层，如图2所示，通过构图工艺形成由第一透明导电层组成的公共电极和连接结构4；

步骤b2：在经过步骤b1的基板上沉积栅金属层3，如图3所示，通过构图工艺形成由栅金属层3组成的栅电极、栅扫描线1和短路连接线2，由图3可以看出，栅扫描线1和短路连接线2之间的连接是断开的，同时各栅扫描线1之间通过连接结构4连接。由于第一透明导电层的电阻比较大，因此，在接下来的栅绝缘层沉积工艺中，在CVD腔内各栅扫描线1间的静电就可以通过高电阻的连接结构4释放。进一步地，为了提高连接结构4的电阻，如图3所示，连接结构4呈方波形；

步骤b3：在经过步骤b2的基板上依次沉积栅绝缘层和半导体层、欧姆接触层，通过构图工艺形成半导体层和欧姆接触层的图形；

步骤b4：如图4所示，在对应栅扫描线1和短路连接线2的位置形成贯穿栅绝缘层的过孔5；

步骤b5：在经过步骤b4的基板上沉积源漏金属层6，如图5所示，源漏金属层6通过过孔5连接短路连接线2和栅扫描线1，从而实现各条栅扫描线1和阵列测试的短路连接线2之间的连通。

本实施例中，在由栅金属层形成栅扫描线和短路连接线时，短路连接线与栅扫描线之间的连接为断开的，之后在对应所述短路连接线和所述栅扫描线的位置形成过孔，通过后续工艺沉积的导电层连接短路连接线和栅扫描线，这样可以保证短路连接线与栅扫描线之间的连接，满足阵列测试的需要；并且本实施例的阵列基板在栅扫描线间形成有高电阻的连接结构，解决了CVD腔内栅扫描线间发生静电放电的问题。

本发明实施例还提供了一种显示装置，包括如上所述的阵列基板，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种阵列基板的制造方法，其特征在于，包括：

在基板上沉积栅金属层，形成由所述栅金属层组成的栅扫描线和短路连接线，所述短路连接线与所述栅扫描线之间的连接为断开的，每一栅扫描线包括有两个以上彼此断开、互不连接的部分；

在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔；

沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线；

其中，所述在基板上沉积栅金属层之前还包括：

在基板沉积第一透明导电层，形成由所述第一透明导电层组成的连接结构，同一栅扫描线断开的不同部分之间通过所述连接结构连接。

2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述连接结构呈方波形。

3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述导电层为数据金属层，所述在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔，沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线包括：

在基板上沉积数据金属层之前，在对应所述短路连接线和所述栅扫描线的位置形成贯穿所述栅绝缘层的过孔；

在形成有所述过孔的基板上沉积数据金属层，所述数据金属层通过所述过孔连接所述短路连接线和所述栅扫描线。

4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述导电层为第二透明导电层，所述在形成栅绝缘层之后，在对应所述短路连接线和所述栅扫描线的位置形成过孔，沉积导电层，所述导电层通过所述过孔连接所述短路连接线和所述栅扫描线包括：

在基板上形成栅绝缘层之后，依次形成半导体层、欧姆接触层和源漏金属层的图形；

形成钝化层，并在对应所述短路连接线和所述栅扫描线的位置形成贯穿所述栅绝缘层和所述钝化层的过孔；

在形成有所述过孔的基板上沉积第二透明导电层，所述第二透明导电层通过所述过孔连接所述短路连接线和所述栅扫描线。

5.一种阵列基板，其特征在于，所述阵列基板包括：

由栅金属层形成的栅扫描线和短路连接线，其中，对应所述短路连接线和所述栅扫描线的位置形成有过孔，所述短路连接线和所述栅扫描线通过所述过孔上沉积的导电层连接，每一栅扫描线包括有两个以上彼此断开、互不连接的部分；

由第一透明导电层组成的用以连接同一栅扫描线断开的不同部分之间的连接结构。

6.根据权利要求5所述的阵列基板，其特征在于，所述连接结构呈方波形。

7.根据权利要求5所述的阵列基板，其特征在于，所述过孔贯穿阵列基板的栅绝缘层，所述导电层为用以形成源电极和漏电极的数据金属层。

8.根据权利要求5所述的阵列基板，其特征在于，所述过孔贯穿阵列基板的栅绝缘层和钝化层，所述导电层为用以形成像素电极的第二透明导电层。

9.一种显示装置，其特征在于，包括如权利要求5-8中任一项所述的阵列基板。