[go: up one dir, main page]

CN103000629A - 单片式共享高电压漏极的高电流晶体管和低电流晶体管 - Google Patents

单片式共享高电压漏极的高电流晶体管和低电流晶体管 Download PDF

Info

Publication number
CN103000629A
CN103000629A CN2012100912643A CN201210091264A CN103000629A CN 103000629 A CN103000629 A CN 103000629A CN 2012100912643 A CN2012100912643 A CN 2012100912643A CN 201210091264 A CN201210091264 A CN 201210091264A CN 103000629 A CN103000629 A CN 103000629A
Authority
CN
China
Prior art keywords
region
diffusion
diffusion region
integrated circuit
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100912643A
Other languages
English (en)
Other versions
CN103000629B (zh
Inventor
庞纳斯·乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GENERAL MICROELECTRONICS (SHANGHAI) CO Ltd
General Microelectronics Corp
Original Assignee
GENERAL MICROELECTRONICS (SHANGHAI) CO Ltd
General Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GENERAL MICROELECTRONICS (SHANGHAI) CO Ltd, General Microelectronics Corp filed Critical GENERAL MICROELECTRONICS (SHANGHAI) CO Ltd
Publication of CN103000629A publication Critical patent/CN103000629A/zh
Application granted granted Critical
Publication of CN103000629B publication Critical patent/CN103000629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种平面单片式高电压集成电路，包含具有一高电压扩散连接的功率场效应晶体管和/或双极功率晶体管。该高电压集成电路还包含几种类型的高电压、低电流场效应晶体管，例如耗尽型晶体管和/或增强型晶体管，和/或高电压-低电流双极晶体管。所述高电压-低电流晶体管以不同的结合方式通过共享他们的高电压扩散连接集成于所述高电压-高电流晶体管或功率晶体管结构中，其在减小芯片面积的同时也增强了设计的通用性。隔离扩散结构和掩埋扩散结构提供较高的工作电压和/或增强的耗尽型场效应晶体管关断。高电压-低电流绝缘栅场效应晶体管的体区和/或双极晶体管的基区与接地隔离扩散区或者隔离、或者连接，进一步改善了设计通用性。

Description

单片式共享高电压漏极的高电流晶体管和低电流晶体管
技术领域
本发明涉及集成电路，更具体而言，本申请涉及一种具有功率场效应晶体管和/或双极功率晶体管的平面单片式高电压集成电路，所述功率场效应晶体管和/或双极功率晶体管具有高电压扩散连接。
背景技术
在一些应用中，高电压集成电路在单一整片的集成模块上，典型地既包含高电压晶体管也包含低电压晶体管。高电压晶体管为承受所施加的大电压而具有比低电压晶体管大的尺寸，这适用于所有高电压晶体管，无论其传输高电流还是传输低电流，否则，高电压晶体管可能会有问题，例如结击穿或材料击穿，其导致集成电路中产生不可控电流。该不可控电流可能导致较差的可靠性、甚至致命故障。由于包含多个、大型（large）高电压晶体管而导致的较大芯片面积会产生较高的芯片成本和较低的良率。高电压-低电流晶体管，尽管宽度比高电压-高电流晶体管（有时称为功率晶体管）小，但如果像传统的独立晶体管一样设计，仍然会因为高电压扩散需要的尺寸而占用相对大的芯片面积。因此，在集成电路中，高电压晶体管通常会比低电压晶体管少，甚至有时只有一个高电压晶体管。
在这些应用的一些子类（sub-group）中，高电压会分别利用开集或开漏的结构、通过高电压-高电流双极晶体管或高电压-高电流场效应晶体管施加于芯片中。这样，高电压便可以被隔离于高电压-高电流晶体管中的、特别大面积的扩散结构。低电压可以通过附加的外部电源供给芯片。更期望地，为降低整个系统的成本和复杂性，供给芯片所需的低电压可以通过在片上、可调的低电压电源电路，从单一的外部高电压电源，经过功率晶体管，提供整个集成电路的功率。该片上、可调的低电压电源的功能(capabilities)取决于除具有高电压-高电流的功率晶体管之外，还具有高电压-低电流的晶体管的电路。
在诸如传统的高电压集成电路中，提供片上、可调的低电压电源，其既需要高电压-高电流的晶体管，也需要高电压-低电流的晶体管，其代价是导致相对大的芯片面积、相对大的成本，和低良率。因此，需要新的高电压集成电路，其占用较小的芯片面积但能使电路具有多个高电压晶体管。
发明内容
本发明的目的在于提供一种具有功率场效应晶体管和/或双极功率晶体管的平面单片式高电压集成电路，所述功率场效应晶体管和/或双极功率晶体管具有高电压扩散连接，以在减小芯片面积的同时也增强设计的通用性。
根据本发明的一实施例，提供一平面的、单片的、包含形成在一第二导电类型的半导体衬底上的一第一导电类型的半导体区的高电压集成电路。该半导体区与所述半导体衬底形成一p-n结。该集成电路在该半导体区上进一步包含所述第一导电类型的一第一扩散区。该半导体区在该第一扩散区和半导体衬底间垂直延伸。
所述平面的、单片的高电压集成电路进一步包含一第一场效应晶体管，其包含第一栅极和位于所述半导体区上方并且位于所述第一栅极和所述半导体区之间的第一栅极介电层。该第一栅极介电层具有一第一边界和一第二边界。第一场效应晶体管在该半导体区上还包含所述第二导电类型的一第一体区。该第一体区：（i）与部分该第一栅极介电层在第一栅极介电层的第一边界上重叠，（ii）与所述半导体区形成一p-n结，以及（iii）在该第一栅极介电层下方具有边界。所述第一场效应晶体管在第一体区中还包含所述第一导电类型的一第二扩散区，该第二扩散区：（i）在所述第一栅极介电层的第一边界与部分所述第一栅极介电层重叠，（ii）与所述第一体区形成一p-n结，以及（iii）在该第一栅极介电层下具有边界。 所述第一栅极与第二扩散区重叠的部分要少于该第一栅极与所述第一体区重叠的部分。一第一沟道形成于第一栅极介电层下方的第一体区中，并且形成与第二扩散区的边界与第一体区的边界之间。第一栅极介电层在第一栅极介电层的第二边界与所述半导体区重合。所述第一沟道区和所述第一扩散区之间的所述半导体区的一部分是一漂移区。第一扩散区与所述第一沟道区保持横向间距并被设置为接受高电压。
所述平面的、单片的高电压集成电路还包含一第二场效应晶体管，其包含一第二栅极和一第二栅极介电层，该第二场效应晶体管设置于所述第二栅极和所述半导体区之间并且在所述半导体区上方。该第二栅极介电层具有一第一边界和一第二边界。所述第二场效应晶体管在所述半导体区上方还包含所述第一导电类型的一第三扩散区。该第三扩散区靠近所述第二栅极介电层的第一边界。所述第二栅极介电层：（i）侧置于第一扩散区和第三扩散区之间，（ii）在所述第二场效应晶体管的一第二沟道上方，以及（iii）在第二栅极介电层的第二边界与所述半导体区重叠。所述半导体区位于第二沟道区和第一扩散区之间的部分是一漂移区。该第一扩散区与第二沟道区保持横向间距并被设置为接受高电压。
根据一个具体的实施例，所述第二场效应晶体管在所述半导体区上中包含所述第二导电类型的一第四扩散区。该第四扩散区: （i）与所述半导体区形成一p-n结，（ii）在第二栅极介电层的第一边界与部分第二栅极介电层重叠，以及（iii）侧置于第二栅极介电层和第三扩散区之间。位于所述第四扩散区和衬底之间的部分半导体区是一第三沟道区。所述第四扩散区与所述第三扩散区保持横向间距并被构置为接受一比高电压小的工作电压。如果施加工作电压，该第二场效应晶体管的该第三沟道区会适于耗尽。
根据另一具体的实施例，所述第二场效应晶体管在所述半导体区上还包含所述第二导电类型的一第二体区。该第二体区：（i）在第二栅极介电层的第一边界与部分第二栅极介电层重叠，（ii）与所述半导体区形成一p-n结，以及（iii）在第二栅极介电层下方具有一边界。该第三扩散区：（i）是在所述第二体区中，（ii）在第二栅极介电层的第一边界与部分第二栅极介电层重叠，（iii）与第二体区形成一p-n结，以及（iv）在第二栅极介电层下方具有一边界。所述第二栅极介电层与第三扩散区重叠的部分要少于该第二栅极介电层与第二体区重叠的部分。所述第二场效应晶体管的所述第二沟道区是在第二栅极介电层下方、并且位于第三扩散区的边界和第二体区的边界之间。
根据又一具体实施例，所述平面的、单片的高电压集成电路在所述半导体衬底上还包含一第一导电类型的一延伸扩散区。该延伸扩散区与所述半导体衬底形成一p-n结，并具有比第一扩散区的横向延伸更宽的一横向延伸。
根据又一具体实施例，所述平面的、单片的高电压集成电路在半导体衬底上还包含所述第二导电类型的一掩埋扩散区。该掩埋扩散区与所述半导体区形成一p-n结。该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度。该集成电路在所述半导体区中还包含所述第二导电类型的一隔离扩散区，并且该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区。该隔离扩散区与所述半导体区形成一p-n结。该掩埋扩散区和该隔离扩散区形成一横向环形带，该横向环形带将第一场效应晶体管、第二场效应晶体管和第一扩散区同在该集成电路上的其它装置隔离开来。
根据再一实施例，第四扩散区电耦合至所述第二栅极。根据又一实施例，所述平面的、单片的高电压集成电路在第二场效应晶体管下方的半导体衬底中还包含所述第一导电类型的一掩埋扩散区。该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体区的掺杂浓度。
根据再一实施例，所述隔离区与所述第一场效应晶体管的所述第一体区重叠。根据又一实施例，所述第一场效应晶体管的所述第一体区与所述扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压。根据再一实施例，所述掩埋扩散区在第二场效应晶体管下方形成一横向环形带。根据又一实施例，第二场效应晶体管的第二体区与所述隔离扩散区保持横向间距并被构置为接受比高电压小的一工作电压。
根据本发明再一实施例，一种用于为在集成电路块上节省面积而形成一平面单片式高电压集成电路的方法，该方法包含以下步骤。在一第二导电类型的一半导体区衬底上形成一第一导电类型的一半导体区，该半导体区与所述半导体区衬底形成一p-n结。在该半导体区中形成所述第一导电类型的一第一扩散区。该半导体区在该第一扩散区和该半导体区衬底间垂直延伸。
所述形成平面单片式高电压集成电路的方法还包含以下步骤。形成第一栅极。在所述半导体区上方的所述第一栅电极和所述半导体区间形成一第一栅极介电层。该第一栅极介电层具有一第一边界和一第二边界。在该半导体区区中形成所述第二导电类型的一第一体区。该第一体区：（i）与部分所述第一栅极介电层在该第一栅极介电层的第一边界上重叠；（ii）与所述半导体区形成p-n结，以及（iii）在所述第一栅极介电层下具有一边界。在所述第一体区中形成所述第一导电类型的一第二扩散区。该第二扩散区：（i）在所述第一栅极介电层的第一边界与部分所述第一栅极介电层重叠，（ii）与第一体区形成一p-n结，以及（iii）在该第一栅极介电层下方具有一边界。所述第一栅极与所述第二扩散区重叠的要比所述第一栅极与所述第一体区重叠的少。第一栅极介电层下方并且第二扩散区的边界与第一体区的边界之间的第一体区是第一沟道区。第一栅极介电层在第一栅极介电层的边界与第二半导体区重叠。第一沟道区和第一扩散区之间的部分半导体区是一漂移区。第一扩散区与所述第一沟道区保持横向间距，并且被构置为接受一高电压。
所述形成平面单片式高电压集成电路的方法还包含形成一第二场效应晶体管，其包含以下步骤。形成第二栅极。在第二半导体区上方的所述第二栅极和所述半导体区之间形成第二栅极介电层。该第二栅极介电层具有一第一边界和一第二边界。在所述半导体区中形成所述第一导电类型的一第三扩散区。该第三扩散区靠近所述第二栅极介电层的第一边界。该第二栅极介电层：（i）侧置于第一扩散区和第三扩散区之间，（ii）在第二场效应晶体管的一第二沟道区上方，以及（iii）在所述第二栅极介电层的第二边界与所述半导体区重叠。所述第二沟道区和所述第一扩散区之间的部分半导体区是一漂移区。所述第一扩散区与所述第二沟道区保持横向间距并被构置为接受所述高电压。
根据一具体实施例，形成第二场效应晶体管的步骤还包含在半导体区中形成所述第二导电类型的一第四扩散区。该第四扩散区：（i）与所述半导体区形成一p-n结，（ii）在所述第二栅极介电层的第一边界与部分第二栅极介电层重叠，以及（iii）侧置于所述第二栅极介电层和所述第三扩散区之间。所述第四扩散区和所述衬底之间的部分半导体区是一第三沟道区。所述第四扩散区与所述第三扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压。如果施加工作电压，第二场效应晶体管的第三沟道区会适于耗尽。
根据另一具体实施例，形成第二场效应晶体管的步骤还包含在所述半导体区中形成所述第二导电类型的一第二体区。该第二体区：（i）在所述第二栅极介电层的第一边界与部分第二栅极介电层重叠，（ii）与所述半导体区形成一p-n结，以及（iii）在第二栅极介电层下方具有一边界。所述第三扩散区：（i）在第二体区中，（ii）在所述第二栅极介电层的第一边界与部分第二栅极介电层重叠，（iii）与第二体区形成一p-n结，以及（iv）在第二栅极介电层下方具有一边界。所述第二栅极介电层与所述第三扩散区重叠的部分少于所述第二栅极介电层与所述第二体区重叠的部分。所述第二栅极介电层下方且所述第三扩散区边界和所述第二体区边界之间的第二体区是所述第二场效应晶体管的第二沟道区。
根据另一具体实施例，所述方法还包含在半导体衬底中形成所述第一导电类型的一延伸扩散区的步骤。该延伸扩散区与所述半导体衬底形成一p-n结，并且具有比第一扩散区的横向延伸更宽的一横向延伸。
根据又一具体实施例，所述方法还包含：在所述半导体衬底中形成所述第二导电类型的一掩埋扩散区，该掩埋扩散区与所述半导体区形成一p-n结，并且掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；在所述半导体区中形成所述第二导电类型的一隔离扩散区，隔离扩散区从所述半导体区的上表面延伸入掩埋扩散区，并与所述半导体区形成一p-n结。所述掩埋扩散区和所述隔离扩散区形成一横向环形带，该横向环形带将所述第一场效应晶体管、所述第二场效应晶体管，和所述第一扩散区同集成电路上的其它装置隔离。根据又一具体实施例，该方法还包含将第四扩散区电耦合至第二栅极。
根据另一具体实施例，该方法还包含在第二场效应晶体管下方的半导体衬底中形成所述第一导电类型的一掩埋扩散区。该掩埋扩散区与所述半导体衬底形成一p-n结，并且掩埋扩散区的掺杂浓度要高于所述半导体区的掺杂浓度。
根据另一具体实施例，该方法还包含形成隔离扩散区以与第一场效应晶体管的第一体区重叠。根据又一具体实施例，该方法还包含形成第一场效应晶体管的第一体区，该第一体区与所述隔离扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压。根据又一具体实施例，该方法还包含在第二场效应晶体管下方形成一横向环形带状的掩埋扩散区。根据又一具体实施例，该方法还包含将所述隔离扩散区与所述第二场效应晶体管的第二体区重叠。根据又一具体实施例，该方法还包含形成所述第二场效应晶体管的所述第二体区，该第二体区与所述隔离扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压。
根据本发明一实施例，一平面单片式高电压集成电路在一第二导电类型的半导体衬底上包含一第一导电类型的一半导体区。该半导体区与所述半导体衬底形成一p-n结。该集成电路在所述半导体区中还包含所述第一导电类型的一第一扩散区。所述半导体区在所述第一扩散区和所述半导体衬底之间垂直延伸。
所述平面单片式高电压集成电路还包含一双极晶体管，其在半导体区中包含所述第二导电类型的一基区。该基区与所述半导体区形成一p-n结。该双极晶体管在所述基区中还包含所述第一导电类型的一第二扩散区。该第二扩散区与所述基区形成一p-n结。所述基区与所述第一扩散区之间的部分半导体区是一漂移区。所述第一扩散区与所述基区保持横向间距并被构置为接受一高电压。
所述平面单片式高电压集成电路还包含一场效应晶体管，其包含一栅极和一栅极介电层，该栅极介电层位于所述栅极和所述半导体区之间并且位于所述半导体区上方。所述栅极介电层具有一第一边界和一第二边界。所述场效应晶体管在所述半导体区中还包含所述第一导电类型的一第三扩散区。该第三扩散区靠近所述栅极介电层的第一边界。该栅极介电层：（i）侧置于所述第一扩散区和所述第三扩散区之间，（ii）在所述场效应晶体管的第一沟道区上方，以及（iii）在所述栅极介电层的第二边界与所述半导体区重叠。所述第一沟道区和所述第一扩散区之间的部分半导体区是一漂移区。所述第一扩散区与所述第一沟道区保持横向间距并被构置为接受所述高电压。
根据一具体实施例，所述场效应晶体管在所述半导体区中还包含所述第二导电类型的一第四扩散区。该第四扩散区：（i）与所述半导体区形成一p-n结，（ii）在所述栅极介电层的第一边界与部分栅极介电层重叠，以及（iii）侧置于所述栅极介电层和所述第三扩散区之间。所述第四扩散区和所述衬底之间的部分半导体区是一第二沟道区。所述第四扩散区侧置与所述第三扩散区隔离，并被构置为接受比所述高电压低的一工作电压。如果施加工作电压，所述场效应晶体管的第二沟道区会适于耗尽。
根据又一具体实施例，所述场效应晶体管在所述半导体区中还包含所述第二导电类型的一第二体区。该第二体区：（i）在所述栅极介电层的第一边界与部分所述栅极介电层重叠，（ii）与所述半导体区形成一p-n结，（iii）在所述栅极介电层下方具有一边界。所述第三扩散区：（i）在第二体区中，（ii）在所述栅极介电层的第一边界与部分栅极介电层重叠，（iii）与所述第二体区形成一p-n结，以及（iv）在所述栅极介电层下具有一边界。所述栅极介电层与所述第三扩散区重叠的部分要少于所述栅极介电层与所述第二体区重叠的部分。所述栅极介电层下方、第三扩散区边界和第二体区边界之间的所述第二体区是所述场效应晶体管的第一沟道区。
根据另一具体实施例，所述平面单片式高电压集成电路在所述半导体衬底中还包含一第一导电类型的一延伸扩散区。该延伸扩散区与所述半导体衬底形成一p-n结，并且具有比所述第一扩散区的横向延伸更宽的一横向延伸。
根据又一具体实施例，所述平面单片式高电压集成电路在所述半导体衬底中还包含所述第二导电类型的一掩埋扩散区。该掩埋扩散区与所述半导体区形成一p-n结。该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度。所述集成电路在所述半导体区中还包含所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区，并与所述半导体区形成一p-n结。所述掩埋扩散区和所述隔离扩散区形成一横向环形带，该环形带将所述双极晶体管、所述场效应晶体管、以及所述第一扩散区与该集成电路上的其他装置隔离。
根据另一具体实施例，所述第四扩散区电学耦接至所述栅极。根据又一具体实施例，所述平面单片式高电压集成电路在场效应晶体管下方的所述半导体衬底中还包含所述第一导电类型的一掩埋扩散区。该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度要高于所述半导体区的掺杂浓度。
根据另一具体实施例，所述隔离扩散区与所述双极晶体管的基区重叠。根据又一具体实施例，双极晶体管的基区与所述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。根据另一具体实施例，所述掩埋扩散区在所述场效应晶体管下方形成一环形带。根据又一具体实施例，所述隔离扩散区与所述场效应晶体管的第二体区重叠。根据另一具体实施例，所述场效应晶体管的第二体区侧置隔离所述隔离扩散区，并被构置为接受比所述高电压低的一工作电压。
根据另一具体实施例，为在芯片上节省面积而形成一平面单片式高电压集成电路的一方法包含以下步骤。在一第二导电类型的一半导体衬底的上方形成一第一导电类型的一半导体区。所述半导体区与所述半导体衬底形成一p-n结。在半导体区中形成所述第一导电类型的一第一扩散区。所述半导体区在所述第一扩散区和所述半导体衬底之间垂直延伸。
所述形成一平面单片式高电压集成电路的方法还包含形成一双极晶体管，其包含以下步骤。在所述半导体区中形成所述第二导电类型的一基区。该基区与所述半导体区形成一p-n结。在所述基区中形成所述第一导电类型的一第二扩散区。该第二扩散区与所述基区形成一p-n结。所述基区与所述第一扩散区之间的部分半导体区是一漂移区。所述第一扩散区与所述基区保持横向间距，并被构置为接受一高电压。
所述形成一平面单片式高电压集成电路的方法还包含形成一场效应晶体管，其包含以下步骤。形成一栅极。在所述半导体区上方的所述栅极和所述半导体区之间形成一栅极介电层，该栅极介电层具有一第一边界和一第二边界。在所述半导体区中形成所述第一导电类型的一第三扩散区，该第三扩散区靠近所述栅极介电层的第一边界。该栅极介电层：（i）侧置于所述第一扩散区和第三扩散区之间，（ii）在所述场效应晶体管的第一沟道区的上方，以及（iii）在所述栅极介电层的第二边界与所述半导体区重叠。所述第一沟道区和所述第一扩散区之间的部分半导体区是一漂移区。所述第一扩散区与所述第一沟道区保持横向间距，并被构置为接受所述高电压。
根据另一具体实施例，形成所述场效应晶体管的步骤还包含在所述半导体区中形成所述第二导电类型的一第四扩散区。该第四扩散区：（i）与所述半导体区形成一p-n结，（ii）在所述栅极介电层的第一边界与部分所述栅极介电层重叠，以及（iii）侧置于所述栅极介电层和所述第三扩散区之间。所述第四扩散区和所述衬底之间的部分半导体区是一第二沟道区。所述第四扩散区侧置隔离所述第三扩散区，并被构置为接受比所述高电压低的一工作电压。所述场效应晶体管的所述第二沟道区在施加工作电压时会适于耗尽。
根据另一具体实施例，形成所述场效应晶体管的步骤还包含在半导体区中形成所述第二导电类型的一第二体区。该第二体区：（i）在所述栅极介电层的第一边界与部分栅极介电层重叠，（ii）与所述半导体区形成一p-n结，（iii）在所述栅极介电层下方具有一边界。所述第三扩散区是：（i）在第二体区中，（ii）在所述栅极介电层的所述第一边界与部分所述栅极介电层重叠，（iii）与所述第二体区形成一p-n结，以及（iv）在所述栅极介电层下方具有一边界。该栅极介电层与所述第三扩散区重叠的部分少于该栅极介电层与所述第二体区重叠的部分。位于所述栅极介电层下方并且位于所述第三扩散区的边界和所述第二体区的边界之间的第二体区是所述场效应晶体管的所述第一沟道区。
根据另一具体实施例，所述方法还包含在半导体衬底中形成所述第一导电类型的一延伸扩散区。该延伸扩散区与所述半导体衬底形成一p-n结并且具有比所述第一扩散区的横向延伸更宽的一横向延伸。
根据另一具体实施例，该方法还包含：在所述半导体衬底中形成所述第二导电类型的一掩埋扩散区，该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；在所述半导体区中形成所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区，并与所述半导体区形成一p-n结。所述掩埋扩散区与所述隔离扩散区形成将所述双极晶体管、所述场效应晶体管、以及所述第一扩散区同所述集成电路上的其他装置隔离开的一横向环形带。
根据又一具体实施例，所述方法还包含将所述第四扩散区电耦合至所述栅极。根据另一具体实施例，所述方法还包含在所述场效应晶体管下方的半导体衬底中形成所述第一导电类型的一掩埋扩散区。该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体区的掺杂浓度。
根据另一具体实施例，所述方法还包含形成双极晶体管的所述基区，其与所述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。根据另一具体实施例，所述方法还包含在场效应晶体管下方将所述掩埋扩散区形成一横向环形带状。根据另一具体实施例，所述方法还包含将所述隔离扩散区与所述场效应晶体管的第二体区重叠。根据另一具体实施例，所述方法还包含形成所述场效应晶体管的一第二基区，其与述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。
参考以下的详细描述和附图可以更好的理解本发明的实施例的特征和优点。
附图说明
图1 是一简化的俯视图，显示根据本发明一实施例的具有一高电压-低电流耗尽型场效应晶体管、一高电压-低电流增强型绝缘栅场效应晶体管（IGFET；Insulated gate field-effect transistors）和一功率绝缘栅场效应晶体管的一高电压集成电路的一范例性部分；
图2A是简化的俯视图，显示根据本发明一实施例的一高电压-低电流耗尽型场效应晶体管的一范例性部分；
图2B是沿图2A中A-A方向的简化的剖面图；
图3A是简化的俯视图，显示根据本发明第一实施例的一高电压-低电流增强型绝缘栅场效应晶体管的一范例性部分；
图3B是沿图3A中B-B方向的简化的剖面图；
图4A是简化的俯视图，显示根据本发明一实施例的一功率绝缘栅场效应晶体管的一范例性部分；
图4B是沿图4A中C-C方向的简化的剖面图；
图5A是简化的俯视图，显示根据本发明第二实施例的一高电压-低电流增强型绝缘栅场效应晶体管的一范例性部分；
图5B是沿图5A中D-D方向的简化的剖面图；
图6A是简化的俯视图，显示根据本发明第三实施例的一高电压-低电流增强型绝缘栅场效应晶体管的一范例性部分；
图6B是沿图6A中E-E方向的简化的剖面图；
图7是简化的俯视图，显示根据本发明一实施例的具有一高电压-低电流耗尽型场效应晶体管、一高电压-低电流增强型绝缘栅场效应晶体管和一双极功率晶体管的一范例性部分；
图8A是简化的俯视图，显示根据本发明一实施例的一双极功率晶体管的一范例性部分；
图8B是沿图8A中F-F方向的简化的剖面图；以及
图9是简化的流程图，显示根据本发明一实施例的一高电压集成电路的一范例性方法。
具体实施方式
根据本发明的实施例，描述了几种类型的高电压-低电流的场效应晶体管和/或高电压-低电流的双极晶体管，与传统的高电压集成电路相比，该些高电压-低电流的场效应晶体管和/或高电压-低电流的双极晶体管通过在平面的、单片的高电压集成电路上消耗相对少的芯片面积从而减小系统成本的同时，也提高设计的通用性。更具体来说，该些高电压-低电流的场效应晶体管和/或高电压-低电流的双极晶体管被集成在一高电压-高电流的晶体管上（此处也可以指功率晶体管）。该集成是通过将功率晶体管的高电压扩散区与高电压-低电流场效应晶体管和/或高电压-低电流双极晶体管的高电压扩散区共享所提供。将功率晶体管的高电压扩散区与高电压-低电流场效应晶体管和/或高电压-低电流双极晶体管的高电压扩散区共享相对于独立的高电压-低电流晶体管使用更少的芯片面积。这样，根据下述实施例设计的一高电压-低电流晶体管，从一功率晶体管中提取电流，与传统设计相比，可以使用更少的芯片面积。该高电压-低电流场效应晶体管包含耗尽型晶体管和/或增强型晶体管。与以往可能的相比，更多的高电压-低电流晶体管可以以更低的成本被集成于该高电压集成电路中，同时具有更好的良率，和/或提供更多的设计通用性。
图1是根据本发明一实施例的一高电压集成电路100的一范例性部分的简化俯视图，该高电压集成电路100具有一高电压-低电流耗尽型场效应晶体管110，一高电压-低电流增强型绝缘栅场效应晶体管 130，以及一功率绝缘栅场效应晶体管 150。图1左侧的一高电压扩散区170被并联连接的功率绝缘栅场效应晶体管150、高电压-低电流增强性绝缘栅场效应晶体管130，和高电压-低电流耗尽场效应晶体管110所共享。每个高电压-低电流场效应晶体管具有独立的栅极180，该栅极180设置于高电压扩散区170和独立的低电压扩散区190之间。所述高电压 场效应晶体管的实施方式将在下文给予详细描述。
所述高电压扩散区远离所述栅极、栅极下相应的沟道区，以及低电压扩散区。下文将要描述的空间分布和其它组件能在半导体材料中避免过高的电场。过高的电场可能导致半导体结雪崩，这可能会产生不可控或破坏性的高电流。所述空间分布是高电压扩散区被构置为接受高电压的一种方式。图中仅示出所述高电压扩散区的一底部和一右部，本领域技术人员可以理解，大面积的分布可以如同图示的这样环绕在所述高电压扩散区各侧。该分布能够部分地解释，为什么在一低电压晶体管上增加高电压扩散的部分会带来芯片面积重大的恶化, 这也是本发明技术方案所要解决的问题。
图1显示功率晶体管的一较低部分，本领域技术人员可以理解，该功率晶体管可以从图1延伸出，以上述的分布方式环绕所述高电压扩散区，和/或以分段或叉指（interdigitated）方式重复以实现布图或改善装置性能。功率晶体管的宽度（Z维特点）可以是所述高电压-低电流晶体管的宽度的多倍。因此，利用此处描述的实施例，高电压-低电流晶体管的增加只会对一已有的功率晶体管的面积增加一微不足道的量。
通过例示的方式，图1显示一同时结合一高电压-低电流增强型绝缘栅场效应晶体管和一高电压-低电流耗尽型场效应晶体管的功率绝缘栅场效应晶体管，但能够确认该实施方式具有较宽的应用范围。例如，任何高电压-低电流 的场效应晶体管的组合都可以与所述功率晶体管结合。在另一实施例中，任何实施类型的高电压-低电流的场效应晶体管可以与所述功率晶体管结合。在一不同实施例中，根据本发明的不同技术方案，多个高电压-低电流的场效应晶体管的任意组合可与所述功率晶体管结合。相似地，所述栅极和所述低电压扩散区之间的连结也通过例示的方式显示，并且根据本发明的不同技术方案，可以被任意组合。例如，基于本发明的不同技术方案，一些单独的低电压扩散区可能根据它们的导电类型而被结合或被分开，或用金属连接。
金属线以长、细的实线显示。金属和半导体扩散区之间的连接通过用黑色实体方式填充的小方块显示。这些特别的、具体的实施例除非需要，否则不会被论述。为更好地表达该些实施例，图中的横截面图中省略了金属和接触点。尽管只有一个金属层通过例示的方式显示，但可以理解，可以包含不同连接方式的多个金属层。
图2A-2B是分别是根据本发明一实施例的一高电压-低电流耗尽型场效应晶体管 110的一范例部分的简化的俯视图和横截面图。图2A再现图1中所示的高电压-低电流耗尽型场效应晶体管的俯视图，其包含用以形成该场效应晶体管一些掩模层。在图2A-2B中，一第一导电类型的一半导体区111形成于一第二导电类型的一半导体衬底112上，其中该半导体区111和该半导体衬底112形成一p-n结。半导体衬底112例如可以是一硅衬底、一Ⅲ-Ⅴ复合衬底、一硅/锗（SiGe）衬底、一外延-衬底（epi-substrate）、一绝缘体硅片（silicon-on-insulator; SOI）衬底、一显示器衬底例如一液晶显示器（LCD）、一等离子显示器、一场致发光（electro luminescence; EL）灯显示器、一发光二极管衬底、或用于形成一高电压集成电路的其他衬底。图2A-2B显示的实施例是一n沟道型耗尽场效应晶体管，半导体衬底112可以包含具有如硼或锗或/及其他第Ⅲ族的元素的p型掺杂剂的半导体衬底。半导体区111可以包含具有如磷、砷、和/或其他第Ⅴ族的元素的n型掺杂剂的硅。
可以包含一有源光罩114以形成耗尽型场效应晶体管的一包含在所述半导体区111和半导体区111中的表面扩散区上的栅极介电层115的有源区。表面隔离结构可以形成于主动光罩区的外部，为简化阐述，该表面隔离结构未图示。可以包含一栅极光罩116A以形成一栅极116B。这样，所述耗尽型场效应晶体管的栅极介电层是位于所述栅极和所述半导体区之间，并且相当多地（substantially）在所述半导体区的上方。可以包含所述第一导电类型的一扩散区罩117在栅极罩116A的一边界116LV附近，并且在高电压扩散区170的对立侧，以在半导体区111的表面形成第一导电类型的一低电压扩散区117B。低电压扩散区117B可以用作所述耗尽型场效应晶体管的源极。扩散区光罩117A也可以被包含在栅极光罩116A的对立侧，以在半导体区111的表面形成第一导电类型的一高电压扩散区170B。这样，耗尽型场效应晶体管的栅极介电层115侧置（laterally disposed）于高电压扩散区170B和低电压扩散区117B之间。一沟道区118位于栅极介电层115下方并位于半导体区111中。扩散区117B和170B例如可以在对应一CMOS工艺中形成n沟道场效应晶体管的源极/漏极扩散的制造步骤中形成。或者，扩散区117B和170B可以在独立的制造步骤中形成，以优化它们的特性。
   耗尽型场效应晶体管的沟道区118和高电压扩散区170B之间的部分半导体区可以被称为一漂移区119。漂移区119将扩散区170B和耗尽型场效应晶体管的沟道区118横向隔离(laterally spaces apart)。高电压扩散区170B被构置为接受一高电压因为半导体区111被轻度掺杂并且所述漂移区119实际上有足够宽度从而能够避免所述高电压扩散区和所述沟道区之间的过高电场。高电压扩散区170B可以用作所述高电压-低电流耗尽型场效应晶体管的一漏极。    也可以延伸高电压扩散区170B和半导体区111与半导体衬底112形成的p-n结之间的垂直间隔以避免过高电场。可以包含一延伸扩散区光罩120A，以在半导体衬底112中形成第一导电类型的一延伸扩散区120B。延伸扩散区120B与所述半导体衬底112形成一p-n结，并且该延伸扩散区120B具有比高电压扩散区170B的横向广度(lateral extent)更宽的横向广度。在该实施例中，延伸扩散区120B是n型。
既然漏极高电压扩散区170B、漂移区119、沟道区118，以及源极低电压扩散区117B是相同的导电类型，在该实施例中是n型，高电压-低电流场效应晶体管 110可以以耗尽模式运行。如果将一高电压（HV）应用于高电压扩散区170B并将一低电压（LV）应用于低电压扩散区117B，电流就会响应施加于栅极上的工作电压而在半导体区中流动。在场效应晶体管110中，电流不像在增强型绝缘栅场效应晶体管的情况下，通过调节一表面反型沟道的电导率来控制。相反，电流在作为耗尽型场效应晶体管沟道的大块半导体区中流动。所述耗尽型场效应晶体管被构置为在栅极接受一比高电压小的工作电压，如果施加工作电压，耗尽型场效应晶体管中的沟道区能适于耗尽。流过该沟道的电流的控制是通过在栅极介电层下形成一耗尽区从而关断该沟道。例如，如果栅极上的工作电压比LV高同时比HV低，半导体区111中的栅极116B和沟道118之间可能会产生小的电压，其导致，如有，栅极介电层115下方一小的耗尽区。沟道118上方的一小的耗尽区允许在沟道中有相对大的电流流动。然而，当栅极116B上的工作电压被降低时，栅极116B和沟道118之间的电压差会增高，形成或增加栅极介电层下的耗尽区的广度。增加耗尽区从表面到耗尽型场效应晶体管沟道的的深度会夹断所述沟道，电流因而变小。
[0064]在一些实施例中，可以增加所述用以夹断高电压-低电流耗尽型场效应晶体管沟道的耗尽区的深度和/或横向广度，方法是利用一扩散区光罩121A在半导体区111的表面形成所述第二导电类型的一扩散区121B，以与所述半导体区111形成一p-n结。扩散区121B可以在所述栅极介电层115的一第一边界115LV与部分栅极介电层115重叠，其与低电压扩散区117B在栅极介电层115的同侧。扩散区121B可以横向形成于栅极介电层115和LV扩散区117B之间。扩散区121B可以像图 2A中所示的金属连接和接触点以及图2B中所示的示意性连接122一样，电耦合到耗尽型场效应晶体管的栅极116B。在替代实施例中，栅极116B和扩散区121B可以不被电耦合至相同的电压，而是可以有独立的控制连接。如果上述的工作电压被施加于扩散区121B，其与半导体区形成的p-n结会被反向偏置而在扩散区121B下方形成一耗尽区。该扩散区121B下方的该耗尽区可以延伸进入所述半导体区111。因此，扩散区121B会以与耗尽型场效应晶体管的栅极类似的方式起作用(act)，并延伸在扩散区121B和衬底之间的半导体区111中沟道的长度，或增加另外一个同区的沟道。扩散区121B因与扩散区117B保持横向间距（laterally spaced apart from），可被构置为接受所述工作电压，而不产生过高的电场或电流。在该实施例中，扩散区121B是p+型，可以对应一CMOS工艺中的p沟道型场效应晶体管的源极/漏极扩散。
所述高电压-低电流耗尽型场效应晶体管中的沟道夹断可以通过半导体衬底-半导体区p-n结在场效应晶体管的沟道下方形成的耗尽区协助。如果高电压被施加于高电压扩散区170B并且衬底被接地，该结会被反向偏置。产生的耗尽区倾向于从下方夹断所述高电压-低电流耗尽型场效应晶体管的沟道。夹断效果可以利用另一实施例提升，其是第二导电类型的一掩埋扩散区光罩123A，被包含以在半导体衬底112上形成一掩埋扩散区123B。掩埋扩散区123B与半导体区111形成一p-n结，并且该掩埋扩散区123B的掺杂浓度高于相似导电类型的半导体衬底的掺杂浓度。因此，该反向偏置耗尽区被进一步向上推而倾向于进一步夹断所述耗尽型场效应晶体管的沟道。该实施例中，掩埋扩散区123B是p型。
在一些实施例中，一掩埋扩散区123B可以被形成为在所述高电压-低电流晶体管下方的一横向环形带123AA和123BB。这能使更高的工作电压被施加于栅极116B和/或扩散区121B，但仍能为所述的耗尽型场效应晶体管提供加强的沟道夹断。 环形带123BB中心的轻度掺杂可以在施加更高的工作电压下避免过高的电场。更高的工作电压增强了沟道夹断并使耗尽型场效应晶体管关断的更好。
在一些实施例中，可以包含一隔离扩散区光罩124A以在半导体区111的表面形成第二导电类型的隔离扩散区124B，该隔离扩散区124B从半导体区的上表面向下延伸入掩埋扩散区123B。所述隔离扩散区124B与半导体区111形成一p-n结。掩埋扩散区123B和隔离扩散区124B可以被形成为一横向环形带，其将功率晶体管、高电压-低电流 场效应晶体管、和高电压扩散区170B 围绕并将它们与集成电路上的其他装置隔离。较深的隔离扩散区可以比较浅的表面隔离技术，如包含于有源光罩114区之间的浅沟道隔离，更有效地降低高电压集成电路的高电压部分和低电压部分之间的漏电流。在该实施例中，隔离扩散区124B也是p型。
所述高电压-低电流耗尽型场效应晶体管的应用可以包含，例如，包含调节一片上、低电压电源的电流。另一实施例可以为高电压集成电路提供启动电流，其在待机运行中可以被关断。这比一般通用外部电阻更为优胜，外部电阻持续地消耗电流，为了降低待机功耗而需要限制启动电流。相对而言，利用了耗尽型场效应晶体管的启动电流可以被增加以提供更快的系统启动，而在待机运行过程中被关闭，以优化性能。
图3A-3B分别是简化的俯视图和剖面图，显示根据本发明第一实施例的一高电压-低电流增强型绝缘栅场效应晶体管130的一范例性部分。图3A再现如图1所示的高电压-低电流增强型绝缘栅场效应晶体管 130 的俯视图，其包含用以形成所述场效应晶体管的一些光罩层。图3A-3B所示的许多元件与 图2A-2B中所示的元件相同，不再详细描述，因为它们的结构和工作原理相似，除了下文指出的之外。图3A-3B包含一体区光罩133A，其被包含以在半导体区111表面形成第二导电类型的体区133B。体区133B与部分栅极介电层115在高电压扩散区170B对立侧的栅极介电层115的第一边界115LV处重叠。体区133B与半导体区111形成一p-n结，并且在栅极介电层115下方具有一边界。源低电压扩散区117B：（i）在体区133B的表面，（ii）在栅极介电层的第一边界115LV处与部分栅极介电层115重叠，（iii）与体区133B形成一p-n结，以及（iv）在第二栅极介电层下方具有一边界。栅极介电层115与源低电压扩散区117B重叠的区域比与体区133B重叠的区域小。体区133B在栅极介电层下方的低电压扩散区117B的边界和体区133B的边界之间的部分可以是高电压-低电流增强型绝缘栅场效应晶体管 130的沟道区。在该实施例中，体区133B是p型，高电压-低电流增强型绝缘栅场效应晶体管 130是一分别将低电压扩散区117B和高电压扩散区170B作为n型源极和漏极的n-沟道晶体管。
在一些实施例中，低电压扩散区117B可以通过一扩散制造步骤形成，或者可以从相同的若干个第一导电类型的扩散区形成以获得期望的特性，例如较高的击穿电压或较低的漏极导致势垒下降。例如，低电压扩散区117B可以通过将轻度掺杂的漏极（LDD）与重度掺杂的漏极（HDD）结合获得。LDD可以与栅极介电层115的第一边界115LV重叠，HDD可以靠近栅极介电层115的第一边界115LV形成但与栅极介电层115的第一边界115LV保持一细微横向间距。这样， HDD可以通过LDD电耦合至高电压增强型绝缘栅场效应晶体管的沟道区。一种替换方式可以是，HDD也与栅极介电层115的第一边界115LV重叠，并且LDD与第一边界115LV重叠的部分比HDD稍微靠近绝缘栅场效应晶体管的沟道。低电压扩散区117B的HDD部分的掺杂浓度可以足够高，以形成一欧姆接触。
在一些实施例中，掩埋扩散区123B可以在高电压-低电流晶体管下方大幅地延伸以帮助隔离漏电流。例如，掩埋扩散区123B可以在高电压-低电流增强型绝缘栅场效应晶体管晶体管下方大幅地延伸。
可以包含一低电压扩散区光罩121A以在体区133B的表面形成第二导电类型的一低电压扩散区121B。低电压扩散区121B的掺杂浓度要高于体区133B的掺杂浓度以与体区形成一欧姆接触，它们是相同的导电类型。在一实施例中，高电压-低电流增强型绝缘栅场效应晶体管130的体区133B与所述隔离扩散区保持横向间距并被构置为接受比高电压小的一工作电压。该实施例可以应用于高电压-低电流增强型绝缘栅场效应晶体管的体未通过隔离扩散区124B与地电压耦接的电路。
图4A-4B分别是简化的俯视图和横截面图，其显示根据本发明一实施例的一功率绝缘栅场效应晶体管 150 的一范例性部分。图4A再现如图1所示的功率绝缘栅场效应晶体管 150的俯视图，其包含用以形成该功率绝缘栅场效应晶体管 150的一些光罩层。本领域技术人员可以理解该功率绝缘栅场效应晶体管，其等价于一高电压-高电流增强型绝缘栅场效应晶体管，可以通过减小光罩布图上（晶体管 z纬）上的沟道宽度以获得要求的低电流晶体管性质而形成一高电压-低电流增强型绝缘栅场效应晶体管。因此，图4A-4B中所示的元件既可以应用于功率绝缘栅场效应晶体管，也可以应用于高电压-低电流增强型绝缘栅场效应晶体管。图4A-4B所示的许多元件与 图3A-3B中所示的元件相同，不再详细描述，因为它们的结构和工作原理相似，除了下文指出的之外。图4A-4B显示一实施例，其中的隔离扩散区124B在高电压-高电流和/或高电压-低电流版本的增强型绝缘栅场效应晶体管中均与体区133B重叠。与体区133B重叠的该隔离扩散区124B将体区133B耦合于衬底电位，该衬底电位可以是地电压。该实施例的应用包含那些需要高电压-低电流增强型绝缘栅场效应晶体管的一些器件性质与功率绝缘栅场效应晶体管的器件性质相匹配的电路，例如栅阈值电压（Vt）。因此，利用一电路，例如一电流镜，高电压-低电流增强型绝缘栅场效应晶体管可以作为感测器来测量与它的Vt相匹配的功率绝缘栅场效应晶体管所引入的电流比。
图5A-5B分别是简化的俯视图和剖面图，显示根据本发明第二实施例的一高电压-低电流增强型绝缘栅场效应晶体管 530的一范例性部分。图3A-3B中许多上述的元件在图5A-5B中又被显示出来，除了下文描述的之外，不再详细论述。在该实施例中，掩埋扩散区123B通常在位于高电压-低电流增强型绝缘栅场效应晶体管下方形成一的横向环形带123AA和123BB。如果较高的工作电压被应用于体区133B，环形带123BB中间区域的轻度掺杂可以帮助避免过高的电场。较高的体工作电压增加了该实施例的电路的通用性。
如果高电压扩散区170B上的电压低于高电压（HV），从半导体衬底到半导体区111p-n结的耗尽区会稍微延伸出衬底并进入半导体区111，如短划线542所示。相似地，从体区到半导体区111 p-n结之间的耗尽区向下稍微延伸进入半导体区111，如短划线544所示。然而，如果高电压扩散区170B上的电压被上调向高电压HV，上述两个耗尽区会分别如短划线552和短划线554所示的向一起靠近。如果来自衬底和体的耗尽区在半导体区111内接触，从体到衬底会产生被称为穿通电流的不可控漏电流。所述耗尽区接触后，当高电压扩散区170B上的电压进一步升高时，该不可控漏电流会不可控制地增大。
图6A-6B分别是简化的俯视图和剖面图，显示根据本发明第三实施例的一高电压-低电流增强型绝缘栅场效应晶体管 630的一范例性部分。上述图3A-3B中许多元件又在图6A-6B中显示，除了下文描述的之外，不再给与详细论述。在该实施例中，一掩埋扩散区光罩640A在半导体衬底112中形成第一导电类型的一掩埋扩散区640A，该半导体衬底112一般位于高电压-低电流增强型绝缘栅场效应晶体管 630的体的下方，并在掩埋扩散区123B中的环形带123BB内部。掩埋扩散区640B的掺杂浓度要高于相同导电类型的半导体区111的掺杂浓度。在该实施例中，掩埋扩散区640B是n型。掩埋扩散区640B的较高掺杂浓度可以被用于抑制上述的穿通电流，并将可以应用于高电压扩散区170B的高电压的范围延伸。
通过例示的方式，就功率绝缘栅场效应晶体管描述了上述实施例，但是可以确定，该些实施例具有一更宽的应用范围。例如，可以用一双极晶体管或结型场效应晶体管来替代，或者将该双极晶体管或结型场效应晶体管与图1、图4A和图4B描述的功率 绝缘栅场效应晶体管 150同时应用。图7是一简化的俯视图，显示根据本发明一实施例的具有高电压-低电流耗尽型场效应晶体管 110、高电压-低电流增强型绝缘栅场效应晶体管 130、以及一双极功率晶体管750的一高电压 集成电路700的一范例性部分。图7所示的实施例与图1相似，除了功率晶体管可以是一双极晶体管外。高电压扩散区170是以共享并联方式作为双极功率晶体管750的集电极连接并同时作为所述高电压-低电流增强型绝缘栅场效应晶体管和所述高电压-低电流耗尽型场效应晶体管的漏极连接，这在上文中已经描述过。
图8A-8B分别是简化的俯视图和剖面图，显示根据本发明一实施例的一双极功率晶体管750的一范例性部分。图8A再现如图7所示的功率晶体管的俯视图，其包含用以形成功率双极晶体管的一些光罩层。本领域技术人员可以理解，双极功率晶体管可以通过在光罩布局（晶体管z维）上降低晶体管的宽度来获得期望的低电流晶体管性质而形成一高电压-低电流双极晶体管。因此，图8A-8B中显示的元件既可以应用于所述双极功率晶体管，也可以应用于一高电压-低电流双极晶体管。一应用范例可以包含利用具有匹配的β性质的高电流双极晶体管和低电流双极晶体管的高电压电路。
图8A-8B所示的许多元件与 图3A-3B中所示的元件相同，不再详细描述，因为它们的结构和工作原理相似，除了下文指出的。图8A-8B包含一用以在半导体区111的表面形成第二导电类型的基区833B的基区光罩833A。基区833B可以与上述的增强型绝缘栅场效应晶体管的体区133B相似，或者可以具有不同的扩散浓度。基区833B与半导体区111形成一p-n结。可以包含一低电压扩散区光罩817A以在基区833B表面形成第一导电类型的一低电压扩散区817B。低电压扩散区817B与基区833B形成一p-n结，其用作一发射极连接，并且可以与绝缘栅场效应晶体管的低电压扩散区117B相似或者可以具有不同的扩散浓度。基区833B和高电压扩散区170B之间的部分半导体区111是一漂移区。高电压扩散区170B与所述基区保持横向间距并被构置为接受一高电压。在该实施例中，基区833B是p型并且低电压扩散区817B是n型。因此，该双极晶体管是一npn型。
可以包含一低电压扩散区光罩821A以在基区833B的表面形成第二导电类型的一低电压扩散区821B。低电压扩散区821B的掺杂浓度要高于基区833B的掺杂浓度，以与相同导电类型的基区形成一欧姆接触。
通过例示的方式，上述实施例就图1和图7所示的装置的连接关系进行了描述，但是可以确定，该些实施例具有一更宽的应用范围。例如，可以包含所述高电压-低电流耗尽型场效应晶体管、高电压-低电流增强型绝缘栅场效应晶体管、功率绝缘栅场效应晶体管、双极功率晶体管和高电压-低电流双极晶体管的任何组合，以共享一些它们的高电压扩散连接。上文参考图2A-6B描述的掩埋层123B、隔离扩散区124B、以及掩埋扩散区640B的实施方式也可以任何组合应用于上文提及的晶体管的任何组合中。
图9是一简化的流程图，显示根据本发明一实施例制造一高电压集成电路的一范例性方法900。该方法包含以下步骤。步骤905，提供第二导电类型（该实施例中为p型）的衬底112。步骤910，在衬底112中形成第一导电类型（n型）的延伸扩散区120B。步骤915，在衬底112中形成第二导电类型的掩埋扩散区123B。步骤920，在衬底112中形成第一导电类型的掩埋扩散区640B。步骤925，在衬底112上方形成第一导电类型的半导体区111。步骤930，在半导体区111中形成隔离扩散区124B。步骤935，在半导体区111上方形成表面隔离扩散区和有源区114。步骤940，在半导体区111中分别形成第二导电类型的体扩散133B和/或基扩散 833B。步骤945，在半导体区111上方形成栅极介电层115。步骤950，在栅极介电层115上方形成栅极116B。步骤955，在半导体区111中分别形成第一导电类型的高电压表面扩散区170B和低电压扩散区117B，和/或低电压扩散区817B。步骤960，在半导体区111中形成第二导电类型的表面扩散区121B和/或表面扩散区821B。步骤965，在已有的高电压集成电路表面的上方，形成介电材料。步骤970，穿过介电材料形成接触孔。步骤975，在接触孔中形成导电材料或第一金属，以与表面扩散区170B、117B、121B和/或817B与821B形成欧姆接触。工艺流程步骤900可以变换并且可以，部分上，适应于工艺代工流程，例如CMOS或BiCMOS工艺流程，并且可以不限于此处描述的其他实施例。
本发明的实施例提供用于在一平面的、单片的、集成电路上制造高电压-高电流和高电压-低电流晶体管的一种装置和一种方法。很显然，对本领域技术人员来说，在不脱离本发明的范围内，可以对上述方法和装置作改进。相应地，此处的揭露和描述是用于示例，而不是限制本发明的范围，本发明的范围以及它们的等价范围在后述的权利要求中提出。

Claims (52)

1.一种平面单片式高电压集成电路包含：
在一第二导电类型的一半导体衬底上的一第一导电类型的一半导体区，该半导体区与所述半导体衬底形成一p-n结；
在所述半导体区中的所述第一导电类型的一第一扩散区，所述半导体区在所述第一扩散区和所述半导体衬底之间垂直延伸；
一第一场效应晶体管包含：
    一第一栅极；
    位于所述半导体区上方并且位于所述第一栅极和所述半导体区之间的一第一栅极介电层，该第一栅极介电层具有一第一边界和一第二边界；
    在所述半导体区中的所述第二导电类型的一第一体区，其中第一体区：
        在第一栅极介电层的第一边界与部分第一栅极介电层重叠；
        与所述半导体区形成一p-n结；以及
        在所述第一栅极介电层下方具有一边界；以及
    在所述第一体区中的所述第一导电类型的一第二扩散区，其中该第二扩散区：  
        在第一栅极介电层的第一边界与部分第一栅极介电层重叠；
        与所述第一体区形成一p-n结；以及
        在所述第一栅极介电层下方具有一边界；其中：
            所述第一栅极与所述第二扩散区重叠的部分要少于该第一栅极与所述第一体区重叠的部分；
            位于所述第一栅极介电层下方并且位于所述第二扩散区的边界和所述第一体区的边界之间的第一体区是一第一沟道区；
    第一栅极介电层在第一栅极介电层的第二边界与所述半导体区重叠；
    所述第一沟道区和所述第一扩散区之间的部分所述半导体区是一漂移区；以及
            第一扩散区与所述第一沟道区保持横向间距，并被构置为接受一高电压；
一第二场效应晶体管包含：
      一第二栅极；
      位于所述半导体区上方且位于所述第二栅极和所述半导体区之间的一第二栅极介电层，该第二栅极介电层具有一第一边界和一第二边界；以及
      在所述半导体区中的所述第一导电类型的一第三扩散区，其中，该第三扩散区靠近所述第二栅极介电层的所述第一边界，其中所述第二栅极介电层：
       侧置于所述第一扩散区和第三扩散区之间；
       位于所述第二场效应晶体管的一第二沟道区上方；以及
       在所述第二栅极介电层的第二边界与所述半导体区重叠；其中
       所述第二沟道区和所述第一扩散区之间的部分半导体区是一漂移区，以及
       所述第一扩散区与所述第二沟道区保持横向间距，并且被构置为接受所述高电压。
2.根据权利要求1所述的平面单片式高电压集成电路，其特征在于，所述第二场效应晶体管在所述半导体区中还包含所述第二导电类型的一第四扩散区，该第四扩散区：
  与所述半导体区形成一p-n结；
  在第二栅极介电层的第一边界与部分第二栅极介电层重叠；以及
  侧置于所述第二栅极介电层和所述第三扩散区之间，所述第四扩散区和所述衬底之间的部分半导体区是一第三沟道区，所述第四扩散区与所述第三扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压；如果施加工作电压，所述第二场效应晶体管的所述第三沟道区会适于耗尽。
3.根据权利要求1所述的平面单片式高电压集成电路，其特征在于，所述第二场效应晶体管在所述半导体区中还包含所述第二导电类型的一第二体区，该第二体区：
在第二栅极介电层的第一边界与部分第二栅极介电层重叠；
与所述半导体区形成一p-n结；
在第二栅极介电层下方具有一边界；以及
所述第三扩散区：
    在第二体区中；
    在第二栅极介电层的第一边界与部分第二栅极介电层重叠；
    与所述第二体区形成一p-n结；以及
    在第二栅极介电层下方具有一边界，以及
所述第二栅极介电层与所述第三扩散区重叠的部分要少于所述第二栅极介电层与所述第二体区重叠的部分，并且位于所述第二栅极介电层下方且位于所述第三扩散区的边界和所述第二体区的边界之间的第二体区是所述第二场效应晶体管的所述第二沟道区。
4.根据权利要求1所述的平面单片式高电压集成电路，其特征在于，该集成电路还包含：在半导体衬底中的一第一导电类型的一延伸扩散区，该延伸扩散区与所述半导体衬底形成一p-n结并且具有比第一扩散区的横向延伸更宽的一横向延伸。
5.根据权利要求1所述的平面单片式高电压集成电路，其特征在于，该集成电路还包含：
在半导体衬底中的所述第二导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；
在半导体区中的所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区，其中该隔离扩散区与所述半导体区形成一p-n结，并且该隔离扩散区与所述掩埋扩散区形成一横向的环形带将所述第一场效应晶体管、所述第二场效应晶体管以及所述第一扩散区与集成电路上的其他装置隔离。
6.根据权利要求2所述的平面单片式高电压集成电路，其特征在于，所述第四扩散区电耦合至所述第二栅极。
7.根据权利要求3所述的平面单片式高电压集成电路，其特征在于，所述集成电路还包含：
在所述半导体衬底中的所述第二导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；以及
在所述半导体区中的所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该隔离扩散区与所述掩埋扩散区形成一环形带将所述第一场效应晶体管、所述第二场效应晶体管以及第一扩散区与集成电路上的其他装置隔离。
8.根据权利要求3所述的平面单片式高电压集成电路，其特征在于，所述集成电路还包含在所述第二场效应晶体管下方的所述半导体衬底中的所述第一导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体区的掺杂浓度。
9.根据权利要求5所述的平面单片式高电压集成电路，其特征在于，所述隔离扩散区与所述第一场效应晶体管的第一体区重叠。
10.根据权利要求5所述的平面单片式高电压集成电路，其特征在于，所述第一场效应晶体管的第一体区与所述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。
11.根据权利要求5所述的平面单片式高电压集成电路，其特征在于，所述掩埋扩散区在所述第二场效应晶体管下方形成一环形带。
12.根据权利要求7所述的平面单片式高电压集成电路，其特征在于，所述隔离扩散区与所述第二场效应晶体管的第二体区重叠。
13.根据权利要求7所述的平面单片式高电压集成电路，其特征在于，所述第二场效应晶体管的第二体区与所述隔离扩散区保持横向间距，并被构置为接受比高电压小的一工作电压。
14.一种形成一平面单片式高电压集成电路以节省芯片面积的方法包含以下步骤：
在一第二导电类型的一半导体衬底上形成一第一导电类型的一半导体区，该半导体区与所述半导体衬底形成一p-n结；
在所述半导体区中形成所述第一导电类型的一第一扩散区，所述半导体区在所述第一扩散区和所述半导体衬底中垂直延伸；
形成一第一场效应晶体管，包含：
     形成一第一栅极，
     在所述半导体区上方并且在所述第一栅极和所述半导体区之间形成一第一栅极介电层，该第一栅极介电层具有一第一边界和一第二边界，
     在所述半导体区中形成第二导电类型的一第一体区，其中该第一体区：
          在所述第一栅极介电层的所述第一边界与部分第一栅极介电层重叠，
          与所述半导体区形成一p-n结，以及
          在第一栅极介电层下方具有一边界；以及
      在第一体区中形成所述第一导电类型的一第二扩散区，其中该第二扩散区：
            在所述第一栅极介电层的所述第一边界与部分所述第一栅极介电层重叠，
            与所述第一体区形成一p-n结，以及
            在第一栅极介电层下方具有一边界，其中：
       所述第一栅极与所述第二扩散区重叠的部分少于所述第一栅极与所述第一体区重叠的部分，
       位于所述第一栅极介电层下方且位于所述第二扩散区的边界与所述第一体区的边界之间的所述第一体区是一第一沟道区，
       所述第一栅极介电层与所述半导体区在所述第一栅极介电层的所述第二边界重叠，
       所述第一沟道区和所述第一扩散区之间的部分半导体区是一漂移区，以及
       所述第一扩散区与所述第一沟道区保持横向间距，并被构置为接受一高电压；
形成一第二场效应晶体管，包含：
形成一第二栅极；
    在所述半导体区上方且在所述第二栅极和所述半导体区之间，形成一第二栅极介电层，该第二栅极介电层具有一第一边界和一第二边界；以及
    在所述半导体区中，形成所述第一导电类型的一第三扩散区，其中，该第三扩散区靠近所述第二栅极介电层的第一边界，并且该第二栅极介电层：
        侧置于所属第一扩散区和第三扩散区之间；
        位于所述第二场效应晶体管的一第二沟道区上方；以及
        在所述第二栅极介电层的所述第二边界与所述半导体区重叠；其中
    所述第二沟道区和所述第一扩散区之间的部分半导体区是一漂移区，以及所述第一扩散区与所述第二沟道区保持横向间距并且被构置为接受所述高电压。
15.根据权利要求14所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含在所述半导体区中形成所述第二导电类型的一第四扩散区，该第四扩散区：
  与所述半导体区形成一p-n结；
  在第二栅极介电层的第一边界与部分第二栅极介电层重叠；以及
  侧置于所述第二栅极介电层和所述第三扩散区之间，其中：
所述第四扩散区和所述衬底之间的部分半导体区是一第三沟道区；
所述第四扩散区与所述第三扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压；
如果施加工作电压，所述第二场效应晶体管的所述第三沟道区适于耗尽。
16.根据权利要求14所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，形成所述第二场效应晶体管的步骤还包含在所述半导体区中形成所述第二导电类型的一第二体区，该第二体区：
在第二栅极介电层的第一边界与部分第二栅极介电层重叠；
与所述半导体区形成一p-n结；
在第二栅极介电层下方具有一边界；以及
其中所述第三扩散区：
    在第二体区中；
    在第二栅极介电层的第一边界与部分第二栅极介电层重叠；
    与所述第二体区形成一p-n结；以及
    在第二栅极介电层下方具有一边界，其中
所述第二栅极介电层与所述第三扩散区重叠的部分要少于所述第二栅极介电层与所述第二体区重叠的部分，以及
位于所述第二栅极介电层下方且位于所述第三扩散区的边界和所述第二体区的边界之间的第二体区是所述第二场效应晶体管的所述第二沟道区。
17.根据权利要求14所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含在半导体衬底中形成第一导电类型的一延伸扩散区，该延伸扩散区与所述半导体衬底形成一p-n结并且具有比第一扩散区的横向延伸更宽的一横向延伸。
18.根据权利要求14所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含：
在半导体衬底中形成所述第二导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；
在半导体区中形成所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该掩埋扩散区与所述隔离扩散区形成一横向环形带将所述第一场效应晶体管、所述第二场效应晶体管以及所述第一扩散区与集成电路上的其他装置隔离。
19.根据权利要求15所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含步骤：将所述第四扩散区电耦合至所述第二栅极。
20.根据权利要求16所述的形成一平面单片式高电压集成电路以以节省芯片面积的方法，其特征在于，该方法还包含：
在所述半导体衬底中形成所述第二导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；以及
在所述半导体区中形成所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该隔离扩散区与所述掩埋扩散区形成一横向环形带将所述第一场效应晶体管、所述第二场效应晶体管以及第一扩散区与集成电路上的其他装置隔离。
21.根据权利要求16所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含在所述第二场效应晶体管下方的所述半导体衬底中形成所述第一导电类型的一掩埋扩散区，该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体区的掺杂浓度。
22.根据权利要求18所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含形成所述掩埋扩散区与所述第一场效应晶体管的第一体区重叠。
23.根据权利要求18所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含形成所述第一场效应晶体管的第一体区，其与所述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。
24.根据权利要求18所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含在所述第二场效应晶体管下方形成一横向环形带状的所述掩埋扩散区。
25.根据权利要求20所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，该方法还包含将所述隔离扩散区与所述第二场效应晶体管的第二体区重叠。
26.根据权利要求20所述的形成一平面单片式高电压集成电路节省芯片面积的方法，其特征在于，该方法还包含形成所述第二场效应晶体管的第二体区，其与所述隔离扩散区保持横向间距，并被构置为接受比高电压小的一工作电压。
27. 一种平面单片式高电压集成电路包含：
在一第二导电类型的一半导体衬底上方的一第一导电类型的一半导体区，该半导体区与所述半导体衬底形成一p-n结；
在所述半导体区中的所述第一导电类型的一第一扩散区，该半导体区在所述第一扩散区和所述半导体衬底间垂直延伸；
一双极晶体管，包含：
    在所述半导体区中的所述第二导电类型的一基区，该基区：
         与所述半导体区形成一p-n结，以及
在所述基区中的所述第一导电类型的一第二扩散区，其中该第二扩散区：
         与所述基区形成一p-n结，以及
     位于所述基区与所述第一扩散区的部分半导体区是一漂移区，且所述第一扩散区与所述基区保持横向间距，并被构置为接受一高电压；
一场效应晶体管包含：
一栅极；
在半导体区上方的所述第一栅极和所述半导体区之间的一栅极介电层，该栅极介电层具有一第一边界和一第二边界；以及
在半导体区中的所述第一导电类型的一第三扩散区，该第三扩散区靠近所述栅极介电层的所述第一边界，其中该栅极介电层：
    侧置于所述第一扩散区和所述第三扩散区之间；
    在所述场效应晶体管的第一沟道区的上方；以及
    在所述栅极介电层的第二边界与所述半导体区重叠；以及
其中位于所述第一沟道区和所述第一扩散区之间的部分所述半导体区是一漂移区，所述第一扩散区与所述第一沟道区保持横向间距并且被构置为接受所述高电压。
28.根据权利要求27所述的平面单片式高电压集成电路，其特征在于，所述场效应晶体管还包含在所述半导体区中的第二导电类型的一第四扩散区，其中该第四扩散区：
与所述半导体区形成一p-n结；
在所述栅极介电层的所述第一边界与部分栅极介电层重叠，以及
侧置于所述栅极介电层和所述第三扩散区之间，其中：
     所述第四扩散区和所述衬底之间的部分半导体区是一第二沟道区；
     所述第四扩散区侧置隔离所述第三扩散区并被构置为接受比所述高电压低的一工作电压，以及
     所述场效应晶体管的第二沟道区，如果施加工作电压，会适于耗尽。
29.根据权利要求27所述的平面单片式高电压集成电路，其特征在于，所述场效应晶体管还包含在所述半导体区中形成第二导电类型的一第二体区，其中该第二体区：
在所述栅极介电层的第一边界与部分栅极介电层重叠；
与所述半导体区形成一p-n结，以及
在所述栅极介电层下方具有一边界，以及
其中所述第三扩散区是：
     在所述第二体区中；
     在所述栅极介电层的所述第一边界与部分所述栅极介电层重叠；
     与所述第二体区形成一p-n结，以及
     在所述栅极介电层下方具有一边界，以及
 其中所述栅极介电层与所述第三扩散区重叠的部分少于所述栅极介电层与所述第二体区重叠的部分，位于所述栅极介电层下方且位于所述第三扩散区的边界和所述第二体区的边界之间的第二体区是所述场效应晶体管的所述第一沟道区。
30.根据权利要求27所述的平面单片式高电压集成电路，其特征在于，该集成电路还包含在所述半导体衬底中的所述第一导电类型的一延伸扩散区，该延伸扩散区与所述半导体衬底形成一p-n结，并且该延伸扩散区具有比所述第一扩散区的横向延伸更宽的横向延伸。
31.根据权利要求27所述的平面单片式高电压集成电路，其特征在于，该集成电路还包含：
在所述半导体衬底中的所述第二导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；
在所述半导体区中的所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该隔离扩散区和所述掩埋扩散区形成一横向环形带将所述双极晶体管、所述场效应晶体管、以及第一扩散区同集成电路上的其他装置隔离。
32.根据权利要求28所述的平面单片式高电压集成电路，其特征在于，所述第四扩散区电耦合至所述栅极。
33.根据权利要求29所述的平面单片式高电压集成电路，其特征在于，该集成电路还包含：
在所述半导体衬底中的所述第二导电类型的一掩埋扩散区，该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；
在所述半导体区中的所述第二导电类型的一隔离扩散区，该隔离扩散区从半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该隔离扩散区与所述掩埋扩散区形成一横向环形带将所述双极晶体管、所述场效应晶体管、以及所述第一扩散区同集成电路上的其他装置隔离。
34.根据权利要求29所述的平面单片式高电压集成电路，其特征在于，该集成电路还包含：在所述场效应晶体管下方的所述半导体衬底中的所述第一导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体区的掺杂浓度。
35.根据权利要求31所述的平面单片式高电压集成电路，其特征在于，所述隔离扩散区与所述双极晶体管的基区重叠。
36.根据权利要求31所述的平面单片式高电压集成电路，其特征在于，所述双极晶体管的所述基区与所述隔离扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压。
37.根据权利要求31所述的平面单片式高电压集成电路，其特征在于，所述掩埋扩散区在所述场效应晶体管下方形成一横向环形带。
38.根据权利要求33所述的平面单片式高电压集成电路，其特征在于，所述隔离扩散区与所述场效应晶体管的第二体区重叠。
39.根据权利要求33所述的平面单片式高电压集成电路，其特征在于，所述场效应晶体管的第二体区与所述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。
40.一种形成一平面单片式高电压集成电路以节省芯片面积的方法包含步骤：
在一第二导电类型的一半导体衬底上方形成一第一导电类型的一半导体区，该半导体区与所述半导体衬底形成一p-n结；
在所述半导体区中形成所述第一导电类型的一第一扩散区，该半导体区在所述第一扩散区和所述半导体衬底间垂直延伸；
形成一双极晶体管，包含：
    在所述半导体区中形成所述第二导电类型的一基区，该基区：
        与所述半导体区形成一p-n结，以及
在所述基区中形成所述第一导电类型的一第二扩散区，其中该第二扩散区：
        与所述基区形成一p-n结，以及
位于所述基区与所述第一扩散区的部分半导体区是一漂移区，且所述第一扩散区与所述基区保持横向间距，并被构置为接受一高电压；
形成一场效应晶体管包含：
形成一栅极；
在半导体区上方的所述栅极和所述半导体区之间形成一栅极介电层，该栅极介电层具有一第一边界和一第二边界；以及
在半导体区中形成所述第一导电类型的一第三扩散区，该第三扩散区靠近所述栅极介电层的所述第一边界，其中该栅极介电层：
     侧置于所述第一扩散区和所述第三扩散区之间；
     在所述场效应晶体管的第一沟道区的上方；以及
     在所述栅极介电层的第二边界与所述半导体区重叠；以及
         其中位于所述第一沟道区和所述第一扩散区之间的部分所述半导体区是一漂移区，所述第一扩散区与所述第一沟道区保持横向间距并且被构置为接受所述高电压。
41.根据权利要求40所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，形成所述场效应晶体管的步骤还包含在所述半导体区中形成所述第二导电类型的一第四扩散区，该第四扩散区：
与所述半导体区形成一p-n结；
在所述栅极介电层的所述第一边界与部分栅极介电层重叠，以及
侧置于所述栅极介电层和所述第三扩散区之间，其中：
    所述第四扩散区和所述衬底之间的部分半导体区是一第二沟道区；
    所述第四扩散区与所述第三扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压，以及
    所述场效应晶体管的第二沟道区，如果施加工作电压，会适于耗尽。
42.根据权利要求40所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，形成所述场效应晶体管的步骤还包含在所述半导体区中形成第二导电类型的一第二体区，其中该第二体区：
在所述栅极介电层的第一边界与部分栅极介电层重叠；
与所述半导体区形成一p-n结，以及
在所述栅极介电层下方具有一边界，以及
其中所述第三扩散区是：
     在所述第二体区中；
     在所述栅极介电层的所述第一边界与部分所述栅极介电层重叠；
     与所述第二体区形成一p-n结，以及
     在所述栅极介电层下方具有一边界，以及
 其中所述栅极介电层与所述第三扩散区重叠的部分少于所述栅极介电层与所述第二体区重叠的部分，位于所述栅极介电层下方且位于所述第三扩散区的边界和所述第二体区的边界之间的第二体区是所述场效应晶体管的第一沟道区。
43.根据权利要求40所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含在所述半导体衬底中形成所述第一导电类型的一延伸扩散区，该延伸扩散区与所述半导体衬底形成一p-n结，并且该延伸扩散区具有比所述第一扩散区的横向延伸更宽的横向延伸。
44.根据权利要求40所述的方法，其特征在于，所述方法还包含：
在所述半导体衬底中形成所述第二导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；
在所述半导体区中形成所述第二导电类型的一隔离扩散区，该隔离扩散区从所述半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该隔离扩散区和所述掩埋扩散区形成一横向环形带将所述双极晶体管、所述场效应晶体管、以及第一扩散区同集成电路上的其他装置隔离。
45.根据权利要求41所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含将所述第四扩散区电学耦接至所述栅极。
46.根据权利要求42所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含：
在所述半导体衬底中形成所述第二导电类型的一掩埋扩散区，该掩埋扩散区与所述半导体区形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体衬底的掺杂浓度；
在所述半导体区中形成所述第二导电类型的一隔离扩散区，该隔离扩散区从半导体区的上表面延伸进入所述掩埋扩散区并与所述半导体区形成一p-n结，并且该隔离扩散区与所述掩埋扩散区形成一横向环形带将所述双极晶体管、所述场效应晶体管、以及所述第一扩散区同集成电路上的其他装置隔离。
47.根据权利要求42所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含在所述场效应晶体管下方的所述半导体衬底中形成所述第一导电类型的一掩埋扩散区，其中该掩埋扩散区与所述半导体衬底形成一p-n结，并且该掩埋扩散区的掺杂浓度高于所述半导体区的掺杂浓度。
48.根据权利要求44所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含形成所述隔离扩散区以与所述双极晶体管的基区重叠。
49.根据权利要求44所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含形成所述双极晶体管的基区，其与所述隔离扩散区保持横向间距并被构置为接受比所述高电压低的一工作电压。
50.根据权利要求44所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含在所述场效应晶体管下方形成横向环形带状的掩埋扩散区。
51.根据权利要求46所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含将所述隔离扩散区与所述场效应晶体管的第二体区重叠。
52.根据权利要求46所述的形成一平面单片式高电压集成电路以节省芯片面积的方法，其特征在于，所述方法还包含形成所述场效应晶体管的第二体区，其与所述隔离扩散区保持横向间距，并被构置为接受比所述高电压低的一工作电压。
CN201210091264.3A 2011-04-05 2012-03-31 单片式共享高电压漏极的高电流晶体管和低电流晶体管 Active CN103000629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/080,485 US8324684B1 (en) 2011-04-05 2011-04-05 Monolithic high-current and low-current transistors sharing high voltage drain
US13080485 2011-04-05

Publications (2)

Publication Number Publication Date
CN103000629A true CN103000629A (zh) 2013-03-27
CN103000629B CN103000629B (zh) 2015-04-29

Family

ID=47226692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210091264.3A Active CN103000629B (zh) 2011-04-05 2012-03-31 单片式共享高电压漏极的高电流晶体管和低电流晶体管

Country Status (2)

Country Link
US (1) US8324684B1 (zh)
CN (1) CN103000629B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730486A (zh) * 2013-10-18 2014-04-16 苏州贝克微电子有限公司 一种横向pnp功率晶体管
CN104600046A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing
US9245903B2 (en) 2014-04-11 2016-01-26 International Business Machines Corporation High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
US9570547B2 (en) 2014-12-09 2017-02-14 General Electronics Applications, Inc. Monolithic DMOS transistor in junction isolated process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022434A1 (en) * 1998-12-25 2003-01-30 Yasuhiro Taniguchi Semiconductor integrated circuit device and a method of manufacturing the same
CN1889267A (zh) * 2006-07-28 2007-01-03 崇贸科技股份有限公司 高电压集成电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022434A1 (en) * 1998-12-25 2003-01-30 Yasuhiro Taniguchi Semiconductor integrated circuit device and a method of manufacturing the same
CN1889267A (zh) * 2006-07-28 2007-01-03 崇贸科技股份有限公司 高电压集成电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730486A (zh) * 2013-10-18 2014-04-16 苏州贝克微电子有限公司 一种横向pnp功率晶体管
CN104600046A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体器件
US10008919B2 (en) 2013-10-30 2018-06-26 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN103000629B (zh) 2015-04-29
US8324684B1 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
US8304827B2 (en) Semiconductor device having on a substrate a diode formed by making use of a DMOS structure
US9673323B2 (en) Embedded JFETs for high voltage applications
KR101688831B1 (ko) 반도체 집적회로 장치 및 그 제조방법
US20160197019A1 (en) Semiconductor device and method for fabricating the same
CN103000629B (zh) 单片式共享高电压漏极的高电流晶体管和低电流晶体管
US7323747B2 (en) Lateral semiconductor device
KR100279264B1 (ko) 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
US8148778B2 (en) Semiconductor device and method for manufacturing the same
US20180342577A1 (en) Semiconductor device and method of manufacturing the same
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
US10128331B1 (en) High-voltage semiconductor device and method for manufacturing the same
TW201730971A (zh) 高壓半導體裝置及其製造方法
US9653459B2 (en) MOSFET having source region formed in a double wells region
US8716763B2 (en) Semiconductor structure and method for forming the same
US8698194B2 (en) Semiconductor integrated circuit with high withstand voltage element forming trench isolation on substrate
KR100482950B1 (ko) 반도체소자 및 그 제조방법
CN101040388B (zh) 用于高电压应用的mosfet及其制作方法
KR101233947B1 (ko) 반도체 소자 및 이의 제조방법
CN109980010B (zh) 一种半导体器件的制造方法和集成半导体器件
US8829620B2 (en) Transistor with adjustable supply and/or threshold voltage
TWI569442B (zh) 半導體元件
TWI557878B (zh) 半導體元件及其製造方法
KR101604380B1 (ko) 반도체 집적 회로 장치
KR970003743B1 (ko) 고전력 대칭형 엘디모스 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant