CN103000216B

CN103000216B - 读出装置

Info

Publication number: CN103000216B
Application number: CN201110273279.7A
Authority: CN
Inventors: 林宏学
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2011-09-15
Filing date: 2011-09-15
Publication date: 2015-06-24
Anticipated expiration: 2031-09-15
Also published as: CN103000216A

Abstract

本发明公开了一种读出装置，适用于包括复数存储胞行的存储器阵列。读出装置包括复数第一感测放大器群组、第二感测放大器群组、以及输出单元。每一第一感测放大器群组选择性地产生第一感测输出信号。第二感测放大器群组产生第二感测输出信号。输出单元根据页面位址信号而选择性地输出复数第一感测输出信号及第二感测输出信号中一者。于读出操作期间，读出装置自一行群组中读出数据至复数第一感测放大器组。当页面位址信号表示起始输入位址时，读出自行群组中对应起始输入位址的特定行组的起始位址数据传送至第二感测放大器群组以产生第二感测输出信号。

Description

读出装置

技术领域

本发明系有关于一种存储器系统，特别是有关于一种适用于该存储器系统的读出装置，其具有新的数据感测架构。

背景技术

在一存储器系统中，为了要提高读写存储器的工作效率，习知技术采用了页面读取缓冲的规格来读取存储器的数据，以有效地提高平均读取速率，并提高存储器系统整体性能。在页面读取缓冲的规格中，需要复数个页面缓冲器来对一个页面进行读取。为了使所有的页面缓冲器能任意且快速地自存储器读取数据，因此需要设置一组高速感测放大器，且这组高速感测放大器的数量等于页面缓冲器的数量。但是多个高速感测放大器的设置导致了高电流及高杂讯，甚至影响到高速感测放大器的操作速度。此外，随着一个页面尺寸的增加，使得页面缓冲器的数量也增加，因此，高速感测放大器的数量也必须增加。大量的高速感测放大器的面积也导致存储器系统的耗能增加。

因此，期望一种存储器系统及其读取单元，能改善习知技术的缺点。

发明内容

本发明提供一种读出装置，适用于存储器阵列。此存储器阵列包括复数存储胞行。读出装置包括复数第一感测放大器群组、一第二感测放大器群组、以及一输出单元。每一第一感测放大器群组选择性地产生第一感测输出信号。第二感测放大器群组产生第二感测输出信号。输出单元耦接复数第一感测放大器群组及第二感测放大器群组，用以暂存复数第一感测测输出信号以及第二感测输出信号，且根据页面位址信号而选择性地输出复数第一感测输出信号以及第二感测输出信号中一者。于一读出操作期间，读出装置根据行位址信号而自复数忆胞行中一行群组中读出数据至复数第一感测放大器组，且行群组包括复数特定行组。于读出操作期间，当页面位址信号表示起始输入位址时，读出自对应起始输入位址的特定行组的数据作为一起始位址数据，起始位址数据传送至第二感测放大器群组，且第二放大器群组根据起始位址数据来产生第二感测输出信号。

附图说明

图1表示根据本发明一实施例的存储器系统；

图2表示图1的存储器系统的控制单元；以及

图3表示根据本发明另一实施例的存储器系统。

主要元件符号说明：

1～存储器系统；

10～存储器阵列；

11～读出装置；

20～触发电路；

21～取样及箝制电路；

22～比较器；

23～起始输入位址解码器；

24～页面位址解码器；

110₁-110_P～读取-写入多工器；

111～快速读取-页定址写入多工器；

112₁-112_P～低功率感测放大器群组；

113～高速感测放大器群组；

114～输出单元；

115～控制单元；

116～行解码器；

117～输出缓冲器；

300～冗余读取-写入多工器；

301～高速感测放大器群组；

302～冗余输出单元；

303～冗余数据多工器；

304～校正控制单元；

ADD 1ST～起始输入位址；

Bred～冗余行位元；

D303～校正数据；

OSAL₁-OSAL_N、OSAH～感测输出信号；

OUT～输出数据；

S20～触发信号；

S301～校正感测输出信号；

S_CA～行位址信号；

S_PA～页面位址信号；

S115A、S115B、S116～控制信号；

S115C～旗标信号；

S304～校正控制信号；

SAL₁-SAL_N～低功率感测放大器；

SAH₁-SAH_N～高速感测放大器；

SEN～校正致能信号。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

在页面读取缓冲的规格中，于对于一个页面的读取操作一开始时，需要较多时间去读出第一笔数据，而在同一页面中后续的数据则可较快速地读出，其读出时间大约是第一笔数据的读出时间的1/4或1/5。本发明的存储器系统提出一种新的读出装置的架构，利用一高速感测放大器群组来读出一个页面的第一笔数据，而后续的数据则利用复数低功率感测放大器群组来读出，藉此能快速读取一个页面的数据，且与习知技术比较起来具有较低的能量消耗。

图1系表示根据本发明一实施例的存储器系统。如图1所示，存储器系统1包括存储器阵列10以及读出装置11。存储器阵列10包括复数存储胞行。在一个页面的读出操作期间，读出装置11根据行位址信号S_CA而自复数存储胞行中一行群组中读出一个页面的数据。此行群组又区分成P个特定行组(P为正整数)，以分P次来读出一个页面的数据，且每一次读出N个位元(N为正整数)；换句话说，一个页面区分成P笔数据来读出，且每一笔被读出的数据有N个位元。为了符合页面读取缓冲的规格，读出装置11包括复数读取-写入多工器110₁-110_P以及复数低功率感测放大器群组112₁-112_P。读取-写入多工器110₁-110_P根据行位址信号S_CA而分别耦接一个页面的行群组中的P个特定行组。低功率感测放大器群组112₁-112_P分别耦接读取-写入多工器110₁-110_P。此外，读出装置11也包括一快速读取-页定址写入多工器111、一高速感测放大器群组113、一输出单元114、一控制单元115、一行解码器116、以及一输出缓冲器117。每一低功率感测放大器群组112₁-112_P具有N个低功率感测放大器SAL₁-SAL_N，且高速感测放大器群组113具有N个高速感测放大器SAH₁-SAH_N。在以下实施例中，将以一个页面的读取操作期间来说明读出装置11的操作。

参阅图1，行解码器116接收行位址信号S_CA且对行位址信号S_CA进行解码以产生控制信号S116。行位址信号S_CA系表示读出装置11正读取哪一页面。因此，读取-写入多工器110₁-110_P受控于由行位址信号S_CA所衍生获得的控制信号S116，以分别耦接正被读取页面的行群组中的P个特定行组。例如，读取-写入多工器110₁耦接读取页面的行群组中的排列第一的特定行组，读取-写入多工器110_P耦接读取页面的行群组中的排列第P的特定行组。

低功率感测放大器群组112₁-112_P分别耦接读取-写入多工器110₁-110_P。在读出操作期间中，读取-写入多工器110₁-110_P将自存储器阵列10中所读取的P笔数据分别传送至低功率感测放大器群组112₁-112_P，其中，如上所述，每一笔数据具有N位元。每一低功率感测放大器群组112₁-112_P的低功率感测放大器SAL₁-SAL_N根据接收的N位元数据而产生N位元的感测输出信号，

根据图1，控制单元115接收页面位址信号S_PA。页面位址信号S_PA可指示P个位址，分别对应一个页面的P个特定行组。因此，在一个页面的读取操作期间，页面位址信号S_PA改变以分别指示P个位址。控制单元115根据页面位址信号S_PA来产生控制信号S115A至快速读取-页定址写入多工器111以及低功率感测放大器群组112₁-112_P，且产生控制信号S115B及旗标信号S115C至输出单元114。其中，控制信号S115B随着页面位址信号S_PA每次的改变而变化。

快速读取-页定址写入多工器111与低功率感测放大器群组112₁-112_P受控于控制信号S115A。当页面位址信号S_PA系表示一起始输入位址时，在被读取页面的行群组中对应起始输入位址的数据作为起始位址数据，且快速读取-页定址写入多工器111根据控制信号S115A来耦接起始位址数据所处的特定行组所耦接的读取-写入多工器。需注意，此处所指的起始输入位址并非一定指示P个特定行组中排列第一的特定行组，而是指在一个页面的读取操作中首先要执行读取的特定行组，有可能是排列第二、第三等等的特定行组。在此实施例中，假设起始输入位址是指排列第二的特定行组。当页面位址信号S_PA表示起始输入位址时，在排列第二的特定行组的数据作为起始位址数据，且快速读取-页定址写入多工器111根据控制信号S115A耦接读取-写入多工器110₂。接着，快速读取-页定址写入多工器111将起始位址数据传至高速感测放大器群组113的高速感测放大器SAH₁-SAH_N，且高速感测放大器群组113根据起始位址数据来产生感测输出信号OSAH至输出单元114。输出单元114根据控制信号S115B及旗标信号S115C而选择输出感测输出信号OSAH至输出缓冲器117。此时，对应耦接读取-写入多工器110₂的低功率感测放大器群组112₂则根据控制信号S115A而不作用，且不产生感测输出信号。而其余的低功率感测放大器群组112₁、112₃-112_P则分别依据接收自读取-写入多工器110₁、110₃-110_P的数据而产生感测输出信号OSAL₁、OSAL₃-OSAL_P至输出单元114。输出单元114接收并暂存感测输出信号OSAL₁、OSAL₃-OSAL_P以及感测输出信号OSAH。

如上所述，输出单元114受控于控制单元115所产生的控制信号S115B及旗标信号S115C。当页面位址信号S_PA系表示起始输入位址时，控制单元115致能旗标信号S115C，此时，输出单元114根据被致能的旗标信号S115C而选择输出感测输出信号OSAH至输出缓冲器117。输出缓冲器117再将感测输出信号OSAH缓冲输出作为输出数据OUT。当页面位址信号S_PA非表示起始输入位址时，旗标信号S115C被禁能，此时输出单元114则依据控制信号S115B的改变而每次输出感测输出信号OSAL₁、OSAL₃-OSAL_P之一者，例如依序输出感测输出信号OSAL₁、OSAL₃-OSAL_P。输出缓冲器117再依序地将感测输出信号OSAL₁、OSAL₃-OSAL_P缓冲输出作为输出数据OUT。

根据上述实施例，在一个页面的读取操作期间，利用快速读取-页定址写入多工器111与高速感测放大器群组113来读取起始输入位址的起始位址数据。后续的数据则利用低功率感测放大器群组来读出。由于起始位址数据系利用高速感测放大器群组113感测放大，因此读取一个页面的数据的速度可增加。再者，起始位址数据的后续数据系利用低功率感测放大器群组来感测放大，使得存储器系统1的能量消耗可降低。

图2系表示根据本发明实施例的控制单元115。参阅图2，控制单元115包括触发电路20、取样及箝制电路21、比较器22、起始输入位址解码器23、以及页面位址解码器24。取样及箝制电路21、比较器22、以及页面位址解码器24接收页面位址信号S_PA。在一个页面的读出操作期间开始时，触发电路20则根据页位址信号S_PA的改变或是一读取致能信号来产生触发信号S20以提供至取样及箝制电路21。此时的页面位址信号S_PA当前所表示的当前输入位址是起始输入位址ADD1ST。取样及箝制电路21则根据触发信号S20来取样并储存起始输入位址ADD1ST。比较器22除了接收页面位址信号S_PA也接收来自取样及箝制电路21的起始输入位址ADD1ST，并产生旗标信号S115C。比较器22比较页面位址信号S_PA的当前输入位址与起始输入位址ADD1ST是否相同，并根据比较结果过来致能或禁能旗标信号S115C。起始输入位址解码器23也接收来自取样及箝制电路21的起始输入位址ADD1ST，并对起始输入位址ADD1ST进行解码以产生控制信号S115A至快速读取-页定址写入多工器111与低功率感测放大器群组112₁-112_P。页面位址解码器24接收页面位址信号S_PA，且对页面位址信号S_PA进行解码以产生控制信号S115B至输出单元114。

控制单元115的操作以下文来说明。根据上述举例，假设在一个页面的读出操作中，起始输入位址是指排列第二的特定行组，且该排列第二的特定行组系对应读取-写入多工器110₂。在读出操作期间开始时，页面位址信号S_PA系表示起始输入位址ADD1ST，在此时，触发电路20产生触发信号S20至取样及箝制电路21，使得取样及箝制电路21根据触发信号S20来对页面位址信号S_PA进行取样以获取并储存起始输入位址ADD1ST。在读出操作期间中，比较器22用来比较页面位址信号S_PA的当前输入位址与起始输入位址ADD1ST是否相同。由于在读出操作期间开始时，页面位址信号S_PA的当前输入位址即是起始输入位址ADD1ST。因此，比较器22比较出页面位址信号S_PA的当前输入位址相同于起始输入位址ADD1ST。此时，比较器22致能旗标信号S115C。起始输入位址解码器23根据起始输入位址ADD1ST而产生控制信号S115A，且快速读取-页定址写入多工器111根据控制信号S115A将起始位址数据传至高速感测放大器群组113的高速感测放大器SAH₁-SAH_N。此外，对应耦接读取-写入多工器110₂的低功率感测放大器群组112₂也根据控制信号S115A而关闭且不作用。而其余的低功率感测放大器群组112₁、112₃-112_P则分别接收自读取-写入多工器110₁、110₃-110_P的数据。此时，页面位址解码器24根据页面位址信号S_PA所产生的控制信号S115B虽传送至输出单元114，但由于旗标信号S115C被致能，因此，输出单元114不受控制信号S115B所影响。输出单元114则根据被致能的旗标信号S115C而选择将感测输出信号OSAH输出至输出缓冲器117。

之后，随着页面位址信号S_PA的改变，页面位址信号S_PA的当前输入位址已不是起始输入位址ADD1ST。因此，比较器22比较出页面位址信号S_PA的当前输入位址相异于起始输入位址ADD1ST。此时，比较器22禁能旗标信号S115C。由于旗标信号S115C被禁能，输出单元114则根据来自页面位址解码器24且由页面位址信号S_PA衍生获得的控制信号S115B来将感测输出信号OSAL₁、OSAL₃-OSAL_P之一者输出至输出缓冲器117。即，输出单元114则依据控制信号S115B的改变而每次输出感测输出信号OSAL₁、OSAL₃-OSAL_P之一者至输出缓冲器117。

图3系表示根据本发明另一实施例的存储器系统。在图1的存储器系统1与图3的存储器系统3中，以相同的符号来表示的元件执行相同的操作，在此省略叙述。与图1的存储器系统1相比之下，读出装置11更包括冗余读取-写入多工器300、高速感测放大器群组301、冗余输出单元302、冗余数据多工器303、以及校正控制单元304。校正控制单元304根据校正致能信号SEN、页面位址信号S_PA、以及行位址信号S_CA，以产生校正控制信号S304来控制冗余数据多工器303进行校正操作。以下说明，同样地假设起始输入位址是指排列第二的特定行组。

高速感测放大器群组301耦接于冗余读取-写入多工器300与冗余输出单元302之间。冗余数据多工器303耦接输出单元114，且在读取操作期间，输出单元114根据控制信号S115B以及旗标信号S115C选择性地将感测输出信号OSAL₁、OSAL₃-OSAL_P与感测输出信号OSAH中之一者输出至冗余数据多工器303。校正控制单元304根据校正致能信号SEN、页面位址信号S_PA、以及行位址信号S_CA来判断在一页面的的读出操作期间，感测输出信号OSAL₁、OSAL₃-OSAL_P与感测输出信号OSAH中至少一者是否需要进行校正。于一个页面的读出操作期间，冗余读取-写入多工器300自冗余存储胞行读出一冗余行位元Bred，且将冗余行位元传送至高速感测放大器群组301。高速感测放大器群组301根据冗余行位元Bred来产生校正感测输出信号S301以透过冗余输出单元302输出至冗余数据多工器303。同时，输出单元114根据致能的旗标信号S115C将来自高速感测放大器群组113的感测输出信号OSAH或是将来自低功率感测放大器群组112₁-112_P的感测输出信号OSAL₁-OSAL_P之一者输出至冗余数据多工器303。冗余数据多工器303接收来自输出单元114的感测输出信号以及来自冗余输出单元302的校正感测输出信号S301。当校正致能信号SEN被致能时，校正控制单元304判断出需要进行校正操作并致能校正控制信号S304。在校正致能信号SEN被致能的期间内，冗余数据多工器303根据被致能的校正控制信号S304以校正感测输出信号S301之一位元来取代由输出单元114所输出的至少一感测输出信号的一位元以产生校正数据D303，并将校正数据D303输出至输出缓冲器117。

在另一实施例中，假使冗余读取-写入多工器300自冗余存储胞行读出复数个(例如二个)冗余行位元Bred。在校正致能信号SEN被致能的期间内，冗余数据多工器303根据被致能的校正控制信号S304以校正感测输出信号S301的二位元来取代由输出单元114所输出的至少一感测输出信号的两位元，或者取代内由输出单元114所输出的两感测输出信号每一者的一位元。

在存储器系统3中，当校正致能信号SEN被禁能时，校正控制单元304判断出不需要进行校正操作，此时，校正控制单元304禁能校正控制信号S304。冗余数据多工器303根据禁能的校正控制信号S304而将接收自输出单元114的感测输出信号直接传送至输出缓冲器117。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以本发明权利要求范围所界定者为准。

Claims

1.一种读出装置，适用于一存储器阵列，其特征在于，所述的存储器阵列包括多个存储单元行，所述的读出装置包括：

多个第一感测放大器群组，每一所述的第一感测放大器群组选择性地产生一第一感测输出信号；

一第二感测放大器群组，产生一第二感测输出信号；以及

一输出单元，耦接所述的第一感测放大器群组及所述的第二感测放大器群组，用以暂存所述的第一感测输出信号以及所述的第二感测输出信号，且根据一页面位址信号而选择性地输出所述的第一感测输出信号以及所述的第二感测输出信号中一者；

其中，于一读出操作期间，所述的读出装置根据一行位址信号而自所述的存储单元行中一行群组中读出数据至所述的第一感测放大器群组，且所述的行群组包括多个特定行组；以及

其中，于所述的读出操作期间，当所述的页面位址信号表示一起始输入位址时，读出自对应所述的起始输入位址的所述的特定行组的数据作为一起始位址数据，所述的起始位址数据传送至所述的第二感测放大器群组，且所述的第二感测放大器群组根据所述的起始位址数据来产生所述的第二感测输出信号。

2.如权利要求1所述的读出装置，其特征在于，所述的读出装置更包括：

多个读取-写入多工器，受控于所述的行位址信号且分别耦接所述的第一感测放大器群组；以及

一快速读取-页定址写入多工器，受控于所述的页面位址信号，且耦接所述的第二感测放大器群组；

其中，在所述的读出操作期间中，每一所述的读取-写入多工器根据所述的行位址信号来耦接所述的特定行组之一者以读取数据并传送至对应的所述的第一感测放大器群组，且对应的所述的第一感测放大器群组根据接收的数据来产生对应的所述的第一感测输出信号；以及

其中，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的快速读取-页定址写入多工器根据所述的页面位址信号来耦接所述的起始位址数据所处的所述的特定行组所耦接的所述的读取-写入多工器，以读取所述的起始位址数据并将所述的起始位址数据传送至所述的第二感测放大器群组。

3.如权利要求2所述的读出装置，其特征在于，当在所述的读出操作期间中所述的页面位址信号不表示所述的起始输入位址时，所述的快速读取-页定址写入多工器根据所述的页面位址信号而不自任一所述的读取-写入多工器读取数据至所述的第二感测放大器群组。

4.如权利要求2所述的读出装置，其特征在于，所述的读出装置更包括：

一控制单元，接收所述的页面位址信号，且根据所述的页面位址信号来产生一第一控制信号以及一旗标信号至所述的输出单元且产生一第二控制信号给至所述的快速读取-页定址写入多工器以及所述的第一感测放大器群组；

其中，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的快速读取-页定址写入多工器根据所述的第二控制信号来耦接所述的起始位址数据所处的所述的特定行组所耦接的所述的读取-写入多工器，以将所述的起始位址数据传送至所述的第二感测放大器群组；以及

其中，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址，控制单元致能所述的旗标信号，所述的输出单元根据被致能的所述的旗标信号而输出所述的第二感测输出信号。

5.如权利要求4所述的读出装置，其特征在于，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的起始位址数据所处的所述的特定行组所耦接的所述的第一感测放大器群组，根据所述的第二控制信号而不作用且不产生对应的所述的第一感测输出信号。

6.如权利要求4所述的读出装置，其特征在于，当在所述的读出操作期间中所述的页面位址信号不表示所述的起始输入位址时，所述的控制单元禁能所述的旗标信号，所述的输出单元根据所述的第一控制信号的改变而每次输出所述的第一感测输出信号之一者。

7.如权利要求4所述的读出装置，其特征在于，所述的控制单元包括：

一取样及箝制电路，接收所述的页面位址信号，在所述的读出操作期间中储存所述的起始输入位址；

一比较器，接收所述的页面位址信号以及来自所述的取样及箝制电路的所述的起始输入位址且产生所述的旗标信号，用以比较所述的页面位址信号当前所表示的一当前输入位址与所述的起始输入位址生成比较结果，且根据所述的比较结果来致能或禁能所述的旗标信号；

一起始输入位址解码器，接收所述的起始输入位址，且对所述的起始输入位址进行解码以产生所述的第二控制信号至所述的快速读取-页定址写入多工器以及所述的第一感测放大器群组；以及

一页面位址解码器，接收所述的页面位址信号，且对所述的页面位址信号进行解码以产生所述的第一控制信号；

其中，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的比较器比较出所述的当前输入位址相同于所述的起始输入位址。

8.如权利要求7所述的读出装置，其特征在于，当在所述的读出操作期间中所述的比较器比较出所述的当前输入位址相同于所述的起始输入位址，所述的起始位址数据所处的所述的特定行组所耦接的所述的第一感测放大器群组，根据所述的第二控制信号而不作用且不产生对应的所述的第一感测输出信号。

9.如权利要求7所述的读出装置，其特征在于，当在所述的读出操作期间中所述的比较器比较出所述的当前输入位址相异于所述的起始输入位址，所述的比较器禁能所述的旗标信号，且所述的输出单元根据所述的第一控制信号的改变而每次输出所述的第一感测输出信号之一者。

10.如权利要求7所述的读出装置，其特征在于，所述的控制单元更包括一触发电路，在所述的读出操作期间的开始时，产生一触发信号至所述的取样及箝制电路使得所述的取样及箝制电路取样所述的页面位址信号当前所表示的所述的当前输入位址作为所述的起始输入位址。

11.如权利要求1所述的读出装置，其特征在于，所述的读出装置更包括：

一控制单元，接收所述的页面位址信号，且根据所述的页面位址信号来产生一第一控制信号以及一旗标信号至所述的输出单元且产生一第二控制信号至所述的第一感测放大器群组；

其中，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的控制单元致能所述的旗标信号，所述的输出单元根据被致能的所述的旗标信号而输出所述的第二感测输出信号；以及

其中，当在所述的读出操作期间中所述的页面位址信号不表示所述的起始输入位址时，所述的控制单元禁能所述的旗标信号，所述的输出单元根据所述的第一控制信号的改变而每次输出所述的第一感测输出信号中之一者。

12.如权利要求11所述的读出装置，其特征在于，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的起始位址数据所处的所述的特定行组所对应的所述的第一感测放大器群组，根据所述的第二控制信号而不作用且不产生对应的所述的第一感测输出信号。

13.如权利要求1所述的读出装置，其特征在于，当在所述的读出操作期间中所述的页面位址信号表示所述的起始输入位址时，所述的输出单元根据所述的页面位址信号而输出所述的第二感测输出信号。

14.如权利要求1所述的读出装置，其特征在于，当在所述的读出操作期间中所述的页面位址信号不表示所述的起始输入位址时，所述的输出单元根据所述的页面位址信号的改变而每次而输出所述的第一感测输出信号中之一者。

15.如权利要求1所述的读出装置，其特征在于，所述的存储器阵列更包括至少一冗余存储单元行，且所述的读出装置更包括：

一冗余读取-写入多工器，耦接所述的冗余存储单元行；

一第三感测放大器群组，产生一校正感测输出信号；

一冗余输出单元，耦接所述的第三感测放大器群组，用以暂存所述的校正感测输出信号；以及

一冗余数据多工器，耦接所述的输出单元以及所述的冗余输出单元，接收所述的校正感测输出信号，且选择性地接收所述的第一感测输出信号与所述的第二感测输出信号中之一者；

其中，于所述的读出操作期间，当所述的行位址信号表示所述的起始输入位址且一校正致能信号被致能时，所述的冗余读取-写入多工器自所述的冗余存储单元行读出至少一冗余行位元且传送至所述的第三感测放大器群组，且所述的第三感测放大器群组根据所述的冗余行位元来产生一校正感测输出信号且透过所述的冗余输出单元传送所述的校正感测输出信号至所述的冗余数据多工器，所述的冗余数据多工器以所述的校正感测输出信号的至少一位元来取代所述的第一感测输出信号以及所述的第二感测输出信号中至少一者的至少一位元。

16.如权利要求1所述的读出装置，更包括一行解码器，接收所述的行位址信号，且对所述的行位址信号进行解码以产生一控制信号来控制所述的读出装置操作于所述的读出操作期间，其中，所述的读出操作期间系对所述的存储器阵列中一页面的存储单元行进行读取操作。