[go: up one dir, main page]

CN102999077A - 一种高线性补偿的电流平整电路 - Google Patents

一种高线性补偿的电流平整电路 Download PDF

Info

Publication number
CN102999077A
CN102999077A CN2012105091559A CN201210509155A CN102999077A CN 102999077 A CN102999077 A CN 102999077A CN 2012105091559 A CN2012105091559 A CN 2012105091559A CN 201210509155 A CN201210509155 A CN 201210509155A CN 102999077 A CN102999077 A CN 102999077A
Authority
CN
China
Prior art keywords
nmos transistor
current
drain
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105091559A
Other languages
English (en)
Other versions
CN102999077B (zh
Inventor
王晨旭
王新胜
喻明艳
王进祥
韩志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology Weihai
Original Assignee
Harbin Institute of Technology Weihai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology Weihai filed Critical Harbin Institute of Technology Weihai
Priority to CN201210509155.9A priority Critical patent/CN102999077B/zh
Publication of CN102999077A publication Critical patent/CN102999077A/zh
Application granted granted Critical
Publication of CN102999077B publication Critical patent/CN102999077B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

一种高线性补偿的电流平整电路,它涉及电路电子领域,它解决了目前电流注入补偿单元线性度的不足,达到高线性补偿的目的。它包括电流检测模块和电流注入补偿模块;电流检测模块,用于检测流经密码核心电路的电流Icore产生的变化电流ΔIcore,并转换变化电流ΔIcore为相应的变化电压ΔV,还用于将变化电压ΔV发送给电流注入补偿模块;电流注入补偿模块,用于将变化电压ΔV线性转换为补偿电流ΔIR,并通过补偿电流ΔIR对变化电流ΔIcore进行补偿,使总的电源端检测到的变化电流ΔItot被削平;电流注入补偿模块由放大器A、第三PMOS管M3、第四PMOS管M4和第五NMOS管M5至第十NMOS管M10组成。本发明达到隐藏芯片核心电流变化的目的,能够在加密中广泛应用。

Description

一种高线性补偿的电流平整电路
技术领域
本发明涉及电路电子领域,具体涉及高线性补偿的电流平整电路结构用于抵抗密码芯片的差分功耗分析攻击。
背景技术
智能卡等密码设备在电信、金融、企业安全和政府等各种行业部门中得以广泛应用,其安全的重要性不言而喻。尽管密码设备的嵌入式特性使攻击者无法直接接触密码芯片中的密钥信息,但密码芯片工作时会泄漏一定的功耗、电磁辐射等侧信道信息,差分功耗分析(Differential Power Analysis,DPA)攻击技术利用密钥数据与这些信息之间的相关性,通过数理统计等方式可分析得出密钥的值。由于DPA攻击的非入侵性,普适性且简单易行等特点,其对智能卡等密码芯片的安全性造成了严重威胁。抵抗DPA攻击最基本的思想是消除密码芯片的工作电流与其执行算法时使用的数据的相关性。
电流平整技术通过使密码芯片的供电电源端的电流保持相对恒定,消除了密码芯片的功耗与密码算法中数据的相关性,能够增加攻击者的攻击难度,是一种比较实用的防守措施。与其它防护措施相比,电流平整技术具有很多优势。首先,电流平整电路的设计者无需了解原有密码设备的内部算法或电路,且电流平整电路不会影响原有密码芯片的功能;再者,相对其他防护措施,电流平整电路的设计更简单易行。为了达到较好的电流平整效果,电流平整电路中电流补偿单元的线性度就显得非常重要,而现有解决方案中电流补偿单元通常采用简单的跨导放大器,不能有效地解决线性度不足的问题。
发明内容
本发明为了解决目前电流注入补偿单元线性度的不足,达到高线性补偿的目的,提出了一种高线性补偿的电流平整电路。
本发明的高线性补偿的电流平整电路改进了电流注入补偿模块的结构,它包括电流检测模块1和电流注入补偿模块2;
电流检测模块1,用于检测流经密码核心电路的电流Icore产生的变化电流ΔIcore,并转换变化电流ΔIcore为相应的变化电压ΔV,还用于将变化电压ΔV发送给电流注入补偿模块2;
电流注入补偿模块2,用于将变化电压ΔV线性转换为补偿电流ΔIB,并通过补偿电流ΔIR对变化电流ΔIcore进行补偿,使总的电源端检测到的变化电流ΔItot被削平;
电流检测模块1分别设置有变化电流ΔIcore采集端和变化电压ΔV输出端;电流注入补偿模块2分别设置有变化电压ΔV输入端和补偿电流ΔIR输出端;电流检测模块1的变化电压ΔV输出端与电流注入补偿模块2的变化电压ΔV输入端连接;
电流注入补偿模块2由放大器A、第三PMOS管M3、第四PMOS管M4和第五NMOS管M5至第十NMOS管M10组成,
第三PMOS管M3的栅极与漏极短接并同时与第四PMOS管M4的栅极、第五NMOS管M5的漏极、第十NMOS管M10的漏极连接,
第五NMOS管M5的源极和第六NMOS管M6的漏极同时与放大器A的同相输入端连接,
第十NMOS管M10的栅极和第九NMOS管M9的栅极同时与放大器A的输出端连接,
第九NMOS管M9的源极和第八NMOS管M8的漏极同时与放大器A的反相输入端连接,
第八NMOS管M8的源极与第七NMOS管M7的漏极连接,
第三PMOS管M3的源极、第四PMOS管M4的源极和第九NMOS管M9的漏极接电源端VDD,
第六NMOS管M6的源极、第七NMOS管M7的源极和第十NMOS管M10的源极接地,
第六NMOS管M6的栅极接第三偏置电压Vc,第七NMOS管M7的栅极接第四偏置电压Vd和第八NMOS管M8的栅极接第五偏置电压Ve
第四PMOS管M4的漏极为电流注入补偿模块2的补偿电流ΔIR输出端;第四PMOS管M4的漏极与密码核心电路的地端连接,
第五NMOS管M5的栅极为电流注入补偿模块2的变化电压ΔV输入端。
本发明在密码核心电路正常工作时,流经密码核心电路的电流Icore会产生ΔIcore变化,电流检测模块1迅速检测这些电流变化,并转换为相应的电压变化ΔV,然后电流注入补偿模块2将ΔV线性地转换为补偿电流ΔIR,在总的电源端检测到的总电流变化ΔItot将被削平,达到隐藏芯片核心电流变化的目的。
附图说明
图1是本发明高线性补偿的电流平整电路的结构示意图;图2是本发明高线性补偿的电流平整电路的电路图;图3是本发明高线性补偿的电流平整电路在0.18μm CMOS工艺下的仿真结果图,该图中曲线O表示经过平整后的电源端的总电流,曲线P表示电流注入模块产生的补偿电流,曲线Q表示密码核心电流的电流。
具体实施方式
具体实施方式一:结合图1和图2说明本实施方式,本实施方式包括电流检测模块1和电流注入补偿模块2;
电流检测模块1,用于检测流经密码核心电路的电流Icore产生的变化电流ΔIcore,并转换变化电流ΔIcore为相应的变化电压ΔV,还用于将变化电压ΔV发送给电流注入补偿模块2;
电流注入补偿模块2,用于将变化电压ΔV线性转换为补偿电流ΔIR,并通过补偿电流ΔIR对变化电流Icore进行补偿,使总的电源端检测到的变化电流ΔItot被削平;
电流检测模块1分别设置有变化电流ΔIcore采集端和变化电压ΔV输出端;电流注入补偿模块2分别设置有变化电压ΔV输入端和补偿电流ΔIR输出端;电流检测模块1的变化电压ΔV输出端与电流注入补偿模块2的变化电压ΔV输入端连接;
电流注入补偿模块2由放大器A、第三PMOS管M3、第四PMOS管M4和第五NMOS管M5至第十NMOS管M10组成,
第三PMOS管M3的栅极与漏极短接并同时与第四PMOS管M4的栅极、第五NMOS管M5的漏极、第十NMOS管M10的漏极连接,
第五NMOS管M5的源极和第六NMOS管M6的漏极同时与放大器A的同相输入端连接,
第十NMOS管M10的栅极和第九NMOS管M9的栅极同时与放大器A的输出端连接,
第九NMOS管M9的源极和第八NMOS管M8的漏极同时与放大器A的反相输入端连接,
第九NMOS管M9的源极与第八NMOS管M8的漏极短接并反馈至放大器A的反相输入端构成负反馈;
第八NMOS管M8的源极与第七NMOS管M7的漏极连接,
第三PMOS管M3的源极、第四PMOS管M4的源极和第九NMOS管M9的漏极接电源端VDD,
第六NMOS管M6的源极、第七NMOS管M7的源极和第十NMOS管M10的源极接地,
第六NMOS管M6的栅极接第三偏置电压Vc,第七NMOS管M7的栅极接第四偏置电压Vd和第八NMOS管M8的栅极接第五偏置电压Ve;第三偏置电压Vc、第四偏置电压Vd和第五偏置电压Ve可从外部偏置电路获得;
第四PMOS管M4的漏极为电流注入补偿模块2的补偿电流ΔIR输出端;第四PMOS管M4的漏极与密码核心电路的地端连接,
第五NMOS管M5的栅极为电流注入补偿模块2的变化电压ΔV输入端,第五NMOS管M5的栅极接电流检测模块1中M2的漏极,
电路中:第五NMOS管M5用作源跟随器,第六NMOS管M6工作在放大区,第十NMOS管M10工作在饱和区;第九NMOS管M9的尺寸设计得较大,由于第七NMOS管M7、第八NMOS管M8和放大器A的调节作用,第九NMOS管M9的源极节点电压与第六NMOS管M6的漏源电压相等。
具体实施方式二:结合图2说明本实施方式,本实施方式与具体实施方式一不同点在于电流检测模块1由第一NMOS管M1、第二NMOS管M2、第十一NMOS管M11、第十二NMOS管M12,第十三PMOS管M13、第十四PMOS管M14、第十五PMOS管M15和电阻R1组成,
第一NMOS管M1的漏极为电流检测模块1的变化电流ΔIcore采集端,第一NMOS管M1的漏极与密码核心电路的地端同时与第十三PMOS管M13的栅极连接,
第一NMOS管M1的栅极、第二NMOS管M2的栅极、第十二NMOS管M12的漏极与第十四NMOS管M14的漏极连接,
第十一NMOS管M11的栅极、第十二NMOS管M12的栅极、第十一NMOS管M11的漏极与第十三PMOS管M13的漏极连接,
第十三PMOS管M13的源极、第十四PMOS管M14的源极与第十五PMOS管M15的漏极连接,
第二NMOS管M2的漏极与电阻R1的一端连接为电流检测模块1的变化电压ΔV输出端;第二NMOS管M2的漏极节点电压作为电流检测模块1的变化电压ΔV输出送至电流注入补偿模块2的变化电压ΔV输入端,即第五NMOS管M5的栅极,
电阻R1的一端与第十五PMOS管M15的源极接电源端VDD,
第一NMOS管M1的源极、第二NMOS管M2的源极、第十一NMOS管M11的源极和第十二NMOS管M12的源极接地,
第十四PMOS管M14的栅极接第二偏置电压Vb、第十五PMOS管M15的栅极接第一偏置电压Va,第一偏置电压Va和第二偏置电压Vb可从外部偏置电路获得。
其它组成和连接方式与具体实施方式一相同。
本发明内容不仅限于上述各实施方式的内容,其中一个或几个具体实施方式的组合同样也可以实现发明的目的。
本发明给出的电流平整电路解决方案细节如图2所示。电路中的Va、Vb、Vc、Vd与Ve等电压以及放大器正常工作所需的偏置电压均由偏置电路提供。其中电流检测模块1是一种改进电流镜结构(由第一NMOS管M1、第二NMOS管M2、第十一NMOS管M11、第十二NMOS管M12,第十三PMOS管M13、第十四PMOS管M14、第十五PMOS管M15和电阻R1组成)。第十一NMOS管M11至第十五PMOS管M15组成一个差分放大器,密码核心电路的地端电压VGND-C与第二偏置电压Vb(由外部偏置电路提供)作为差分放大器的输入,输出作为电流镜中第一NMOS管M1和第二NMOS管M2的栅压,通过反馈作用,将电流镜中的第一NMOS管M1的源漏电压固定在较低电压值,且变化范围很小。经过改进后的电流镜结构,可以在保证第一NMOS管M1和第二NMOS管M2始终工作在饱和区的前提下,不影响到密码核心电路本身的工作,能够快速准确的复制密码核心电路的电流变化值。第二NMOS管M2一侧将密码核心电路的变化电流转换为变化的电压。当设备电流增大ΔIcore时,使节点N1的电压下降ΔV,反之亦然。
电流注入补偿模块2将电流检测模块1传递过来的变化电压ΔV转换为补偿电流ΔIR,电流注入补偿模块2产生的补偿电流ΔIR是流经第六NMOS管M6和第十NMOS管M10两个MOS管的电流之和的复制,其中第六NMOS管M6工作在线性区,第十NMOS管M10工作在饱和区。经过合理设计电路参数,流经第六NMOS管M6与第十NMOS管M10的电流之和与输入电压能保持很高的线性关系。在图2中,第五NMOS管M5构成源跟随器,第六NMOS管M6的漏源电压可由下式得到:
V DS 6 = ΔV - V T 5 - ( 2 I D 6 / β 5 ) 1 2 ≈ ΔV - V T 5 - - - ( 1 )
其中β=μnCOX W/L。工作在线性区的第六NMOS管M6的漏电流的大小为:
I D 6 = β [ ( V GS 6 - V T 6 ) V DS 6 - 1 2 V DS 6 2 ] - - - ( 2 )
第十NMOS管M10工作在饱和区,忽略沟道长度调制效应时,其漏电流大小为:
I D 10 = 1 2 β ( V GS 10 - V T 10 ) 2 - - - ( 3 )
将式(2)和式(3)相加,即第六NMOS管M6与第十NMOS管M10中电流相加可得:
ΔI R = β [ ( V GS 6 - V T 6 ) V DS 6 - 1 2 V DS 6 2 ] + 1 2 β ( V GS 10 - V T 10 ) 2 - - - ( 4 )
假设VGS10-VT10=VDS6,则式(4)变为:
ΔIR=β(VGS6-VT6)(ΔV-VT5)                       (5)
通过设置VGS6-VT6为一个固定的第三偏置电压Vc,变化电压ΔV和输出补偿电流ΔIR之间就可以得到线性关系,β为其系数。
其中,VGS10-VT10=VDS6条件可以通过合理设计电路参数得到满足。放大器的同相输入端电压为漏源电压VDS6,反相输入端电压由于反馈也固定在VDS6,放大器输出电压为VGS10。将第九NMOS管M9的宽长比设计的较大,流过第九NMOS管M9的电流为Ib,则:
V GS 9 = V T 9 + ( 2 I b / β 9 ) 1 2 ≈ V T 9 - - - ( 6 )
所以,
VGS10VDS6+VGS9VDS6+VT9                              (7)
忽略第九NMOS管M9的体效应,则有
VT10≈VT9                                       (8)
于是有
VGS10--VT10=VDS6                                (9)
通过上述分析可知,如果暂不考虑运算放大器中失调电压影响或者其他因素,通过电流注入模块,电流检测模块1产生的ΔV能够高线性的转换补偿电流ΔIR。电流注入模块产生补偿电流ΔIR与密码核心电路的VGND-C端,与核心电路的电流变化ΔIcore相“抵消”,实现隐藏密码核心电流变化的效果。
为了评估本发明中高线性补偿的电流平整电路的平整效果,在0.18μm CMOS工艺下实现了该电路,并建立了一个能够反映密码核心电路电流变化情况的电路模型。在电流平整电路的仿真实验中,将该电路模型的电流曲线样本数据作为电流平整电路的激励源。由于密码设备的工作频率通常不高,重点评估了低频下的平整效果(VDD=1.8V,偏置电压Va,Ve=1V,Vb=200mV,Vc=1.8V,Vd=800mV,这些偏置电压能够容易从外部偏置电路获得),如图3所示。图3中,当密码核心电路电流的峰-峰值约为3.43mA时,总电源端的电流的峰-峰值约为0.18mA,由此可以计算得出抑制率约为95%,极大地削减了电源端电流信号的变化幅度,降低密码设备电流与数据的相关性(Current-to-Data Dependency,CDD),增加了DPA攻击的难度。

Claims (2)

1.一种高线性补偿的电流平整电路,其特征在于它包括电流检测模块(1)和电流注入补偿模块(2);
电流检测模块(1),用于检测流经密码核心电路的电流Icore产生的变化电流ΔIcore,并转换变化电流ΔIcore为相应的变化电压ΔV,还用于将变化电压ΔV发送给电流注入补偿模块(2);
电流注入补偿模块(2),用于将变化电压ΔV线性转换为补偿电流ΔIR,并通过补偿电流ΔIR对变化电流ΔIcore进行补偿,使总的电源端检测到的变化电流ΔItot被削平;
电流检测模块(1)分别设置有变化电流ΔIcore采集端和变化电压ΔV输出端;电流注入补偿模块(2)分别设置有变化电压ΔV输入端和补偿电流ΔIR输出端;电流检测模块(1)的变化电压ΔV输出端与电流注入补偿模块(2)的变化电压ΔV输入端连接;
电流注入补偿模块(2)由放大器A、第三PMOS管M3、第四PMOS管M4和第五NMOS管M5至第十NMOS管M10组成,
第三PMOS管M3的栅极与漏极短接并同时与第四PMOS管M4的栅极、第五NMOS管M5的漏极、第十NMOS管M10的漏极连接,
第五NMOS管M5的源极和第六NMOS管M6的漏极同时与放大器A的同相输入端连接,
第十NMOS管M10的栅极和第九NMOS管M9的栅极同时与放大器A的输出端连接,
第九NMOS管M9的源极和第八NMOS管M8的漏极同时与放大器A的反相输入端连接,
第八NMOS管M8的源极与第七NMOS管M7的漏极连接,
第三PMOS管M3的源极、第四PMOS管M4的源极和第九NMOS管M9的漏极接电源端VDD,
第六NMOS管M6的源极、第七NMOS管M7的源极和第十NMOS管M10的源极接地,
第六NMOS管M6的栅极接第三偏置电压Vc,第七NMOS管M7的栅极接第四偏置电压Vd和第八NMOS管M8的栅极接第五偏置电压Ve
第四PMOS管M4的漏极为电流注入补偿模块(2)的补偿电流ΔIR输出端;第四PMOS管M4的漏极与密码核心电路的地端连接,
第五NMOS管M5的栅极为电流注入补偿模块(2)的变化电压ΔV输入端。
2.根据权利要求1所述的一种高线性补偿的电流平整电路,其特征在于它电流检测模块(1)由第一NMOS管M1、第二NMOS管M2、第十一NMOS管M11、第十二NMOS管M12,第十三PMOS管M13、第十四PMOS管M14、第十五PMOS管M15和电阻R1组成,
第一NMOS管M1的漏极为电流检测模块(1)的变化电流ΔIcore采集端,第一NMOS管M1的漏极和第十三PMOS管M13的栅极同时与密码核心电路的地端连接,
第一NMOS管M1的栅极、第二NMOS管M2的栅极、第十二NMOS管M12的漏极与第十四NMOS管M14的漏极连接,
第十一NMOS管M11的栅极、第十二NMOS管M12的栅极、第十一NMOS管M11的漏极与第十三PMOS管M13的漏极连接,
第十三PMOS管M13的源极、第十四PMOS管M14的源极与第十五PMOS管M15的漏极连接,
第二NMOS管M2的漏极与电阻R1的一端连接为电流检测模块(1)的变化电压ΔV输出端;
电阻R1的一端与第十五PMOS管M15的源极接电源端VDD,
第一NMOS管M1的源极、第二NMOS管M2的源极、第十一NMOS管M11的源极和第十二NMOS管M12的源极接地,
第十四PMOS管M14的栅极接第二偏置电压Vb、第十五PMOS管M15的栅极接第一偏置电压Va
CN201210509155.9A 2012-12-03 2012-12-03 一种高线性补偿的电流平整电路 Expired - Fee Related CN102999077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210509155.9A CN102999077B (zh) 2012-12-03 2012-12-03 一种高线性补偿的电流平整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210509155.9A CN102999077B (zh) 2012-12-03 2012-12-03 一种高线性补偿的电流平整电路

Publications (2)

Publication Number Publication Date
CN102999077A true CN102999077A (zh) 2013-03-27
CN102999077B CN102999077B (zh) 2014-08-13

Family

ID=47927768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210509155.9A Expired - Fee Related CN102999077B (zh) 2012-12-03 2012-12-03 一种高线性补偿的电流平整电路

Country Status (1)

Country Link
CN (1) CN102999077B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283673A (zh) * 2014-10-09 2015-01-14 东南大学 密码电路系统的随机动态电压调节抗攻击方法及电路系统
CN107104591A (zh) * 2017-05-27 2017-08-29 成都为远信安电子科技有限公司 一种安全芯片抗差分功耗攻击的电源系统
CN108446556A (zh) * 2018-03-01 2018-08-24 北京智芯微电子科技有限公司 密码芯片的抗功耗分析电路和方法
CN109313863A (zh) * 2016-06-17 2019-02-05 阿姆有限公司 用于掩盖处理器的功耗的装置和方法
CN109617162A (zh) * 2018-12-17 2019-04-12 思瑞浦微电子科技(苏州)股份有限公司 一种充电电流线性度补偿的电路及其方法
CN110597339A (zh) * 2019-10-11 2019-12-20 哈尔滨理工大学 一种保护密码芯片免受功耗分析攻击的电路
CN110716604A (zh) * 2019-10-11 2020-01-21 哈尔滨理工大学 一种基于电流平整技术的抗功耗攻击的保护电路
CN113485511A (zh) * 2021-07-05 2021-10-08 哈尔滨工业大学(威海) 一种具有低温度系数的带隙基准电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360715A (zh) * 1999-05-11 2002-07-24 格姆普拉斯公司 在使用一种密钥动态加密算法的电子元件中的对抗方法
US20100067685A1 (en) * 2006-10-30 2010-03-18 Yoshitaka Okita Encryption device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360715A (zh) * 1999-05-11 2002-07-24 格姆普拉斯公司 在使用一种密钥动态加密算法的电子元件中的对抗方法
US20100067685A1 (en) * 2006-10-30 2010-03-18 Yoshitaka Okita Encryption device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
乐大珩: "抗功耗攻击的密码芯片电路级防护关键技术研究", 《中国博士学位论文全文数据库》 *
李海军: "加密芯片的旁道攻击防御对策研究", 《中国博士学位论文全文数据库》 *
童元满: "抗功耗攻击的安全SoC设计与实现关键技术研究", 《中国博士学位论文全文数据库》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283673A (zh) * 2014-10-09 2015-01-14 东南大学 密码电路系统的随机动态电压调节抗攻击方法及电路系统
CN109313863A (zh) * 2016-06-17 2019-02-05 阿姆有限公司 用于掩盖处理器的功耗的装置和方法
CN107104591A (zh) * 2017-05-27 2017-08-29 成都为远信安电子科技有限公司 一种安全芯片抗差分功耗攻击的电源系统
CN108446556A (zh) * 2018-03-01 2018-08-24 北京智芯微电子科技有限公司 密码芯片的抗功耗分析电路和方法
CN108446556B (zh) * 2018-03-01 2020-04-07 北京智芯微电子科技有限公司 密码芯片的抗功耗分析电路和方法
CN109617162A (zh) * 2018-12-17 2019-04-12 思瑞浦微电子科技(苏州)股份有限公司 一种充电电流线性度补偿的电路及其方法
CN109617162B (zh) * 2018-12-17 2022-08-09 思瑞浦微电子科技(苏州)股份有限公司 一种充电电流线性度补偿的电路及其方法
CN110597339A (zh) * 2019-10-11 2019-12-20 哈尔滨理工大学 一种保护密码芯片免受功耗分析攻击的电路
CN110716604A (zh) * 2019-10-11 2020-01-21 哈尔滨理工大学 一种基于电流平整技术的抗功耗攻击的保护电路
CN110716604B (zh) * 2019-10-11 2023-06-13 哈尔滨理工大学 一种基于电流平整技术的抗功耗攻击的保护电路
CN113485511A (zh) * 2021-07-05 2021-10-08 哈尔滨工业大学(威海) 一种具有低温度系数的带隙基准电路

Also Published As

Publication number Publication date
CN102999077B (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
CN102999077A (zh) 一种高线性补偿的电流平整电路
Das et al. ASNI: Attenuated signature noise injection for low-overhead power side-channel attack immunity
CN103729004B (zh) 一种偏置电流产生电路
US10263620B2 (en) Continuously charged isolated supply network
Singh et al. Exploring power attack protection of resource constrained encryption engines using integrated low-drop-out regulators
CN104283549A (zh) 一种基于mosfet零温度系数点的puf电路
CN103092252B (zh) 一种与电源无关的偏置电路
Addabbo et al. Self‐tunable chaotic true random bit generator in current‐mode CMOS circuit with nonlinear distortion analysis
CN105738789A (zh) Mos管参数退化的失效预警电路
Suresh et al. Robust metastability-based TRNG design in nanometer CMOS with sub-vdd pre-charge and hybrid self-calibration
Lin et al. An ultra-low power common-source-amplifier-based physical unclonable function
US7129797B2 (en) Wideband Gaussian white noise source
Yuan et al. CMOS RF design for reliability using adaptive gate–source biasing
Marble et al. Analysis of the dynamic behavior of a charge-transfer amplifier
CN107479620B (zh) 一种平方根项跨导电路
US20190074984A1 (en) Detecting unreliable bits in transistor circuitry
US10999083B2 (en) Detecting unreliable bits in transistor circuitry
Aimaier et al. Transistor sizing methodology for low noise charge sensitive amplifier with input transistor working in moderate inversion
Thompson et al. Integrated power signature generation circuit for iot abnormality detection
CN207908576U (zh) 电流传感器
CN110716604B (zh) 一种基于电流平整技术的抗功耗攻击的保护电路
KR20130047401A (ko) 해밍 웨이트 모델을 이용한 전력 분석공격 방지 논리회로 및 이를 포함하는 스마트 카드
Zhang et al. A HCI-hardened self-healing operational amplifier circuit
Laohavaleeson et al. Current flattening circuit for DPA countermeasure
Kamel et al. Towards securing low-power digital circuits with ultra-low-voltage vdd randomizers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140813

Termination date: 20151203

EXPY Termination of patent right or utility model