CN102983734A - 应用于升压型dc-dc开关电源中的软启动电路 - Google Patents

Abstract

本发明公开了一种应用于升压型DC-DC开关电源中的软启动电路，主要解决现有软启动电路存在过冲电压和浪涌电流，以及结构复杂的问题。该软启动电路包括斜波电压产生模块(1)和误差放大器(2)，该误差放大器(2)包括电流镜(21)和放大及补偿环路(22)；该斜波电压产生模块(1)为误差放大器(2)提供渐升电压信号Vss，该电流镜(21)为放大及补偿环路(22)提供电流信号，该放大及补偿环路(22)在启动阶段，输出的电压信号Vc跟随渐升电压信号Vss的上升而上升，启动结束后，基准电压信号V_REF和反馈电压信号V_FB进行比较放大，输出稳定的电压信号Vc。本发明采用斜波电压产生模块，简化了电路结构，提高了电路精度，降低了成本，减小了输出电压和电感电流的过冲值，可用于模拟集成电路。

Description

应用于升压型DC-DC开关电源中的软启动电路

技术领域

本发明属于电子电路技术领域，特别涉及应用于升压型DC-DC开关电源中的软启动电路，可用于模拟集成电路。

背景技术

LED自发明以来，以其寿命长、体积小、耗电低、响应时间快、易于调光调色等优点在各个领域得到了广泛的应用。在开关电源中，为得到足够的亮度，需要很多LED串联使用。但是，一般便携式设备的输出电压典型值为2.8V到3.6V，不能满足串联LED所需要的电压。因此，升压型转化器被广泛应用在LED驱动系统中。如图1所示，电源刚开始上电，其所在芯片的输入电压Vcc较低，误差放大器的反相输入端电压V_FB较低，远小于误差放大器的正相输入端电压V_REF，误差放大器的输出电压为高电平，从而使功率管的开关占空比较大，电感电流的平均值较大。上电结束后，由于功率管的开关占空比变小，导致电感电流和输出电压存在很大的尖峰，易烧坏发光二极管。针对这一问题，软启动电路应运而生。启动阶段误差放大器的正端输入电压V_SOFT逐渐上升，反馈电压V_FB逐渐上升，避免启动过程中输出电压的过冲现象。

上述软启动电路存在两个缺点，其一是电流镜电路提供的尾电流信号精度较低；其二是采用两个或多个D触发器控制误差放大器的正端输入电压V_SOFT缓慢上升，使其结构复杂、成本较高，从而造成软启动电路的实现难度较大。

发明内容

本发明的目的在于提供一种新型软启动电路，以解决现有技术结构复杂、成本较高、精度较低、实现难度较大的问题。

为实现上述目的，本发明包括：斜波电压产生模块1和误差放大器2；该误差放大器2，包括电流镜21和放大及补偿环路22，其中：

所述斜波电压产生模块1，设有三个输入端和一个输出端，其第一输入端F与其所在芯片的基准电流信号I2相连；其第二输入端G与其所在芯片的使能信号EN相连；其第三输入端H与其所在芯片的调节信号T1相连；其输出端I与误差放大器2相连，输出渐升电压信号Vss；

所述电流镜21，设有一个输入端和三个输出端，其输入端作为误差放大器2的第四输入端D，并与其所在芯片的基准电流信号I1相连；其第一输出端与放大及补偿环路22相连，输出镜像电流信号I3；其第二输出端与放大及补偿环路22相连，输出镜像电流信号I4；其第三输出端与放大及补偿环路22相连，输出镜像电流信号I5；

所述放大及补偿环路22，设有六个输入端和一个输出端，其第一输入端与电流镜21输入的镜像电流信号I3相连；其第二输入端与电流镜21输入的镜像电流信号I4相连；其第三输入端与电流镜21输入的镜像电流信号I5相连；其第四输入端作为误差放大器2的第一输入端A，并与斜波电压产生模块1输入的渐升电压信号Vss相连；其第五输入端作为误差放大器2的第二输入端B，并与其所在芯片的的反馈电压V_FB相连；其第六输入端作为误差放大器2的第三输入端C，并与其所在芯片的基准电压V_REF相连；其输出端在启动阶段，输出的电压信号Vc跟随渐升电压信号Vss的上升而上升，启动结束后，基准电压信号V_REF和反馈电压信号V_FB进行比较放大，输出稳定的电压信号Vc。

作为优选，上述软启动电路的斜波电压产生模块1，由10个NMOS管、7个PMOS管、4个反相器、施密特触发器S1、第三电容C3和第四电容C4连接组成，其中：

第十一PMOS管MP11，其栅极与第四反相器I4的输出端相连，其源极作为斜波电压产生模块1的输入端F，并与其所在芯片的基准电流信号I2相连，其漏极与第十NMOS管MN10的漏极相连；

第十NMOS管MN10与第十一NMOS管MN11，其栅极相连，构成电流镜结构；第十NMOS管MN10的源极与第十二NMOS管MN12的漏极相连；第十一NMOS管MN11的漏极与第十七PMOS管MP17的漏极相连，第十一NMOS管MN11的源极与第十七NMOS管MN17的漏极相连；

第十二NMOS管MN12、第十三NMOS管MN13与第十四NMOS管MN14，其栅极相连构成电流镜结构；第十三NMOS管MN13的漏极与第十六NMOS管MN16的源极相连；第十四NMOS管MN14的漏极与第十四PMOS管MP14的漏极相连；

第十三PMOS管MP13、第十四PMOS管MP14与第十五PMOS管MP15，其栅极相连，构成电流镜结构；第十四PMOS管MP14的漏极与第十六PMOS管MP16的漏极相连；第十五PMOS管MP15的漏极与第十六PMOS管MP16的源极相连；第十六PMOS管MP16的栅极与其所在芯片的调节信号T1相连；第十三PMOS管MP13的漏极与第三电容C3的一端相连；

第十七NMOS管MN17的栅极与第十七PMOS管MP17的栅极相连，并与第三与非门I3的输出端相连；第三与非门I3，其第一输入端与其所在芯片的使能信号EN相连，其第二输入端与第二反相器I2的输出端相连；第二反相器I2的输入端与第一反相器的输出端相连；

第十八NMOS管MN18与第十六NMOS管MN16串联跨接于其所在芯片的电源电压Vcc与第十三NMOS管MN13的漏极之间，其公共端作为斜波电压产生模块1的输出端I，输出渐升电压信号Vss；第十八NMOS管MN18的栅极与第十三PMOS管MP13的漏极相连；第十六NMOS管MN16的栅极与施密特触发器S1的输出端相连；施密特触发器S1的输入端与第四电容C4的一端相连。

作为优选，上述软启动电路的电流镜21，由2个NMOS管和4个PMOS管连接组成，其中：

第一NMOS管MN1与第二NMOS管MN2，其栅极相连，构成电流镜结构，其源极相连，并连接到地；第一NMOS管MN1的漏极，作为误差放大器2的第四输入端D，并与其所在芯片的基准电流信号I1相连；第二NMOS管MN2的漏极与第一PMOS管MP1的漏极相连；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3与第四PMOS管MP4，其栅极分别相连，构成电流镜结构；其源极相连，并与其所在芯片的电源电压Vcc相连；第二PMOS管MP2的漏极作为电流镜21的第一输出端，输出镜像电流信号I3；第三PMOS管MP3的漏极作为电流镜21的第二输出端，输出镜像电流信号I4；第四PMOS管MP4的漏极作为电流镜21的第三输出端，输出镜像电流信号I5；

作为优选，上述软启动电路的放大及补偿环路22，由6个NMOS管、6个PMOS管、第一电容C1、第二电容C2和电阻R1连接组成，其中：

第七PMOS管MP7的源极与第八PMOS管MP8的源极相连，并与电流镜21输入的镜像电流信号I4相连；第七PMOS管MP7的栅极与第九PMOS管MP9的源极相连；第九PMOS管MP9的栅极，与其所在芯片的反馈电压V_FB相连；第九PMOS管MP9的漏极与电流镜21输入的镜像电流信号I3相连；第七PMOS管MP7的漏极与第五NMOS管MN5的漏极相连；第八PMOS管MP8的栅极与第十PMOS管MP10的源极相连；第十PMOS管MP10的栅极与其所在芯片的基准电压V_REF相连；第十PMOS管MP10的漏极与电流镜21输入的镜像电流信号I5相连；第八PMOS管MP8的漏极与第六NMOS管MN6的漏极相连；

第四NMOS管MN4与第五NMOS管MN5，其栅极相连，构成电流镜结构；第四NMOS管MN4的漏极与第三NMOS管MN3的源极相连；

第六NMOS管MN6与第七NMOS管MN7，其栅极相连，构成电流镜结构；第七NMOS管MN7的漏极与第六PMOS管MP6的漏极相连，作为误差放大器2的输出端E，输出无尖峰的电压信号Vc；

第五PMOS管MP5与第六PMOS管MP6，其栅极相连，构成电流镜结构；第五PMOS管MP5的漏极与第三NMOS管MN3的漏极相连；第三NMOS管MN3的栅极与斜波电压产生模块1输入的渐升电压信号Vss相连；

第八NMOS管MN8，其栅极与漏极相连，并与第六PMOS管MP6的漏极相连，其源极与第四NMOS管MN4的漏极相连；

电阻R1与第一电容C1串联，并与第二电容C2并联跨接于第七NMOS管MN7的漏极与地之间，起环路补偿的作用；

本发明由于采用斜波电压产生模块，简化了电路结构，提高了电路的精度，降低了成本，减小了输出电压和电感电流的过冲值。

附图说明

图1为传统软启动电路原理图；

图2为本发明的结构框图；

图3为本发明中斜波电压产生模块原理图；

图4为本发明中误差放大器原理图。

具体实施说明

以下参照附图对本发明作进一步详细描述

参考图2，本发明的软启动电路包括：斜波电压产生模块1和误差放大器2，其中误差放大器2，包括电流镜21和放大及补偿环路22。

所述电流镜21，其输入端作为误差放大器2的第四输入端D，并与其所在芯片的基准电流信号I1相连；该电流镜21的第一输出端与放大及补偿环路22相连，输出镜像电流信号I3，该电流镜21的第二输出端与放大及补偿环路22相连，输出镜像电流信号I4，该电流镜21的第三输出端与放大及补偿环路22相连，输出镜像电流信号I5。

所述放大及补偿环路22，其第一输入端与电流镜21输入的镜像电流信号I3相连，该放大及补偿环路22的第二输入端与电流镜21输入的镜像电流信号I4相连，该放大及补偿环路22的第三输入端与电流镜21输入的镜像电流信号I5相连，该放大及补偿环路22的第四输入端作为误差放大器2的第一输入端A，并与斜波电压产生模块1输入的渐升电压信号Vss相连，该放大及补偿环路22的第五输入端作为误差放大器2的第二输入端B，并与其所在芯片的的反馈电压V_FB相连，该放大及补偿环路22的第六输入端作为误差放大器2的第三输入端C，并与其所在芯片的基准电压V_REF相连，该放大及补偿环路22的输出端在启动阶段，输出的电压信号Vc跟随渐升电压信号Vss的上升而上升，启动结束后，基准电压信号V_REF和反馈电压信号V_FB进行比较放大，输出稳定的电压信号Vc。

所述斜波电压产生模块1，其第一输入端F与其所在芯片的基准电流信号I2相连，该斜波电压产生模块1的第二输入端G与其所在芯片的使能信号EN相连，该斜波电压产生模块1的第三输入端H与其所在芯片的调节信号T1相连，该斜波电压产生模块1的输出端I输出渐升电压信号Vss。

参照图3，本发明的斜波电压产生模块1包括10个NMOS管、7个PMOS管和4个反相器，即第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、施密特触发器S1、第三电容C3和第四电容C4，其中：

第十一PMOS管MP11，其栅极与第四反相器I4的输出端相连，其源极作为斜波电压产生模块1的输入端F，并与其所在芯片的基准电流信号I2相连，通过控制基准电流信号I2对第三电容C3的充电时间，保证固定斜率上升的渐升电压V_SS的稳定性；其漏极与第十NMOS管MN10的漏极相连；

第十NMOS管MN10与第十一NMOS管MN11，其栅极相连，构成电流镜结构；第十NMOS管MN10的源极与第十二NMOS管MN12的漏极相连；

第十一NMOS管MN11的漏极与第十七PMOS管MP17的漏极相连，第十一NMOS管MN11的源极与第十七NMOS管MN17的漏极相连；

第十二NMOS管MN12、第十三NMOS管MN13和第十四NMOS管MN14，其栅极相连构成电流镜结构，其源极相连，并连接到地；

第十三NMOS管MN13的漏极与第十六NMOS管MN16的源极相连；

第十四NMOS管MN14的漏极与第十四PMOS管MP14的漏极相连；

第十三PMOS管MP13、第十四PMOS管MP14和第十五PMOS管MP15，其栅极相连，构成电流镜结构，其源极相连，并与其所在芯片的电源电压Vcc相连；

第十四PMOS管MP14的漏极与第十六PMOS管MP16的漏极相连；

第十五PMOS管MP15的漏极与第十六PMOS管MP16的源极相连；

第十六PMOS管MP16的栅极作为斜波电压产生模块1的第三输入端H，并与其所在芯片的调节信号T1相连；

第十七NMOS管MN17的栅极与第十七PMOS管MP17的栅极相连，并与第三与非门I3的输出端相连；

第十三PMOS管MP13的漏极与第三电容C3的一端相连，第三电容C3的另一端连接到地；

第三与非门I3，其第一输入端作为斜波电压产生模块1的第二输入端G，并与其所在芯片的使能信号EN相连，其第二输入端与第二反相器I2的输出端相连；

第二反相器I2的输入端与第一反相器的输出端相连；

第十八NMOS管MN18与第十六NMOS管MN16串联跨接于其所在芯片的电源电压Vcc与第十三NMOS管MN13的漏极之间，其公共端作为斜波电压产生模块1的输出端I，输出渐升电压信号Vss；

第十八NMOS管MN18的栅极与第十三PMOS管MP13的漏极相连；

第十六NMOS管MN16的栅极与施密特触发器S1的输出端相连；

施密特触发器S1的输入端与第四电容C4的一端相连；第四电容C4的另一端连接到地；

在软启动电路上电时，软启动过程时间由斜波电压产生模块1输出的渐升电压信号V_SS的上升斜率决定，渐升电压信号V_SS的上升斜率由斜波电压产生模块1输入的基准电流I1和第三电容C3决定；第三电容C3控制斜波电压产生模块1输出的渐升电压信号V_SS的斜率大小，施密特触发器S1控制渐升电压信号V_SS的最大电压值，第一反相器I1、第二反相器I2起滤波整形的作用，第四反相器I4的输出电压控制第十一PMOS管MP11和第九NMOS管MN9的导通与关断，第四反相器I4输出高电平时，渐升电压信号V_SS拉低，第四反相器I4输出低电平时，软启动电路正常工作，第三与非门I3的输出控制第十七NMOS管MN17和第十七PMOS管MP17的导通与关断，进而控制第三电容C3的充放电。斜波电压产生模块1输出的渐升电压信号V_SS控制误差放大器2的输出电压V_C，在软启动阶段误差放大器2的输出电压V_C等于渐升电压V_SS，结合升压型DC-DC芯片的环路工作原理，误差放大器2的输出值V_C越大，其所在芯片开关管的占空比越大，斜波电压产生模块1输出的电压信号V_C缓慢上升至稳定，开关管占空比缓慢变大，避免了输出电压和电感电流的过冲。

参考图4，本发明运算放大器2中的电流镜21和放大及补偿环路22，其电路结构如下：

所述电流镜21，包括2个NMOS管和4个PMOS管，即第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，其中：

第一NMOS管MN1与第二NMOS管MN2，其栅极相连，构成电流镜结构，其源极相连，并连接到地；第一NMOS管MN1的漏极，作为误差放大器2的第四输入端D，并与其所在芯片的基准电流信号I1相连，该基准电流I1可决定误差放大器2工作电流的大小；第二NMOS管MN2的漏极与第一PMOS管MP1的漏极相连；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，其栅极分别相连，构成电流镜结构，其源极相连，并与其所在芯片的电源电压Vcc相连；第二PMOS管MP2的漏极作为电流镜21的第一输出端，并与放大及补偿环路22相连，输出镜像电流信号I3；第三PMOS管MP3的漏极作为电流镜21的第二输出端，并与放大及补偿环路22相连，输出镜像电流信号I4；第四PMOS管MP4的漏极作为电流镜21的第三输出端，并与放大及补偿环路22相连，输出镜像电流信号I5。

所述放大及补偿环路22，包括6个NMOS管和6个PMOS管，即第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第一电容C1、第二电容C2和电阻R1，其中：

第七PMOS管MP7，其源极与第八PMOS管MP8的源极相连，并与电流镜21输入的镜像电流信号I4相连；其栅极与第九PMOS管MP9的源极相连；其漏极与第五NMOS管MN5的漏极相连；

第九PMOS管MP9，其栅极作为误差放大器2的第二输入端Ｂ，并与其所在芯片的反馈电压V_FB相连，该反馈电压V_FB可确定发光二极管的电流；其漏极与电流镜21输入的镜像电流信号I3相连；

第十PMOS管MP10，其源极与第八PMOS管MP8的栅极相连；其栅极作为误差放大器2的第三输入端C，并与其所在芯片的基准电压V_REF相连，该基准电压V_REF用来确定反馈电压V_FB的大小；其漏极与电流镜21输入的镜像电流信号I5相连；

第八PMOS管MP8的漏极与第六NMOS管MN6的漏极相连；

第九PMOS管MP9和第十PMOS管MP10用来降低所输入共模电压，确保正常工作时误差放大器2中的每个MOS管都工作在饱和区；

第四NMOS管MN4与第五NMOS管MN5，其栅极相连，构成电流镜结构，其源极相连，并连接到地；

第四NMOS管MN4的漏极与第三NMOS管MN3的源极相连；

第六NMOS管MN6与第七NMOS管MN7，其栅极相连，构成电流镜结构，其源极相连，并连接到地；

第七NMOS管MN7的漏极与第六PMOS管MP6的漏极相连，并作为误差放大器2的输出端E，输出无尖峰电压信号Vc；

第五PMOS管MP5与第六PMOS管MP6，其栅极相连，构成电流镜结构，其源极相连，并连接到地；

第五PMOS管MP5的漏极与第三NMOS管MN3的漏极相连；

第三NMOS管MN3的栅极作为误差放大器2的输入端A，并与斜波电压产生模块1输入的渐升电压信号Vss相连，误差放大器2在上电阶段的输出电压Vc仅由渐升电压信号Vss控制，实现输出电压Vc平稳升上，上电结束后，通过误差放大器2中的负反馈环路保证其所在芯片的基准电压V_REF和反馈电压V_FB相等，从而第三NMOS管MN3与第八NMOS管MN8共同作用使其所在芯片的开关管占空比突变减小，输出电压Vc的尖峰值变小；

第八NMOS管MN8，其栅极与漏极相连，并与第六PMOS管MP6的漏极相连，其源极与第四NMOS管MN4的漏极相连；

电阻R1与第一电容C1串联，并与第二电容C2并联跨接于第七NMOS管MN7的漏极与地之间；电阻R1和第一电容C1起到补偿环路稳定性的作用。

本发明的具体工作原理如下：

当斜波电压产生模块1输入的使能信号EN为低电平时，渐升电压信号V_SS为低电平；斜波电压产生模块1输入的调节信号T1通过调节第一电容C1的电流，进而调节斜波电压产生模块输出渐升电压信号Vss的时间；当其所在芯片的输入电压Vcc达到芯片正常工作电压范围时，使能信号EN变为高电平，软启动电路开始工作。在刚开始工作时，第三电容C3上的电压为零，第十七NMOS管关断，第三电容C3处于充电状态，当第三电容C3上的电压到达第十一NMOS管MN11的源极电压时，仅由第十三PMOS管MP13给第三电容C3充电，该充电电流由其所在芯片的基准电流信号I1决定。在充电过程中，第三电容C3上的电压逐渐变大，经过第十八NMOS管MN18的跟随，渐升电压V_SS逐渐上升，当渐升电压V_SS的值达到施密特触发器S1的翻转电压时，施密特触发器S1输出端变为低电平，第十二PMOS管MP12导通，第十六NMOS管MN16关断，渐升电压V_SS被拉为高电平，此后，渐升电压V_SS将一直保持高电平，软启动过程结束。

软启动时间t的表达式如下：

$t=\frac{(V_{\mathrm{SMIT}}+V_{\mathrm{GS}18}-V_{\mathrm{GS}12})*C3}{I_{M13}}$

式中，V_SMIT为施密特触发器S1的翻转电压，V_GS16为第十六NMOS管的栅源电压差，V_GS4为第四NMOS管M4的栅源电压差，I_M15为第十五PMOS管上的电流：

I_M13＝βI_REF

式中，I_REF为其所在芯片的基准电流，β为第十一NMOS管MN11的宽长比与第十五PMOS管MP15的宽长比的比值。

误差放大器2的反相输入端输入的反馈电压V_FB可确定发光二极管的电流；其所在芯片的基准电流I1可确定误差放大器2的工作电流；第三NMOS管MN3和第八NMOS管MN8的宽长比相同，软启动电路上电时，误差放大器2输出的电压信号V_C会跟随斜波电压产生模块1输出的渐升电压V_SS逐渐上升，此时电压信号V_C的值为：

Vc＝Vss-V_GS3+V_GS8，

式中，V_GS3为第三NMOS管MN3的栅源电压差，V_GS8为第八NMOS管MN8的栅源电压差。电压信号V_C上升过程中，反馈电压V_FB也会逐渐上升，当反馈电压V_FB与基准电压V_REF相等时，电压信号V_C将停止上升，达到稳定，软启动过程结束；

软启动电路结束后，V_SS仍会继续上升，直到到达施密特触发器的翻转电压V_SMIT后，反馈电压V_FB将跳变到电源电压V_CC，第三NMOS管MN3工作在深线性区，相当于导线。此时，第八NMOS管MN8的源极电压V_S为：

V_S＝Vcc-V_GS5-V_DS3

式中，V_GS5为第五PMOS管MP5的栅源电压差，V_DS3为第三NMOS管MN3的漏源电压差。

以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (4)

1.一种应用于升压型DC-DC开关电源中的软启动电路，其特征在于：它包括斜波电压产生模块（1）和误差放大器（2），该误差放大器（2），包括电流镜（21）和放大及补偿环路（22），其中：

所述斜波电压产生模块（1），设有三个输入端和一个输出端，其第一输入端F与其所在芯片的基准电流信号I2相连；其第二输入端G与其所在芯片的使能信号EN相连；其第三输入端H与其所在芯片的调节信号T1相连；其输出端I与误差放大器（2）相连，输出渐升电压信号Vss；

所述电流镜（21），设有一个输入端和三个输出端，其输入端作为误差放大器（2）的第四输入端D，并与其所在芯片的基准电流信号I1相连；其第一输出端与放大及补偿环路（22）相连，输出镜像电流信号I3；其第二输出端与放大及补偿环路（22）相连，输出镜像电流信号I4；其第三输出端与放大及补偿环路（22）相连，输出镜像电流信号I5；

所述放大及补偿环路（22），设有六个输入端和一个输出端，其第一输入端与电流镜（21）输入的镜像电流信号I3相连；其第二输入端与电流镜（21）输入的镜像电流信号I4相连；其第三输入端与电流镜（21）输入的镜像电流信号I5相连；其第四输入端作为误差放大器（2）的第一输入端A，并与斜波电压产生模块（1）输入的渐升电压信号Vss相连；其第五输入端作为误差放大器（2）的第二输入端B，并与其所在芯片的的反馈电压V_FB相连；其第六输入端作为误差放大器（2）的第三输入端C，并与其所在芯片的基准电压V_REF相连；其输出端在启动阶段，输出的电压信号Vc跟随渐升电压信号Vss的上升而上升，启动结束后，基准电压信号V_REF和反馈电压信号V_FB进行比较放大，输出稳定的电压信号Vc。

2.根据权利要求1所述的软启动电路，其特征在于斜波电压产生模块（1），由10个NMOS管、7个PMOS管、4个反相器、施密特触发器S1、第三电容C3和第四电容C4连接组成，其中：

第十一PMOS管MP11，其栅极与第四反相器I4的输出端相连，其源极作为斜波电压产生模块（1）的输入端F，并与其所在芯片的基准电流信号I2相连，其漏极与第十NMOS管MN10的漏极相连；

第十NMOS管MN10与第十一NMOS管MN11，其栅极相连，构成电流镜结构；第十NMOS管MN10的源极与第十二NMOS管MN12的漏极相连；第十一NMOS管MN11的漏极与第十七PMOS管MP17的漏极相连，第十一NMOS管MN11的源极与第十七NMOS管MN17的漏极相连；

第十二NMOS管MN12、第十三NMOS管MN13与第十四NMOS管MN14，其栅极相连构成电流镜结构；第十三NMOS管MN13的漏极与第十六NMOS管MN16的源极相连；第十四NMOS管MN14的漏极与第十四PMOS管MP14的漏极相连；

第十三PMOS管MP13、第十四PMOS管MP14与第十五PMOS管MP15，其栅极相连，构成电流镜结构；第十四PMOS管MP14的漏极与第十六PMOS管MP16的漏极相连；第十五PMOS管MP15的漏极与第十六PMOS管MP16的源极相连；第十六PMOS管MP16的栅极与其所在芯片的调节信号T1相连；第十三PMOS管MP13的漏极与第三电容C3的一端相连；

第十七NMOS管MN17的栅极与第十七PMOS管MP17的栅极相连，并与第三与非门I3的输出端相连；第三与非门I3，其第一输入端与其所在芯片的使能信号EN相连，其第二输入端与第二反相器I2的输出端相连；第二反相器I2的输入端与第一反相器的输出端相连；

第十八NMOS管MN18与第十六NMOS管MN16串联跨接于其所在芯片的电源电压Vcc与第十三NMOS管MN13的漏极之间，其公共端作为斜波电压产生模块（1）的输出端I，输出渐升电压信号Vss；第十八NMOS管MN18的栅极与第十三PMOS管MP13的漏极相连；第十六NMOS管MN16的栅极与施密特触发器S1的输出端相连；施密特触发器S1的输入端与第四电容C4的一端相连。

3.根据权利要求1所述的软启动电路，其特征在于电流镜（21），由2个NMOS管和4个PMOS管连接组成，其中：

第一NMOS管MN1与第二NMOS管MN2，其栅极相连，构成电流镜结构，其源极相连，并连接到地；第一NMOS管MN1的漏极，作为误差放大器（2）的第四输入端D，并与其所在芯片的基准电流信号I1相连；第二NMOS管MN2的漏极与第一PMOS管MP1的漏极相连；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3与第四PMOS管MP4，其栅极分别相连，构成电流镜结构；其源极相连，并与其所在芯片的电源电压Vcc相连；第二PMOS管MP2的漏极作为电流镜（21）的第一输出端，输出镜像电流信号I3；第三PMOS管MP3的漏极作为电流镜（21）的第二输出端，输出镜像电流信号I4；第四PMOS管MP4的漏极作为电流镜（21）的第三输出端，输出镜像电流信号I5。

4.根据权利要求1所述的软启动电路，其特征在于放大及补偿环路（22），包括6个NMOS管、6个PMOS管、电阻R1、第一电容C1和第二电容C2，其中：

第七PMOS管MP7的源极与第八PMOS管MP8的源极相连，并与电流镜（21）输入的镜像电流信号I4相连；第七PMOS管MP7的栅极与第九PMOS管MP9的源极相连；第九PMOS管MP9的栅极与其所在芯片的反馈电压V_FB相连；第九PMOS管MP9的漏极与电流镜（21）输入的镜像电流信号I3相连；第七PMOS管MP7的漏极与第五NMOS管MN5的漏极相连；第八PMOS管MP8的栅极与第十PMOS管MP10的源极相连；第十PMOS管MP10的栅极与其所在芯片的基准电压V_REF相连；第十PMOS管MP10的漏极与电流镜（21）输入的镜像电流信号I5相连；第八PMOS管MP8的漏极与第六NMOS管MN6的漏极相连；

第四NMOS管MN4与第五NMOS管MN5，其栅极相连，构成电流镜结构；第四NMOS管MN4的漏极与第三NMOS管MN3的源极相连；

第六NMOS管MN6与第七NMOS管MN7，其栅极相连，构成电流镜结构；第七NMOS管MN7的漏极与第六PMOS管MP6的漏极相连，作为误差放大器（2）的输出端E，输出无尖峰的电压信号Vc；

第五PMOS管MP5与第六PMOS管MP6，其栅极相连，构成电流镜结构；第五PMOS管MP5的漏极与第三NMOS管MN3的漏极相连；第三NMOS管MN3的栅极与斜波电压产生模块（1）输入的渐升电压信号Vss相连；

第八NMOS管MN8，其栅极与漏极相连，并与第六PMOS管MP6的漏极相连，其源极与第四NMOS管MN4的漏极相连；

电阻R1与第一电容C1串联，并与第二电容C2并联跨接于第七NMOS管MN7的漏极与地之间，起环路补偿的作用。

Images