[go: up one dir, main page]

CN102956574A - 小基板存储卡封装构造 - Google Patents

小基板存储卡封装构造 Download PDF

Info

Publication number
CN102956574A
CN102956574A CN201110245306XA CN201110245306A CN102956574A CN 102956574 A CN102956574 A CN 102956574A CN 201110245306X A CN201110245306X A CN 201110245306XA CN 201110245306 A CN201110245306 A CN 201110245306A CN 102956574 A CN102956574 A CN 102956574A
Authority
CN
China
Prior art keywords
substrate
package structure
storage card
card package
bearing seat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110245306XA
Other languages
English (en)
Inventor
黄宛玉
苏庭锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN201110245306XA priority Critical patent/CN102956574A/zh
Publication of CN102956574A publication Critical patent/CN102956574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种小基板存储卡封装构造，以一具有开孔的金属承载座取代现有基板的承载功能，以缩小基板的尺寸。一基板贴设于金属承载座的下方。第一晶片设置于该基板上并位于该开孔内。第二晶片设置于金属承载座上并且不覆盖该开孔。一卡片形的封胶体密封金属承载座、该基板的上表面、第一晶片以及第二晶片。该基板的外形小于封胶体的外形，并且该基板具有一凹凸不平的侧边并被封胶体包覆，以使该基板的下表面贴平于封胶体的底面并增加基板与封胶体的结合力。

Description

小基板存储卡封装构造
技术领域
本发明有关于半导体装置，特别有关于一种小基板存储卡封装构造。
背景技术
早期存储卡封装构造中所使用的晶片承载体为与存储卡相同尺寸的基板，如美国专利第7,094,633号所揭示的技术。在封装制程中，多个基板一体连接于一基板条内，晶片设置于基板条上，再予以模封，最后切割基板条以切单形成存储卡的外形。然而，基板的裁切侧面会显露在封胶体的周边，不仅抗湿性与产品可靠度较差，此外，在周边应力下存储卡等尺寸的基板容易由存储卡剥离。
为了降低存储卡封装构造的封装成本，有人尝试使用导线架取代基板，如美国专利第7,488,620号所揭示的技术。导线架提供有引线与接触指。然而，导线架不容易作到足够且适当的线路布局，常需要复杂或较长的打线连接，并且晶片表面可能需要额外制作出重配置线路层，相对地造成晶片成本提高。
发明内容
为了解决上述问题，本发明揭示一种小基板存储卡封装构造，包含一具有开孔的金属承载座、一贴设于该金属承载座下方的基板、一第一晶片、至少一第二晶片以及一卡片形的封胶体。该基板具有一显露于该开孔的上表面以及一表面设置有多个接触指的下表面。该第一晶片设置于该基板上并位于该开孔内。该第二晶片设置于该金属承载座上并且不覆盖该开孔。该封胶体密封该金属承载座、该基板的该上表面、该第一晶片以及该第二晶片。其中，该基板的外形小于该封胶体的外形，并且该基板具有一凹凸不平的侧边并被该封胶体包覆，以使该基板的该下表面贴平于该封胶体的一底面内并增加该基板与该封胶体的结合力。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的小基板存储卡封装构造中，该基板的该侧边可具有一凹凸曲折的截面。
在前述的小基板存储卡封装构造中，该基板的该侧边可具有一导角缺口的截面。
在前述的小基板存储卡封装构造中，该基板的该侧边在该上表面可为凹凸波浪形。
在前述的小基板存储卡封装构造中，该基板的该侧边可相对远离该封胶体的一插接侧。
在前述的小基板存储卡封装构造中，该金属承载座的周边可连接有多个支撑系条，其往该封胶体的非插接侧延伸。
在前述的小基板存储卡封装构造中，该些支撑系条的宽度往该封胶体的非插接侧逐渐缩小。
在前述的小基板存储卡封装构造中，另可包含有多个焊线，电性连接该第二晶片至该基板的该上表面。
在前述的小基板存储卡封装构造中，该开孔可为U形开放孔，该金属承载座更具有至少一打线槽孔，延伸平行于该开孔的开放口两端。
在前述的小基板存储卡封装构造中，另可包含有多个被动元件，设置于该基板上并位于该开孔内。
本发明提供的小基板存储卡封装构造，能在存储卡内安装小基板以降低成本，并且不会有因周边与中央应力导致基板由存储卡剥离或发生裂痕的问题。
附图说明
图1：依据本发明的一第一较佳实施例，一种小基板存储卡封装构造的截面示意图。
图2：依据本发明的一第一较佳实施例，该小基板存储卡封装构造透视其封胶体的上视示意图。
图3：依据本发明的一第一较佳实施例，该小基板存储卡封装构造于其基板侧边的局部放大截面示意图。
图4：依据本发明的一第一较佳实施例之变化例，该小基板存储卡封装构造于其基板侧边的局部放大截面示意图。
图5：依据本发明的一第一较佳实施例的变化例，该小基板存储卡封装构造的基板上表面示意图。
图6：依据本发明的一第二较佳实施例，另一种小基板存储卡封装构造的截面示意图。
【主要元件符号说明】
100小基板存储卡封装构造；
110金属承载座；
111开孔；112支撑系条；
113打线槽孔；114固定胶带；
120基板；
121上表面；122下表面；
123接触指；124凹凸不平的侧边；
124’凹凸不平的侧边；124”凹凸不平的侧边；
130第一晶片；131凸块；
140第二晶片；141焊垫；
150封胶体；151底面；
152插接侧；153非插接侧；
160焊线；170被动元件；
200小基板存储卡封装构造；
280焊线。
具体实施方式
以下将配合所附图示详细说明本发明的实施例，然应注意的是，该些图示均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的元件布局可能更为复杂。
依据本发明的第一较佳实施例，一种小基板存储卡封装构造100举例说明于图1的截面示意图、图2透视其封胶体的上视示意图以及图3的局部放大截面示意图。该小基板存储卡封装构造100主要包含一具有开孔111的金属承载座110、一基板120、一第一晶片130、至少一第二晶片140以及一卡片形的封胶体150。
如图1及图2所示，该金属承载座110具有如现有导线架的金属材质但可不具有现有导线架的引线结构。在本实施例中，该金属承载座110的周边可连接有多个支撑系条112，其往该封胶体150的非插接侧153延伸。因此，在封装制程中，借由该些支撑系条112可串连多个金属承载座以成为一种可大量生产与一次模封的金属承载件。较佳地，该些支撑系条112的宽度往该封胶体150的非插接侧153逐渐缩小，故在切单之后，该些支撑系条112在该封胶体150的插接侧152不会有外露金属切面，而且显露在该封胶体150的非插接侧153的外露金属切面亦具有较小的面积，以避免大面积金属氧化造成的存储卡产品的品质降低。
该基板120贴设于该金属承载座110下方，可利用一固定胶带114粘接该基板120的上表面周边至该金属承载座110的底部。再如图1及图2所示，该基板120具有一显露于该开孔111的上表面121以及一表面设置有多个接触指123的下表面122。该些接触指123作为该小基板存储卡封装构造100的外接端子，其表面可镀金。而该基板120本身具有上下表面导通的线路结构，例如BT、FR-4印刷电路板或陶瓷电路板。并且，该基板120的外形小于该封胶体150的外形，在此所称的「外形」为由上往下或由下往上观看的轮廓外形，例如该基板120的上表面121周边图形比对至该封胶体150的顶面周边图形，或者是该基板120的下表面122周边图形比对至该封胶体150的底面151周边图形。在本实施例中，该基板120的下表面122面积不大于该封胶体150的底面151的二分之一。
该第一晶片130设置于该基板120上并位于该开孔111内。该第一晶片130的设置方法可为覆晶接合或是一般粘晶结合，在本实施例中，是利用多个凸块131结合该第一晶片130与该基板120并达到两者之间的电性连接。在一更具体结构中，该小基板存储卡封装构造100另可包含有多个被动元件170，如电感、电容，亦设置于该基板120上并位于该开孔111内。在本实施例中，该第一晶片130可为一控制器晶片。
该第二晶片140设置于该金属承载座110上并且不覆盖该开孔111。在存储卡封装制程中，可先将裁切好适当尺寸的基板120先贴附于该金属承载座110，再安装该第一晶片130与该第二晶片140，而晶片的安装顺序则不受限制。在本实施例中，该第二晶片140可为一记忆体晶片，如NAND flash晶片。在一具体结构中，该小基板存储卡封装构造100另可包含有多个焊线160，电性连接该第二晶片140的焊垫141至该基板120的该上表面121。此外，如图2所示，在本实施例中，该开孔111可为U形开放孔，使得该金属承载座110用以承载该基板120的一部位成为U形支撑架，并且该金属承载座110更具有至少一打线槽孔113，延伸平行于该开孔111的开放口两端。借以充分运用该金属承载座110的可用空间并且不会过度破坏该金属承载座110的结构。
该封胶体150密封该金属承载座110、该基板120的该上表面121、该第一晶片130以及该第二晶片140。该封胶体150为一种模封化合物，其成份可包含热固性环氧树脂、无机填料、色料...等等。该封胶体150具有一存储卡的外形，如图2所示为微型保全数位存储卡(micro SD card)的外形。而该些接触指123显露于该封胶体150的一底面151，且邻近地朝向该封胶体150的一插接侧152，而该封胶体150的其余侧边则为非插接侧153。
并且，该基板120具有一凹凸不平的侧边124并被该封胶体150包覆，以使该基板120的该下表面122贴平于该封胶体150的该底面151内并增加该基板120与该封胶体150的结合力。因此，该基板120的该下表面122与该封胶体150的该底面151可概呈为共平面并且该基板120的该下表面122的周边亦被该封胶体150包覆，故该基板120完全没有显露在该封胶体150的插接侧152与非插接侧153的外露侧面，故不会有因周边应力导致基板120由存储卡剥离或发生裂痕的问题。较佳地，该基板120的该凹凸不平的侧边124可相对远离该封胶体150的该插接侧152，用以加强该基板120与该封胶体150在该小基板存储卡封装构造100中央的结合力，不会有因中央应力导致基板120由存储卡剥离或发生裂痕的问题。
而关于该凹凸不平的侧边124的形状与形成有以下几种具体型态与方法。
如图3所示，在本实施例中，该基板120的该凹凸不平的侧边124可具有一凹凸曲折的截面，例如多条侧向凹入的沟槽，可利用凹凸不平的侧边124过度金属蚀刻或雷射切割等方式达成。
如图4所示，在本实施例的一变化例中，该基板120的该凹凸不平的侧边124’可具有一导角缺口的截面，可利用大小宽度不同的特殊刀具由该下表面122切入成形、或是基板切割之后再施予一削边的操作。
如图5所示，在本实施例的另一变化例中，该基板120的该凹凸不平的侧边124”在该上表面121可为凹凸波浪形，可利用特殊形状刀具裁切成形、或是基板切割之前先施予一孔径大于切割道的钻孔制程。
本发明不限定晶片与基板120的电性连接方式与晶片的数量，如图6所示，于第二较佳实施例揭示另一种小基板存储卡封装构造200，主要包含一具有开孔111的金属承载座110、一贴设于该金属承载座110下方的基板120、一第一晶片130、多个第二晶片140以及一卡片形的封胶体150。其中，本实施例的主要元件与第一实施例的主要元件为大致相同，故沿用相同图号并且不再赘述其细部结构。其中，该些第二晶片140为多个并可阶梯状堆迭，并可利用多个焊线280的连接使该第一晶片130与该基板120之间的电性连接关系亦由打线方式建立。
该基板120并具有一显露于该开孔111的上表面121以及一表面设置有多个接触指123的下表面122。该第一晶片130设置于该基板120上并位于该开孔111内。该第二晶片140设置于该金属承载座110上并且不覆盖该开孔111。该封胶体150密封该金属承载座110、该基板120的该上表面121、该第一晶片130以及该第二晶片140。其中，该基板120的外形小于该封胶体150的外形，并且该基板120具有一凹凸不平的侧边124并被该封胶体150包覆，以使该基板120的该下表面122贴平于该封胶体150的一底面151内并增加该基板120与该封胶体150的结合力。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种小基板存储卡封装构造，其特征在于，包含：
一金属承载座，具有一开孔；
一基板，贴设于该金属承载座的下方并具有一显露于该开孔的上表面以及一表面设置有多个接触指的下表面；
一第一晶片，设置于该基板上并位于该开孔内；
至少一第二晶片，设置于该金属承载座上并且不覆盖该开孔；以及
一卡片形的封胶体，密封该金属承载座、该基板的该上表面、该第一晶片以及该第二晶片；
其中，该基板的外形小于该封胶体的外形，并且该基板具有一凹凸不平的侧边并被该封胶体包覆，该基板的该下表面贴平于该封胶体的一底面内。
2.依据权利要求1所述的小基板存储卡封装构造，其特征在于，该基板的该侧边具有一凹凸曲折的截面。
3.依据权利要求1所述的小基板存储卡封装构造，其特征在于，该基板的该侧边具有一导角缺口的截面。
4.依据权利要求1所述的小基板存储卡封装构造，其特征在于，该基板的该侧边在该上表面为凹凸波浪形。
5.依据权利要求1、2、3或4所述的小基板存储卡封装构造，其特征在于，该基板的该侧边相对远离该封胶体的一插接侧。
6.依据权利要求1所述的小基板存储卡封装构造，其特征在于，该金属承载座的周边连接有多个支撑系条，其往该封胶体的非插接侧延伸。
7.依据权利要求6所述的小基板存储卡封装构造，其特征在于，该些支撑系条的宽度往该封胶体的非插接侧逐渐缩小。
8.依据权利要求1所述的小基板存储卡封装构造，其特征在于，另包含有多个焊线，电性连接该第二晶片至该基板的该上表面。
9.依据权利要求8所述的小基板存储卡封装构造，其特征在于，该开孔为U形开放孔，该金属承载座更具有至少一打线槽孔，延伸平行于该开孔的开放口两端。
10.依据权利要求1所述的小基板存储卡封装构造，其特征在于，另包含有多个被动元件，设置于该基板上并位于该开孔内。
CN201110245306XA 2011-08-25 2011-08-25 小基板存储卡封装构造 Pending CN102956574A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110245306XA CN102956574A (zh) 2011-08-25 2011-08-25 小基板存储卡封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110245306XA CN102956574A (zh) 2011-08-25 2011-08-25 小基板存储卡封装构造

Publications (1)

Publication Number Publication Date
CN102956574A true CN102956574A (zh) 2013-03-06

Family

ID=47765195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110245306XA Pending CN102956574A (zh) 2011-08-25 2011-08-25 小基板存储卡封装构造

Country Status (1)

Country Link
CN (1) CN102956574A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633557B2 (ja) * 1987-03-31 1997-07-23 株式会社東芝 樹脂封止型集積回路装置
US20020168796A1 (en) * 2001-05-11 2002-11-14 Hitachi, Ltd. Manufacturing method of a semiconductor device
JP2005504443A (ja) * 2001-08-31 2005-02-10 エプコス　アクチエンゲゼルシャフト 構成要素装置
JP2006286818A (ja) * 2005-03-31 2006-10-19 Fujinon Corp フレキシブルプリント基板及びその接続方法
CN101471314A (zh) * 2007-12-24 2009-07-01 力成科技股份有限公司 半导体封装构造及其使用的基板
JP2009158755A (ja) * 2007-12-27 2009-07-16 Kyocera Corp 基板接続構造及び電子機器
TWM399435U (en) * 2010-09-14 2011-03-01 Aptos Technology Inc Package structure for memory card

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633557B2 (ja) * 1987-03-31 1997-07-23 株式会社東芝 樹脂封止型集積回路装置
US20020168796A1 (en) * 2001-05-11 2002-11-14 Hitachi, Ltd. Manufacturing method of a semiconductor device
JP2005504443A (ja) * 2001-08-31 2005-02-10 エプコス　アクチエンゲゼルシャフト 構成要素装置
JP2006286818A (ja) * 2005-03-31 2006-10-19 Fujinon Corp フレキシブルプリント基板及びその接続方法
CN101471314A (zh) * 2007-12-24 2009-07-01 力成科技股份有限公司 半导体封装构造及其使用的基板
JP2009158755A (ja) * 2007-12-27 2009-07-16 Kyocera Corp 基板接続構造及び電子機器
TWM399435U (en) * 2010-09-14 2011-03-01 Aptos Technology Inc Package structure for memory card

Similar Documents

Publication Publication Date Title
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US20070114654A1 (en) Stackable semiconductor package and method for its fabrication
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US9142426B2 (en) Stack frame for electrical connections and the method to fabricate thereof
JP4002476B2 (ja) 半導体装置
US10636735B2 (en) Package structure and the method to fabricate thereof
US9536798B2 (en) Package structure and the method to fabricate thereof
CN104576543A (zh) 具有多个封装元件堆叠的模块
CN103208431A (zh) 半导体封装结构及其制作方法
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
WO2014203739A1 (ja) 半導体装置及びその製造方法
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
US20130075881A1 (en) Memory card package with a small substrate
CN104576622A (zh) 具有偏向堆叠元件的封装模块
TWI429351B (zh) 小基板記憶卡封裝構造
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
CN102956574A (zh) 小基板存储卡封装构造
KR100818080B1 (ko) 칩 스택 패키지
KR20220048129A (ko) 서포터를 포함한 스택 패키지
JP5620437B2 (ja) 半導体装置
CN101409265B (zh) 用于一半导体封装结构的基板、半导体封装结构及其制造方法
CN106024738A (zh) 具有倾斜侧壁的半导体器件及相关方法
JP4737995B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306