CN102955310A

CN102955310A - 一种像素驱动结构、驱动方法及显示装置

Info

Publication number: CN102955310A
Application number: CN2012104186551A
Authority: CN
Inventors: 郭鲁强
Original assignee: BOE Technology Group Co Ltd; Beijing BOE Display Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Display Technology Co Ltd
Priority date: 2012-10-26
Filing date: 2012-10-26
Publication date: 2013-03-06
Anticipated expiration: 2032-10-26
Also published as: CN102955310B

Abstract

本发明公开了一种像素驱动结构、驱动方法及显示装置，该结构包括由若干数据线、扫描线交叉形成的多个排列成矩阵的像素单元，各像素单元均至少包括两个亚像素；针对每行像素单元中任一位于奇数列的像素单元和与其相邻的后一个位于偶数列的像素单元所组成的连接单元，该连接单元中奇数位的亚像素和偶数位的亚像素分别与控制该连接单元的两条数据线中的一条数据线相连，且该连接单元中任一奇数位的亚像素与任一偶数位的亚像素一并与控制该连接单元的多条扫描线中的任一条相连，且所述连接单元中任意两个奇数位或任意两个偶数位的亚像素连接的扫描线均不同。在本发明像素驱动结构中，降低了数据线的使用数量且能够实现Z反转，实现了低成本低功耗。

Description

一种像素驱动结构、驱动方法及显示装置

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种液晶面板像素驱动结构及其驱动方法、以及显示装置。

背景技术

随着液晶显示技术的不断发展，具有体积小、功耗低、无辐射等优点的液晶显示器（Liquid Crystal Display，LCD）已逐渐取代阴极射线管（Cathode RayTube，CRT）显示器成为显示器件中的主流产品，被日渐广泛的应用在各种电子产品中。

如图1所示，为现有技术中传统TFT（Thin Film Transistor，薄膜场效应晶体管）LCD的像素驱动结构示意图，所述像素驱动结构包括M条数据线（DataLine，也可称为Source Line）、N条扫描线（Gate Line，也可称为栅线），其中，所述M条数据线竖排成列并相互平行（如图1所示的D₁、D₂、D₃、...、D_M-2、D_M-1、D_M），所述N条扫描线横排成行并相互平行（如图1所示的G₁、G₂、G₃、...、G_N-2、G_N-1、G_N），所述M、N为正整数（通常为偶数），且所述M条数据线与N条扫描线交叉形成若干个排列成矩阵的亚像素单元，其中，每个亚像素单元对应的亚像素可以为红色（简称为R）、绿色（简称为G）、蓝色（简称为B）三个亚像素中的一种。同时，在图1所示的像素驱动结构中，R、G、B三个亚像素对应的亚像素单元沿着数据线条数增加的方向依次循环排列，且依次排列的R、G、B三个亚像素对应的亚像素单元可以组成一个像素单元（如图1中虚线所示），另外，各亚像素均包括至少一个开关元件，如TFT，以及一个当该开关元件打开时用于保持数据线上加载的电压的存储电容，其中所述存储电容的一端与开关元件如TFT的漏极相连，另一端与参考电压（Vcom）相连。

在图1所示的像素驱动结构示意图中，其采用的是单扫描线（Normal Gate）技术，即分别为每一列亚像素单元配置一条数据线以及为每一行亚像素单元配置一条扫描线，具体地，如图1所示，在每一列亚像素单元（可以为R亚像素、G亚像素以及B亚像素对应的亚像素单元）的左方为其配置一条数据线，在每一行亚像素单元的上方为其配置一条扫描线，使得每一行亚像素单元所对应的各亚像素的栅极在连接到设置在其上方的扫描线上时、源极均连接在设置在其左方的数据线上。由图1可以看出，对于任一像素单元，该像素单元中的3个亚像素单元共用一根扫描线，但使用不同的3条数据线，即传统TFT LCD像素驱动结构需要使用较多的数据线，若以1366*768的分辨率为例，在图1所示的像素驱动结构中需要使用1366*3=4098channel（通道）的数据线，相应地，需要使用6个包含684个通道的源极驱动芯片（Source IC）来对该4098条数据线的输出电压进行控制，然而，由于Source IC的造价较为昂贵，且所处理的信号较为复杂、耗电量较高，因此，若使用4098条数据线以及使用6个SourceIC则会造成像素驱动结构的工艺制作成本、功耗均较高。

为了降低像素驱动结构的成本和功耗，现有技术提出了减少源极驱动芯片技术，主要通过改变像素驱动结构上的布局（如缩减数据线、增加扫描线）来达到降低Source IC的使用量的目的，其中，以双扫描线（Dual Gate）技术和三扫描线（Triple Gate）技术最为常见。

以图2所示的采用三扫描线技术的像素驱动结构示意图为例，在图2所示的像素驱动结构中，包括m条数据线、n条扫描线，其中，所述m条数据线竖排成列并相互平行（如图2所示的D₁、D₂、D₃、...、D_m-2、D_m-1、D_m），所述n条扫描线横排成行并相互平行（如图2所示的G₁、G₂、G₃、...、G_n-2、G_n-1、G_n），所述m、n为正整数，且所述m条数据线与n条扫描线交叉形成若干个排列成矩阵的亚像素单元，其中，每个亚像素单元对应的亚像素可以为R、G、B三个亚像素中的一种；所述R亚像素、G亚像素以及B亚像素对应的亚像素单元沿着扫描线条数增加的方向依次循环排列，且依次排列的R、G、B三个亚像素对应的亚像素单元可以组成一个像素单元（如图2中虚线所示）。对于任一像素单元，该像素单元中的3个亚像素单元共用一根数据线，但使用不同的3条扫描线。此时，若仍要实现1366*768的分辨率，则需要使用1366*1＝1366channel的数据线，相应地，需要使用2个包含684个通道的Source IC来对该1366条数据线的输出电压进行控制。与图1所示的传统TFT LCD像素驱动结构相比，由于数据线以及Source IC的数量大为减少，因而可以在一定程度上达到降低像素驱动结构的工艺制作成本和功耗的目的。

另外，由于现有技术中为了保证像素显示画面的均匀性，常采用图3所示的点反转（Dot Inversion）的驱动方式来对图1以及图2所示的像素驱动结构进行驱动。其中，若一亚像素单元中的亚像素的反转极性为“+”，则表示通过数据线对该亚像素单元中的亚像素的存储电容进行充电时，最后的电压高于参考电压；若一亚像素单元中的亚像素的反转极性为“-”，则表示通过数据线对每个亚像素单元中的亚像素的存储电容进行充电时，最后的电压低于参考电压；但是，采用点反转的驱动方式对像素驱动结构进行驱动时，在每一帧的时间内，由于每条数据线上的电压需要时而高于参考电压（电压翻转极性为“+”）、时而低于参考电压（电压翻转极性为“-”），因而会导致数据线上的电压摆动幅度较大，从而造成像素驱动结构的功耗较大的问题。

针对上述采用点反转的驱动方式对像素驱动结构进行驱动时所产生的问题，现有技术在图1所示的像素驱动结构的基础上提出了一种如图4所示的ZInversion（Z反转）的新的像素驱动结构。在图4所示的像素驱动结构的结构示意图中，包括M+1条数据线、N条扫描线（所述M、N通常为偶数），其中，所述M条数据线竖排成列并相互平行（如图4所示的D₁、D₂、D₃、D₄、...、D_M-2、D_M-1、D_M、D_M+1），所述N条扫描线横排成行并相互平行（如图4所示的G₁、G₂、G₃、...、G_N-2、G_N-1、G_N），且所述M+1条数据线与N条扫描线交叉形成若干个横置排列成矩阵的亚像素单元，其中，每个亚像素单元对应的亚像素可以为R、G、B三个亚像素中的一种。

在图4所示的像素驱动结构中，奇数行的亚像素单元所对应的各亚像素的栅极在连接到设置在其上方的扫描线上时，源极均可以连接在设置在其左方的数据线上，但是，与图1所示的像素驱动结构不同的是，在图4所示的像素驱动结构中，偶数行的亚像素单元所对应的各亚像素的栅极在连接到设置在其上方的扫描线上时，源极均可以连接在设置在其右方的数据线上；因而在进行任一帧像素画面的显示时，若采用每条数据线上的电压固定大于参考电压或固定小于参考电压的驱动方式对图4所示的像素驱动结构进行驱动时，能产生图3所示的点反转的效果。

由于在采用上述驱动方式对图4所示的像素驱动结构进行驱动时，在每一帧的时间内，各数据线上的电压无需发生较大的变化，因而会降低数据线上的电压摆动幅度，从而在一定程度上达到降低像素驱动结构的功耗的效果。但是，在采用图4所示的像素驱动结构时，又会存在与图1所示的像素驱动结构类似的问题，即由于使用的数据线以及Source IC过多，从而造成像素驱动结构的功耗和成本较高的问题。

发明内容

本发明实施例提供了一种像素驱动结构、驱动方法及显示装置，用以解决现有技术中存在的像素驱动结构功耗和成本较高的问题。

一种像素驱动结构，包括M条数据线、N条扫描线，所述M、N为正整数，其中：

所述M条数据线与N条扫描线交叉形成多个以矩阵形式排列的像素单元，其中，每个像素单元至少两个亚像素；

针对每行像素单元中的由一个位于奇数列的像素单元和与其相邻的后一个位于偶数列的像素单元组成的连接单元，该连接单元中奇数位的亚像素与控制该连接单元的两条数据线中的一条数据线相连、偶数位的亚像素与控制该连接单元的两条数据线中的另一条数据线相连，其中，与各扫描线平行的方向为行，与各数据线平行的方向为列，以及，

所述连接单元中一奇数位的亚像素与一偶数位的亚像素一并与控制该连接单元的Z条扫描线中的任意一条扫描线相连，且所述连接单元中任意两个奇数位的亚像素连接的扫描线不同、任意两个偶数位的亚像素连接的扫描线不同，其中，所述Z为正整数、且所述Z的数值与当前像素单元中包含的亚像素的个数相同。

一种显示装置，包括上述像素驱动结构。

一种上述像素驱动结构的驱动方法，包括：

在进行一帧像素画面的显示时，向所述M条数据线中任意两条相邻的数据线中的一条数据线输入大于参考电压的信号，另一条数据线输入小于参考电压的信号。

本发明的有益效果为：

本发明实施例提供了一种像素驱动结构、驱动方法及显示装置，在所述像素驱动结构中，至少两个亚像素同时包含在同一个像素单元中，且针对每行像素单元中的由一个位于奇数列的像素单元和与其相邻的后一个位于偶数列的像素单元组成的连接单元，该连接单元只由两条数据线控制，因而降低了数据线的使用数量，降低了像素驱动结构的成本；另外，针对任一连接单元，该连接单元中奇数位的亚像素与控制该连接单元的两条数据线中的一条数据线相连、偶数位的亚像素与控制该连接单元的两条数据线中的另一条数据线相连，且所述连接单元中任一奇数位的亚像素与任一偶数位的亚像素一并与控制所述连接单元的Z条扫描线中的任一条相连，且所述连接单元中任意两个奇数位的亚像素连接的扫描线不同、任意两个偶数位的亚像素连接的扫描线不同，从而使得任意相邻的两个亚像素均分别连接到两条不同的数据线上，且任一数据线上所连接的亚像素可以具有相同的反转极性，从而降低了每条数据线上的电压摆动幅度，有效降低了像素驱动结构的功耗。

附图说明

图1所示为现有技术中传统TFT LCD的像素驱动结构的结构示意图；

图2所示为采用三扫描线技术的像素驱动结构的结构示意图；

图3所示为点反转驱动方式示意图；

图4所示为Z Inversion像素驱动结构的结构示意图；

图5所示为本发明实施例一中所述像素驱动结构的结构示意图一；

图6所示为本发明实施例一中所述像素驱动结构的结构示意图二；

图7所示为本发明实施例一中采用图5所示的像素驱动结构时各亚像素的反转极性示意图一；

图8所示为本发明实施例一中采用图5所示的像素驱动结构时各亚像素的反转极性示意图二；

图9所示为本发明实施例一中采用图6所示的像素驱动结构时各亚像素的反转极性示意图一；

图10所示为本发明实施例一中采用图6所示的像素驱动结构时各亚像素的反转极性示意图二。

具体实施方式

下面结合说明书附图对本发明实施例作进一步说明，但本发明不局限于下面的实施例。

实施例一：

本发明实施例一提供了一种像素驱动结构，具体可参见图5、图6所示的像素驱动结构的结构示意图，所述像素驱动结构包括M条数据线、N条扫描线，且所述M条数据线竖排成列并相互平行（如图5~图6所示的D₁、D₂、D₃、...、D_M-1、D_M），所述N条扫描线横排成行并相互平行（如图5~图6所示的G₁、G₂、G₃、G₄、G₅、G₆、...、G_N-1、G_N），所述M、N为正整数，其中：

所述M条数据线与N条扫描线交叉形成多个以矩阵形式排列的像素单元，其中，每个像素单元均至少包括R、G、B、W四个亚像素中的任意两个亚像素，例如：每个像素单元可以包括R、G两个亚像素，或包括R、B两个亚像素，或包括R、W两个亚像素，或包括G、B两个亚像素，或包括B、W两个亚像素，或包括G、W两个亚像素，或包括R、G、B三个亚像素，或包括R、B、W三个亚像素，或包括R、G、W三个亚像素，或包括G、B、W三个亚像素，或包括R、G、B、W四个亚像素，本发明实施例对此不作任何限定。具体地，在图5、图6所示的像素驱动结构的结构示意图中，以各像素单元包括R、G、B三个亚像素为例进行说明。

具体地，所述像素单元中的多个亚像素在所述像素单元中沿着数据线增多的方向依次排列，如在图5、图6所示的像素驱动结构的结构示意图中，由于各数据线是沿着横向（水平方向）依次增多的，因此，各像素单元中的R、G、B三个亚像素均为横向排列，需要说明的是，所述像素单元的多个亚像素在所述像素单元中也可以采用其他排列顺序进行排列，本发明实施例对此不作任何限定。

在本发明实施例一所述的像素驱动结构中，针对每行（在本发明实施例中，将与各扫描线平行的方向称为行）像素单元中的由一个位于奇数列（在本发明实施例中，将与各数据线平行的方向称为列）的像素单元和与其相邻的后一个位于偶数列的像素单元组成的连接单元，该连接单元由两条数据线以及Z条扫描线控制，其中，该连接单元中奇数位的亚像素与控制该连接单元的两条数据线中的一条数据线相连、偶数位的亚像素与控制该连接单元的两条数据线中的另一条数据线相连，以及，所述连接单元中一奇数位的亚像素与一偶数位的亚像素一并与控制该连接单元的Z条扫描线中的任意一条扫描线相连，且所述连接单元中任意两个奇数位的亚像素连接的扫描线不同、任意两个偶数位的亚像素连接的扫描线不同，其中，所述Z为正整数、且所述Z的数值与当前像素单元中包含的亚像素的个数相同；具体地，所述Z的取值可以为2或3或4，例如，当所述像素单元包含两个亚像素时，所述Z的取值为2，当所述像素单元包含三个亚像素时，所述Z的取值为3，当所述像素单元包含四个亚像素时，所述Z的取值为4。

进一步地，在所述像素驱动结构中，所述N条扫描线中的第一条扫描线配置在第一行像素单元的上方，最后Z-1条扫描线配置在最后一行像素单元的下方，其余的扫描线中的每Z条扫描线设置在相邻各行像素单元之间。

当然也可以使得所述N条扫描线中的第Z-1条扫描线配置在第一行像素单元的上方，最后1条扫描线配置在最后一行像素单元的下方，其余的扫描线中的每Z条扫描线设置在相邻各行像素单元之间。

具体地，以图5所示的像素驱动结构为例（在该像素驱动结构中，各像素单元均包含三个亚像素），数据线D₁、D₂、D₃与扫描线G₁、G₂、G₃、G₄、G₅、G₆交叉形成4个以矩阵形式排列的像素单元，所述4个像素单元可以分别表示为像素单元1、像素单元2、像素单元3以及像素单元4，且每个像素单元均包括R、G、B三个亚像素，具体地，所述R、G、B三个亚像素依次横向排列。

其中，由于像素单元1和像素单元2位于矩阵的第一行，因此可以认为像素单元1以及像素单元2为位于奇数行的像素单元，类似地，由于像素单元3和像素单元4位于矩阵的第二行，因此可以认为像素单元3和像素单元4为位于偶数行的像素单元；同样地，由于像素单元1和像素单元3位于矩阵的第一列，因此可以认为像素单元1和像素单元3为位于奇数列的像素单元，由于像素单元2和像素单元4位于矩阵的第二列，因此可以认为像素单元2和像素单元4为位于偶数列的像素单元。

另外需要说明的是，对于任一行像素单元来说，该行像素单元包括不止一个像素单元且所述像素单元均位于不同列；同样地，对于任一列像素单元来说，该列像素单元也包括不止一个像素单元，且所述像素单元均位于不同行。

具体地，仍以图5所示的像素驱动结构为例，位于奇数列的像素单元1和与其相邻的后一个位于偶数列的像素单元2可以组成一个连接单元（假设所组成的连接单元为连接单元1），同样地，位于奇数列的像素单元3和与其相邻的后一个位于偶数列的像素单元4也可以组成一个连接单元（假设所组成的连接单元为连接单元2）。对于任一连接单元来说，该连接单元包括6个亚像素，且所述6个亚像素依次横向排列，其中，排列在第一位、第三位以及第五位的亚像素可以被称为是奇数位的亚像素，而排列在第二位、第四位以及第六位的亚像素可以被称为是偶数位的亚像素。

具体地，以图5所示的连接单元1为例，控制该连接单元1的两条数据线为D₁、D₂，控制该连接单元1的Z条扫描线（此时，所述Z的取值为3）为G₁、G₂和G₃。在该连接单元1中，奇数位的亚像素（图5所示的像素单元1中的R、B亚像素以及像素单元2中的G亚像素）与控制该连接单元1的两条数据线中的一条数据线相连、偶数位的亚像素（图5所示的像素单元1中的G亚像素以及像素单元2中的R、B亚像素）与控制该连接单元1的两条数据线中的另一条数据线相连；同时，所述连接单元1中一奇数位的亚像素（图5所示的像素单元1中的R、B亚像素以及像素单元2中的G亚像素中的任一亚像素）与一偶数位的亚像素（图5所示的像素单元1中的G亚像素以及像素单元2中的R、B亚像素中的任一亚像素）一并与控制该连接单元1的Z条扫描线（此时，所述Z的取值为3）中的任意一条扫描线相连，且所述连接单元1中任意两个奇数位的亚像素连接的扫描线不同、任意两个偶数位的亚像素连接的扫描线不同，如像素单元1中的R、B亚像素所连接的扫描线不同，像素单元2中的R、B亚像素所连接的扫描线不同。

具体地，本发明实施例一所述的像素驱动结构可以包括以下两种不同的组成方式：

方式一：针对由位于第i列和第i+1列的像素单元所组成的多个位于不同行的连接单元，控制位于奇数行的连接单元与控制位于偶数行的连接单元的数据线不完全相同，所述i为奇数，且i+2不大于M，（具体可参见图5所示的像素驱动结构示意图一）。

具体地，针对由位于第i列和第i+1列的像素单元所组成的多个位于不同行的连接单元，控制奇数行中连接单元的两条数据线为第i条数据线和第i+1条数据线，而控制偶数行中连接单元的两条数据线为第i+1条数据线和第i+2条数据线；

其中，任一所述连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连；具体地，奇数行中连接单元中的奇数位的亚像素与第i条数据线相连，偶数位的亚像素与第i+1条数据线相连，而偶数行中连接单元中的奇数位的亚像素与第i+1条数据线相连，偶数位的亚像素与第i+2条数据线相连。

以图5所示的像素驱动结构示意图一为例，位于第1列和第2列的像素单元可以组成多个位于不同行的连接单元，所述多个位于不同行的连接单元可认为是位于同一列的连接单元，包括连接单元1、连接单元2。其中，所述连接单元1即为位于奇数行的连接单元，连接单元2即为位于偶数行的连接单元。

对于位于奇数行的连接单元1来说，控制该连接单元1的两条数据线为第1条数据线和第2条数据线（即D₁、D₂），对于位于偶数行的连接单元2来说，控制该连接单元2的两条数据线为第2条数据线和第3条数据线（即D₂、D₃）；进一步地，由于任一所述连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连，因此，在图5所示的像素驱动结构示意图一中，奇数行中连接单元1中的奇数位的亚像素（图5所示的像素单元1中的R、B亚像素以及像素单元2中的G亚像素）与第1条数据线（D₁）相连，偶数位的亚像素（图5所示的像素单元1中的G亚像素以及像素单元2中的R、B亚像素）与第2条数据线（D₂）相连，而偶数行中连接单元2中的奇数位的亚像素（图5所示的像素单元3中的R、B亚像素以及像素单元2中的G亚像素）与第2条数据线（D₂）相连，偶数位的亚像素（图5所示的像素单元4中的G亚像素以及像素单元2中的R、B亚像素）与第3条数据线（D₃）相连。

方式二：针对由位于第i列和第i+1列的像素单元所组成的多个位于不同行的连接单元，控制位于奇数行的连接单元与控制位于偶数行的连接单元的数据线相同，所述i为奇数，且i+1不大于M，（具体可参见图6所示的像素驱动结构示意图二）。

具体地，针对由位于第i列和第i+1列的像素单元组成的多个位于不同行的连接单元，控制每个连接单元的两条数据线为第i条数据线和第i+1条数据线；

其中，奇数行中连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连；而偶数行中连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连。

具体地，奇数行中连接单元中的奇数位的亚像素与第i条数据线相连，偶数位的亚像素与第i+1条数据线相连；而偶数行中连接单元中的奇数位的亚像素与第i+1条数据线相连，偶数位的亚像素与第i条数据线相连。

以图6所示的像素驱动结构示意图二为例，位于第1列和第2列的像素单元可以组成多个位于不同行的连接单元，所述多个位于不同行的连接单元可认为是位于同一列的连接单元，包括连接单元1、连接单元2。其中，所述连接单元1即为位于奇数行的连接单元，连接单元2即为位于偶数行的连接单元。

对于位于奇数行的连接单元1来说，控制该连接单元1的两条数据线为第1条数据线和第2条数据线（即D₁、D₂），对于位于偶数行的连接单元2来说，控制该连接单元2的两条数据线也为第1条数据线和第2条数据线（即D₁、D₂）；进一步地，在图6所示的像素驱动结构示意图二中，奇数行中连接单元1中的奇数位的亚像素（图6所示的像素单元1中的R、B亚像素以及像素单元2中的G亚像素）与第1条数据线（D₁）相连，偶数位的亚像素（图6所示的像素单元1中的G亚像素以及像素单元2中的R、B亚像素）与第2条数据线（D₂）相连，同时，偶数行中连接单元2中的奇数位的亚像素（图6所示的像素单元3中的R、B亚像素以及像素单元2中的G亚像素）与第2条数据线（D₂）相连，偶数位的亚像素（图6所示的像素单元4中的G亚像素以及像素单元2中的R、B亚像素）与第1条数据线（D₁）相连。

在本发明实施例一所述像素驱动结构中，在进行任一帧像素画面的显示时，当向所述M条数据线中任意两条相邻的数据线中的一条数据线输入大于参考电压的信号，而另一条数据线输入小于参考电压的信号时，可以在整体上达到与现有技术中的点反转驱动相同的效果，且若从每条数据线来看，所述反转方式可以认为是列反转；由于在进行任一帧像素画面的显示时，各数据线上的电压或是固定大于参考电压，或是固定小于参考电压，无需发生较大的电压幅度变化，因而会降低数据线上的电压摆动幅度，从而在一定程度上达到降低像素驱动结构的功耗的效果。

需要说明的是，对于同一数据线来说，在进行任意相邻两帧的像素画面的显示时，该数据线上输入的电压会在大于参考电压（电压偏转极性为“+”）与小于参考电压（电压偏转极性为“-”）中进行变换，并不是固定的。

具体地，以图5所示的像素驱动结构示意图一为例，假设在进行第N帧像素画面的显示时，在列编号为奇数的数据线上输入大于参考电压的信号，而在列编号为偶数的数据线上输入小于参考电压的信号，则所形成的像素驱动结构中各亚像素的反转极性可以如图7所示；进一步地，假设在进行第N+1帧像素画面的显示时，在列编号为奇数的数据线上输入小于参考电压的信号，而在列编号为偶数的数据线上输入大于参考电压的信号，则所形成的像素驱动结构中各亚像素的反转极性可以如图8所示。

进一步地，若以图6所示的像素驱动结构示意图二为例，假设在进行第N帧像素画面的显示时，在列编号为奇数的数据线上输入大于参考电压的信号，而在列编号为偶数的数据线上输入小于参考电压的信号，则所形成的像素驱动结构中各亚像素的反转极性可以如图9所示；进一步地，假设在进行第N+1帧像素画面的显示时，在列编号为奇数的数据线上输入小于参考电压的信号，而在列编号为偶数的数据线上输入大于参考电压的信号，则所形成的像素驱动结构中各亚像素的反转极性可以如图10所示。

需要说明的是，在本发明所述实施例一中，各像素驱动结构中的亚像素可以包括至少一个TFT。

本发明实施例提供了一种像素驱动结构，在所述像素驱动结构中，多个亚像素同时包含在同一个像素单元中，且针对每行像素单元中的由一个位于奇数列的像素单元和与其相邻的后一个位于偶数列的像素单元组成的连接单元，该连接单元只由两条数据线控制，因而降低了数据线的使用数量，有效降低了像素驱动结构的成本；另外，针对任一连接单元，该连接单元中奇数位的亚像素与控制该连接单元的两条数据线中的一条数据线相连、偶数位的亚像素与控制该连接单元的两条数据线中的另一条数据线相连，且所述连接单元中任一奇数位的亚像素与任一偶数位的亚像素一并与控制所述连接单元的多条扫描线中的任一条相连，且所述连接单元中任意两个奇数位的亚像素连接的扫描线不同、任意两个偶数位的亚像素连接的扫描线不同，从而使得任意相邻的两个亚像素均分别连接到两条不同的数据线上，且任一数据线上所连接的亚像素可以具有相同的反转极性，从而降低了每条数据线上的电压摆动幅度，有效降低了像素驱动结构的功耗。

实施例二：

本发明实施例二提供了一种显示装置，所述显示装置包括实施例一中所述的像素驱动结构。

具体地，所述显示装置可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

实施例三：

本发明实施例三提供了一种实施例一中所述的像素驱动结构的驱动方法，所述方法包括：

在进行一帧像素画面的显示时，向所述M条数据线中任意两条相邻的数据线中的一条数据线输入大于参考电压的信号（电压偏转极性为“+”），另一条数据线输入小于参考电压的信号（电压偏转极性为“-”），所述M为正整数。

在采用本发明实施例二所述的驱动方法对实施例一中的像素驱动结构进行驱动时，在进行任一帧像素画面的显示时，当向所述M条数据线中任意两条相邻的数据线中的一条数据线输入大于参考电压的信号，而另一条数据线输入小于参考电压的信号时，可以在整体上达到与现有技术中的点反转驱动相同的效果，且若从每条数据线来看，所述反转方式可以认为是列反转；由于在进行任一帧像素画面的显示时，各数据线上的电压或是固定大于参考电压，或是固定小于参考电压，无需发生较大的电压幅度变化，因而会降低数据线上的电压摆动幅度，从而在一定程度上达到降低像素驱动结构的功耗的效果。

以上所述仅是本发明的优选实施方案，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种像素驱动结构，包括M条数据线、N条扫描线，所述M、N为正整数，其特征在于，

所述M条数据线与N条扫描线交叉形成多个以矩阵形式排列的像素单元，其中，每个像素单元至少包括两个亚像素；

2.如权利要求1所述的像素驱动结构，其特征在于，

针对由位于第i列和第i+1列的像素单元所组成的多个位于不同行的连接单元，控制奇数行中连接单元的两条数据线为第i条数据线和第i+1条数据线，控制偶数行中连接单元的两条数据线为第i+1条数据线和第i+2条数据线，所述i为奇数，且i+2不大于M；

其中，任一所述连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连。

3.如权利要求1所述的像素驱动结构，其特征在于，

针对由位于第i列和第i+1列的像素单元组成的多个位于不同行的连接单元，控制每个连接单元的两条数据线为第i条数据线和第i+1条数据线，所述i为奇数，且i+1不大于M；

其中，奇数行中连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连；

偶数行中连接单元中的奇数位的亚像素与控制该连接单元的两条数据线中列编号较大的数据线相连，偶数位的亚像素与控制该连接单元的两条数据线中列编号较小的数据线相连。

4.如权利要求1所述的像素驱动结构，其特征在于，

所述N条扫描线中的第一条扫描线配置在第一行像素单元的上方，最后Z-1条扫描线配置在最后一行像素单元的下方，其余的扫描线中的每Z条扫描线设置在相邻各行像素单元之间。

5.如权利要求1所述的像素驱动结构，其特征在于，

所述N条扫描线中的第Z-1条扫描线配置在第一行像素单元的上方，最后1条扫描线配置在最后一行像素单元的下方，其余的扫描线中的每Z条扫描线设置在相邻各行像素单元之间。

6.如权利要求1所述的像素驱动结构，其特征在于，

所述亚像素包括至少一个薄膜晶体管TFT。

7.一种显示装置，其特征在于，包括权利要求1~6任一所述的像素驱动结构。

8.一种权利要求1~6任一所述像素驱动结构的驱动方法，其特征在于，

在进行一帧像素画面的显示时，向所述M条数据线中任意两条相邻的数据线中的一条数据线输入大于参考电压Vcom的信号，另一条数据线输入小于参考电压Vcom的信号。