[go: up one dir, main page]

CN102934072A - 信息处理设备及方法 - Google Patents

信息处理设备及方法 Download PDF

Info

Publication number
CN102934072A
CN102934072A CN2010800673393A CN201080067339A CN102934072A CN 102934072 A CN102934072 A CN 102934072A CN 2010800673393 A CN2010800673393 A CN 2010800673393A CN 201080067339 A CN201080067339 A CN 201080067339A CN 102934072 A CN102934072 A CN 102934072A
Authority
CN
China
Prior art keywords
memory cell
memory
messaging device
controller
electric source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800673393A
Other languages
English (en)
Inventor
迈克尔·普里尔
安东·罗森
列昂尼德·斯莫良斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102934072A publication Critical patent/CN102934072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种信息处理设备(10)包括第一存储器(12)、第二存储器(14)、数据传输电路(22)、电源门控电路(18)以及控制器(20)。所述第一存储器包括至少两个易失性存储器单元(16)。所述控制器(20)接收或生成用于将所述信息处理设备(10)设置为降低电源模式的请求;响应所述请求,它在所述存储器单元(16)之中选择特定的存储器单元(24);控制所述数据传输电路(22)以将数据从所选择的存储器单元(24)传输到所述第二存储器(14);以及控制所述电源门控电路(18)以对所选择的存储器单元(24)进行断电。

Description

信息处理设备及方法
技术领域
本发明涉及信息处理设备和方法。
背景技术
基于半导体的逻辑器件由于泄露电流通常具有不可忽略的功率消耗。泄露电流尤其是在位于两个后续状态转变之间的间隔期间发生。即使当所述器件没有执行任何逻辑操作时,泄露电流也通常持续发生。通常地,泄露电流只可以以运行速度为代价而被减少。因此这是人们担忧的原因,特别是以高频率运行的现代化器件。
当存在将器件或其元件闲置一段特定时期的特定可能性时,公知的节约能源的解决方案是将所述器件或其元件设置为所谓的睡眠状态或降低电源模式。例如,当期望所述存储器在不久的将来不被需要时,众所周知关掉易失性存储器。在所述易失性存储器被断电之前,包含在所述易失性存储器内的数据或可被传输到低功率存储器,例如,永久性存储器,例如硬盘。因此所述易失性存储器的状态被保存。当需要回到常规操作时,所述数据从所述低功率存储器被传输返回到所述易失性存储器。降低电源模式有时又被称作闲置模式、备用模式、暂停模式、睡眠模式、深度睡眠模式或休眠模式。
状态保留电源门控(SRPG)是一种广泛用于移动集成电路(IC)的技术。其在快恢复时间内允许泄露减少。然而,SRPG的问题通常是由特殊触发器和附加电网造成的面积开销。通常的面积损失可能是10%。此外,传输大量始于CPU的全部触发器的数据通常需要大型专用存储器和到这个存储器的快速总线。
Ch.Chun的美国专利7,164,301提议了一种用于在存储器内节约能源的特殊技术,所述存储器是由触发器组成的,每个触发器包括用于保存一比特信息的锁存器。每个所述锁存器具有重置状态,所述重置状态是通过硬件被预先定义为逻辑真(也称为高或一或1)或逻辑假(也称为低或零或0)。通过关掉那些处在其各自重置状态的锁存器,所述存储器被设置为降低电源模式。通过开启被关闭的所述锁存器以及通过将其重置到其各自重置状态,所述存储器回到常规模式。因此没有信息会丢失。通过给每个单独的触发器提供附加逻辑电路和电源开关(电源门控),来实现所述方法。
美国专利申请公开US 2008/0201592描述了一种数据处理装置。所述数据处理装置包括了包括多个以扫描链的形式存在的状态保留单元的处理电路。响应休眠信号,所述处理电路的状态被加密并且被保存到非易失性存储器中。
美国专利7,626,434公开了一种低泄露状态保留电路。
美国专利6,336,161描述了一种计算机配置系统,其中状态复原源自非易失性半导体存储器。
发明内容
本发明提供了一种如所附权利要求中所描述的信息处理设备和方法。
本发明的具体实施例在从属权利要求中被陈述。
根据下文中描述的实施例,本发明的这些或其它方面将会很明显并且被阐述。
附图说明
根据附图,仅仅通过举例的方式,描述了本发明的进一步细节、方面和实施例。在附图中,类似的符号被用于表示相同的或功能相似的元素。为了简便以及清晰,附图中的元素不一定按比例绘制。
图1示意性显示了信息处理设备的实施例的例子。
图2示意性显示了一组易失性存储器单元的实施例的例子。
图3示意性显示了在图2中显示的所述易失性存储器单元。
图4示意性显示了片上系统的实施例的例子。
图5示意性显示了一种起动降低电源模式的方法的实施例的例子。
图6示意性显示了一种终止降低电源模式的方法的实施例的例子。
图7示意性显示了片上系统的实施例的例子。
具体实施方式
由于本发明说明的实施例大部分通过使用电子元件以及本领域所属技术人员所熟知的电路可以被执行,细节不会在比所说明的认为有必要的程度大的任何程度上进行解释,对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。
图1示意性说明了信息处理设备10的例子,所述信息处理设备10包括第一存储器12、第二存储器14、数据传输电路22、电源门控电路18以及控制器20。所述第一存储器12包括至少两个易失性存储器单元16。在显示的例子中,所述第一存储器12包括4个易失性存储器单元。所述第二存储器14可能具有比所述第一存储器低的每比特功率消耗。所述第二存储器14尤其可以是易失性缓存、非易失性缓存或任何其它合适的存储器,例如闪存存储器或硬盘、或不同存储器的组合。所述控制器或可例如是处理器、尤其是微处理器、或任何其它合适的控制器件。
所述控制器20被配置以启动其进行如下操作。所述控制器20可能接收或生成用于将所述信息处理设备10设置为降低电源模式的请求。响应这个请求(降低电源模式请求),所述控制器20在所述存储器单元16之中选择特定的存储器单元24(见图3和4)。然后所述控制器20控制所述数据传输电路22以将数据从所选择的存储器单元24传输到所述第二存储器14。它还控制所述电源门控电路18,以当完成所述数据传输时将所选择的存储器单元24进行断电。所述控制器20可显著地被配置以只将所述存储器单元16的所选择的存储器单元24进行断电,而保留未被选择的存储器单元26有电。所述控制器20尤其可被软件配置以在所述存储器单元16之中选择特定的存储器单元24。例如,所述控制器20选择特定的存储器单元的步骤可由储存在所述信息处理设备10中的操作系统定义。
因此所述特定的存储器单元24在运行时间被选择而不是由例如硬件或操作系统预先定义的。换句话说,所述存储器单元24被动态地选择。因此电源可以显著地得以保存,在这种状态下,只有一些所述存储器单元24被期望在所述请求之后的间隔中被需要,或在这种状态下,对于验证关掉全部的第一存储器,闲置状态的期望持续时间太短。因此所述信息处理设备10可以将其对于所述降低电源模式请求的响应适应于请求自身和可能随时间而改变的其它情况。因此一方面,可以实现在用于进入和退出所述降低电源模式的时间(进入/退出时间)之间的好的权衡,以及泄露节约。此外,在没有特殊触发器和BE级的情况下,提议的SRPG方法可以被实现,并且因此可能不具有或只具有对芯片有影响的很小的区域。
实际上,当进入睡眠模式出现故障时,会发生的是,预先定义的例如触发器的列表被断电。提议的方法可能解决这个问题,因为在运行时间期间它允许定义这样一个列表。
图2和图3示意性说明了图1中显示的在两个不同时间点即在第一降低电源模式请求之后和在后面的第二降低电源模式请求之后的四个易失性存储器单元16。响应每个降低电源模式请求,所述控制器20在所述存储器单元16之中选择特定的存储器单元24。在例子中,所述控制器20选择(左起)第二和第三存储器单元16响应所述第一降低电源模式请求并且只有(左起)第一存储器单元16响应所述第二降低电源模式请求。剩下的单元26没有被选择。
根据识别所述降低电源模式的标识符,所述控制器20例如可被配置以选择所述特定的存储器单元24。所述标识符可表示省电水平,例如“深度睡眠”的“睡眠”水平。或者,所述控制器20可被配置以根据所述信息处理设备10的当前状态,例如根据所述存储器单元16其自身的所述当前状态,选择所述特定的存储器单元24。或者,所述控制器20可被配置以根据要假定退出所选择的降低电源模式的所述信息处理设备10的期望状态,选择所述特定的存储器单元24。或者,所述控制器20可被配置以根据所述降低电源模式的预期持续时间选择所述特定的存储器单元24。例如根据在所述信息处理设备10的先前操作期间累计的操作统计,可估计所述持续时间。
所述控制器20可显著地被配置以通过查找表的方式选择所述特定的存储器单元24。例如,所述查找表可能将多个不同电源模式标识符中的每个分配给将被断电的一组相应的存储器单元16。作为另一个例子,所述查找表可能将多个不同期望的闲置时间持续中的每个分配给一组相应的存储器单元16。
现在参照图4,说明了在片上系统36的例子,正如参照图1所描述的,所述芯上系统36包括第一存储器12和数据传输电路22。至少一个所述存储器单元16包括被安排在扫描链内的存储器元件28。在例子中,每个存储器单元16包括被安排在扫描链内的存储器元件28。所述存储器元件28可例如是锁存器、触发器或寄存器。所述数据传输电路22包括例如多路复用器30。在例子中,所述多路复用器由控制信号34控制,以便从由所述控制信号34指定的存储器单元16中检索数据并且生成通过总线被传送到第二存储器14(见图1)的多路复用数据信号32。所述多路复用器30和所述扫描链16可例如是按照惯例用于嵌入式确定性测试(EDT)的设计。当然,其它设计可以被用于在所述第一存储器12和所述第二存储器14之间传输数据。用于例如可测试性设计(DFT)压缩的EDT多路复用器(muxer)30恰好是特殊设计的例子。
图5和图6涉及一种操作信息处理设备10的方法。正如参照图1所描述的,所述信息处理设备包括第一存储器12、第二存储器14、数据传输电路22以及电源门控电路18。所述第一存储器包括至少两个存储器单元16。接收或生成用于将所述信息处理设备10设置为降低电源模式的请求。响应所述请求,在所述存储器单元16之中选择特定的存储器单元24。所述数据传输电路22被控制以将数据从所选择的存储器单元24传输到所述第二存储器14。所述电源门控电路18被控制以将所选择的存储器单元24进行断电。
特别是参照图5,说明了一种通过使用电源门控将设备10设置为降低电源模式的方法的例子。所述方法是通过接收电源门控请求起始的。然后控制器获得关于所述设备的当前操作模式的详情(步骤S2)。所述控制器从查找表获得存储器单元的列表,例如触发器(步骤S3),并且随后控制数据传输电路以选择由所述列表表示的触发器以及将数据从所选择的触发器移出到非易失性存储器(步骤S5)。然后通过使用电源门控电路,所选择的触发器被进行断电,并且所述数据传输被确认(步骤S6)。
参照图6,说明了一种将所述设备10从所述降低电源模式转换为常规电源模式的方法的例子。所述方法是通过接收加电请求起始的(步骤S1)。在随后的步骤S2中,所述数据传输电路被配置以将先前被移入所述非易失性存储器(见图5)的数据返回传输到所述存储器单元,所述数据起源于所述存储器单元(步骤S3)。最后(步骤S4),已经被复原的数据的接收被确认。
在图7中示意性表示的是作为片上系统36被实施的信息处理设备10的例子。正如上述所描述的,所述信息处理设备10包括中央处理单元(CPU)44、多路复用器30、控制器20以及第二存储器14。所述CPU 44包括存储器单元16。所述存储器单元16分别是堆叠38、配置存储器40以及算术逻辑单元(ALU)42。通过所述控制器20,所述多路复用器30被连接到所述第二存储器14。响应用于进入第一降低电源模式(IDLE模式)的请求,所述控制器20选择所述堆叠38和所述配置存储器40,但不选择所述ALU 42。所述堆叠38的状态和所述配置存储器40的状态随后被传输到所述第二存储器14。所述堆叠38和所述配置存储器40随后被进行断电,而所述ALU 42保持有电。
本发明可能还在计算机程序中被实现,该程序用于在计算机系统上运行,至少包括用于当在可编程的装置上,例如计算机系统或启动可编程的装置以执行根据本发明的器件或系统的功能,运行时,执行一种根据本发明的方法的代码部分。
计算机程序是一系列指令例如特定应用程序和/或操作系统。计算机程序可能例如包括以下中的一个或多个:子程序、函数、程序、对象方法、对象实现、可执行的应用程序、小应用程序、小服务程序、源代码、对象代码、共享库/动态装载库和/或设计用于在计算机系统上的执行的其它指令序列。
计算机程序可内在地存储在计算机可读存储介质或通过计算机可读传输介质传送到计算机系统。所有或者一些计算机程序可被永久地、可移除地提供在计算机可读介质或远程地耦合于信息处理系统。计算机可读介质可能包括,例如但不限于以下的任何数量:磁存储介质包括磁盘和磁带存储介质;光学存储介质例如光盘介质(例如,CD-ROM、CD-R等等)以及数字视盘存储介质;非易失性存储器存储介质包括半导体存储单元例如FLASH存储、EEPROM、EPROM、ROM;铁磁数字存储;MRAM;易失性存储介质包括寄存器、缓冲或缓存、主存储器、等等;以及数字传输介质包括计算机网络、点对点通信装置、以及载波传输介质,仅举几例。
计算机过程通常包括执行(运行)程序或程序的一部分、当前程序值和状态信息、以及被操作系统资源所使用以管理操作执行的资源。操作系统(OS)是管理计算机资源的共享以及提供带有接口用于访问这些资源的程序员的软件。操作系统过程系统数据和用户输入,以及通过分配和管理任务以及内部系统资源作为服务用户和程序系统的响应。
计算机系统可能,例如,包括至少一个处理单元、关联内存和大量的输入/输出(I/O)器件。当执行计算机程序时,计算机系统根据计算机程序处理信息并且通过I/O器件生产合成输出信息。
在前面的说明中,参照本发明实施例的特定例子已经对本发明进行了描述。然而,很明显各种修改和变化可在不脱离所附权利要求中所陈述的本发明的宽范围精神及范围的情况下被做出。
在说明书和权利要求书中的术语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等等,如果有的话,是用于描述性的目的并且不一定用于描述永久性的相对位置。应了解,术语的这种用法在适当的情况下是可以互换的,以便例如这里所描述的实施例能够在这里所说明或描述的方向以外的其它方向进行操作。
这里所讨论的连接可以是任何类型的连接。该连接适于将信号从各节点、单元或设备传输或传输到各节点、单元或器件,例如通过中间设备。因此,除非暗示或说明,连接,例如,可能是直接连接或间接连接。连接可以被说明或描述,涉及到是单一连接、多个连接、单向连接、或双向连接。然而,不同实施例可能改变连接的实现。例如,可以使用单独单向连接而不是双向连接,反之亦然。此外,多个连接可以被替换为连续地或以时间复用方式传输多个信号的单一连接。同样地,携带多个信号的单一连接可以被分离成各种不同的携带这些信号的子集的连接。因此,存在传输信号的许多选项。
这里所描述的每个信号可被设计为正逻辑或负逻辑。在负逻辑信号的情况下,所述信号是低活性,其中,所述逻辑真状态相当于逻辑电平0。在正逻辑信号的情况下,所述信号是高活性,所述逻辑真状态相当于逻辑电平1。注意,这里所描述的任何信号可以被设计为负逻辑信号或正逻辑信号。因此,在替代实施例中,那些被描述为正逻辑信号的信号可被实施为负逻辑信号,以及那些被描述为负逻辑信号的信号可被实施为正逻辑信号。
此外,当指代将信号、状态位或类似的装置分别变为其逻辑真或逻辑假状态时,这里使用术语“断定”(assert)或“设置”(set)以及“否定”(negate)(或“不断定”(deassert)或“清零”(clear))。如果逻辑真状态是逻辑电平“1”,则逻辑假状态是逻辑电平“0”。如果逻辑真状态是逻辑电平“0”,则逻辑假状态是逻辑电平“1”。
本领域所属技术人员将认识到逻辑块之间的界限仅仅是说明性的并且替代实施例可能合并逻辑块或电路元素或在各种逻辑块或电路元素上强加替代的分解功能。因此,应了解,本发明描述的架构仅仅是示范的,并且事实上实现相同功能的很多其它架构可以被实现。例如,在图1中的电源门控18可在所述控制器20内被集成,并且在图7中的第二存储器14可远离芯片36放置。
为实现相同功能的任何组件的布置是有效地“关联”以便所需的功能得以实现。因此,为实现特定功能,本发明中结合在一起的任何两个组件可以被看作彼此“相关联”以便所需的功能得以实现,不论架构还是中间组件。同样地,如此关联的任何两个组件还可以被认为是彼此被“可操作连接”或“可操作耦合”以实现所需的功能。
此外,本领域所属技术人员将认识到上述描述的操作之间的界限仅仅是说明性的。多个操作可被组合成单一操作,单一操作可分布在附加操作中以及操作可至少在时间上部分地重叠而被执行。而且,替代实施例可能包括特定操作的多个例子,并且操作的顺序可在各种其它实施例中被改变。
又如,例子或其中的一部分可能作为物理电路的软或代码表征被实现,或作为能够转化成物理电路的逻辑表征,例如在任何合适的类型的硬件描述语言中被实现。
此外,本发明不限定在非程序化硬件中被实现的物理器件或单元,但也可以应用在可编程器件或单元中。这些器件或单元通过操作能够执行所需的器件功能。该执行是根据合适的的程序代码,例如,主机、微型计算机、服务器、工作站、个人电脑、笔记本、个人数字助理、电子游戏、汽车和其它嵌入式系统、手机和其它无线器件,在本申请中通常表示“计算机系统”。
然而,其它修改、变化和替代也是可能的。说明书和附图相应地被认为是说明性的而非限定意味。
在权利要求中,放置在括号之间的任何参考符号不得被解释为限定权利要求。词语“包括”不排除在权利要求中列出的那些元素或步骤之外的其它元素或步骤的存在。此外,本发明所用的“a”或“an”被定义为一个或多个。并且,在权利要求中的引入性术语,如“至少一个”以及“一个或多个”,不应被解释为,不定冠词“a”或“an”所引入的其它权利要求元素将包括这些引入的权利要求元素的任何特定权利要求限定为只包含一个这样的元素的发明,即使同一权利要求中包括引入性短语“一个或多个”或“至少一个”以及不定冠词,例如“a”或“an”。使用定冠词也是如此。除非另有说明,使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此,这些术语不一定表示时间或这些元素的其它优先次序。某些特定手段在相互不同的权利要求中被列举并不表示这些手段的组合不能被用于获取优势。

Claims (15)

1.一种信息处理设备(10),包括第一存储器(12),第二存储器(14),数据传输电路(22),电源门控电路(18),以及控制器(20);所述第一存储器包括至少两个易失性存储器单元(16)并且所述控制器(20)被配置用于
接收或生成用于将所述信息处理设备(10)设置为降低电源模式的请求;
响应所述请求,在所述存储器单元(16)之中选择特定的存储器单元(24);
控制所述数据传输电路(22)以将数据从所选择的存储器单元(24)传输到所述第二存储器(14);以及
控制所述电源门控电路(18)以将所选择的存储器单元(24)进行断电。
2.根据权利要求1所述的信息处理设备(10),其中所述控制器(20)被配置以根据识别所述降低电源模式的标识符选择所述特定的存储器单元(24)。
3.根据权利要求2所述的信息处理设备(10),其中所述标识符表示省电水平。
4.根据权利要求1至3中的任何一项所述的信息处理设备(10),其中所述控制器(20)被配置以根据所述信息处理设备(10)的当前状态选择所述特定的存储器单元(24)。
5.根据权利要求1至4中的任何一项所述的信息处理设备(10),其中所述控制器(20)被配置以根据要假定退出所选择的降低电源模式的所述信息处理设备(10)的期望状态选择所述特定的存储器单元(24)。
6.根据权利要求1至5中的任何一项所述的信息处理设备(10),其中所述控制器(20)被配置以根据所述降低电源模式的预期持续时间选择所述特定的存储器单元(24)。
7.根据权利要求1至6中的任何一项所述的信息处理设备(10),其中所述控制器(20)被配置以通过查找表选择所述特定的存储器单元(24)。
8.根据权利要求1至7中的任何一项所述的信息处理设备(10),其中至少一个所述存储器单元(16)包括被安排在扫描链内的存储器元件(28)。
9.根据权利要求8所述的信息处理设备(10),其中所述存储器元件(28)是锁存器、触发器或寄存器。
10.根据权利要求1至9中的任何一项所述的信息处理设备(10),其中所述控制器(20)被配置以只将所述存储器单元(16)的所选择的存储器单元(24)进行断电。
11.根据权利要求1至10中的任何一项所述的信息处理设备(10),其中所述数据传输电路(22)包括多路复用器(30)。
12.根据权利要求1至11中的任何一项所述的信息处理设备(10),其中所述第二存储器(14)是非易失性存储器。
13.根据权利要求1至12中的任何一项所述的信息处理设备(10),包括中央处理单元,所述中央处理单元包括所述存储器单元(16)。
14.根据权利要求1至13中的任何一项所述的信息处理设备(10),其中所述控制器(20)被软件配置以在所述存储器单元(16)之中选择特定的存储器单元(24)。
15.一种操作信息处理设备(10)的方法,所述信息处理设备包括第一存储器(12),第二存储器(14),数据传输电路(22),以及电源门控电路(18);所述第一存储器包括至少两个易失性存储器单元(16),所述方法包括
接收或生成用于将所述信息处理设备(10)设置为降低电源模式的请求;
响应所述请求,在所述存储器单元(16)之中选择特定的存储器单元(24);
控制所述数据传输电路(22)以将数据从所选择的存储器单元(24)传输到所述第二存储器(14);以及
控制所述电源门控电路(18)以将所选择的存储器单元(24)进行断电。
CN2010800673393A 2010-06-11 2010-06-11 信息处理设备及方法 Pending CN102934072A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2010/052599 WO2011154776A1 (en) 2010-06-11 2010-06-11 Information processing device and method

Publications (1)

Publication Number Publication Date
CN102934072A true CN102934072A (zh) 2013-02-13

Family

ID=45097588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800673393A Pending CN102934072A (zh) 2010-06-11 2010-06-11 信息处理设备及方法

Country Status (4)

Country Link
US (1) US9141178B2 (zh)
EP (1) EP2580657B1 (zh)
CN (1) CN102934072A (zh)
WO (1) WO2011154776A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147492A (zh) * 2020-10-13 2020-12-29 无锡中微亿芯有限公司 一种查找表的新型可测试性结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012017269A1 (en) * 2010-08-05 2012-02-09 Freescale Semiconductor, Inc. Electronic circuit and method for state retention power gating
US9069551B2 (en) 2011-12-22 2015-06-30 Sandisk Technologies Inc. Systems and methods of exiting hibernation in response to a triggering event
US8914594B2 (en) 2011-12-22 2014-12-16 Sandisk Technologies Inc. Systems and methods of loading data from a non-volatile memory to a volatile memory
US9389673B2 (en) * 2011-12-22 2016-07-12 Sandisk Technologies Inc. Systems and methods of performing a data save operation
US9092150B2 (en) 2011-12-22 2015-07-28 Sandisk Technologies Inc. Systems and methods of performing a data save operation
JP5852997B2 (ja) * 2013-07-29 2016-02-09 京セラドキュメントソリューションズ株式会社 通信装置及び通信システム
US20150316971A1 (en) * 2014-05-02 2015-11-05 Avalanche Technology, Inc. Method and apparatus to reduce power consumption of mobile and portable devices with non-volatile memories
US9971535B2 (en) 2014-11-05 2018-05-15 Industrial Technology Research Institute Conversion method for reducing power consumption and computing apparatus using the same
TWI533319B (zh) 2014-11-20 2016-05-11 財團法人工業技術研究院 非揮發性記憶體裝置及其控制方法
JP6134872B1 (ja) * 2014-12-03 2017-05-24 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 対象の周期的な運動のサイクル数を計数するデバイス、方法及びシステム
JP7374588B2 (ja) * 2019-02-06 2023-11-07 キヤノン株式会社 Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法
US11061619B1 (en) * 2020-03-23 2021-07-13 Western Digital Technologies, Inc. Power management for data storage devices implementing non-volatile memory (NVM) sets

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1105136A (zh) * 1993-07-26 1995-07-12 国际商业机器公司 信息处理系统
US20060059380A1 (en) * 2004-09-10 2006-03-16 Fujitsu Limited Information processing apparatus and power supply control method
CN101515976A (zh) * 2008-02-19 2009-08-26 佳能株式会社 信息处理设备和信息处理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336161B1 (en) 1995-12-15 2002-01-01 Texas Instruments Incorporated Computer configuration system and method with state and restoration from non-volatile semiconductor memory
KR100269313B1 (ko) 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치
JP3420120B2 (ja) 1999-06-29 2003-06-23 日本電気株式会社 同期型半導体メモリシステム
TW591372B (en) 2003-05-15 2004-06-11 High Tech Comp Corp Power control method of portable electronic device, portable electronic device and electronic system
US20050240848A1 (en) * 2004-04-22 2005-10-27 Logicvision, Inc. Masking circuit and method of masking corrupted bits
CN100568377C (zh) 2004-09-22 2009-12-09 Nxp股份有限公司 具有选择性保持的存储控制的方法以及存储电路
KR101185614B1 (ko) * 2005-01-31 2012-09-28 삼성전자주식회사 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치
US7164301B2 (en) 2005-05-10 2007-01-16 Freescale Semiconductor, Inc State retention power gating latch circuit
US20070085585A1 (en) 2005-10-13 2007-04-19 Arm Limited Data retention in operational and sleep modes
JP4303719B2 (ja) * 2005-12-08 2009-07-29 Necエレクトロニクス株式会社 半導体集積回路およびその制御方法
US20070234077A1 (en) * 2006-03-31 2007-10-04 Rothman Michael A Reducing power consumption by load imbalancing
US7610571B2 (en) 2006-04-14 2009-10-27 Cadence Design Systems, Inc. Method and system for simulating state retention of an RTL design
GB2446658B (en) 2007-02-19 2011-06-08 Advanced Risc Mach Ltd Hibernating a processing apparatus for processing secure data
US7908501B2 (en) 2007-03-23 2011-03-15 Silicon Image, Inc. Progressive power control of a multi-port memory device
US7626434B2 (en) 2007-03-30 2009-12-01 Intel Corporation Low leakage state retention circuit
US8363504B2 (en) * 2007-04-20 2013-01-29 Freescale Semiconductor, Inc. Device and method for state retention power gating
US7957172B2 (en) * 2007-06-22 2011-06-07 Broadcom Corporation System for retaining state data of an integrated circuit
US20090085552A1 (en) 2007-09-29 2009-04-02 Olivier Franza Power management using dynamic embedded power gate domains
US8166326B2 (en) * 2007-11-08 2012-04-24 International Business Machines Corporation Managing power consumption in a computer
US7895466B2 (en) 2008-09-02 2011-02-22 Telefonaktiebolaget L M Ericsson (Publ) DMA assisted data backup and restore
JP2010145134A (ja) * 2008-12-16 2010-07-01 Renesas Electronics Corp 半導体集積回路、半導体集積回路の内部状態退避回復方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1105136A (zh) * 1993-07-26 1995-07-12 国际商业机器公司 信息处理系统
US20060059380A1 (en) * 2004-09-10 2006-03-16 Fujitsu Limited Information processing apparatus and power supply control method
CN101515976A (zh) * 2008-02-19 2009-08-26 佳能株式会社 信息处理设备和信息处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147492A (zh) * 2020-10-13 2020-12-29 无锡中微亿芯有限公司 一种查找表的新型可测试性结构

Also Published As

Publication number Publication date
WO2011154776A1 (en) 2011-12-15
EP2580657A4 (en) 2016-04-06
EP2580657A1 (en) 2013-04-17
US20130132753A1 (en) 2013-05-23
EP2580657B1 (en) 2018-10-31
US9141178B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN102934072A (zh) 信息处理设备及方法
KR101975288B1 (ko) 멀티 클러스터 프로세싱 시스템 및 그 구동 방법
US9135126B2 (en) Multi-core re-initialization failure control system
US9626295B2 (en) Systems and methods for scheduling tasks in a heterogeneous processor cluster architecture using cache demand monitoring
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
US8739165B2 (en) Shared resource based thread scheduling with affinity and/or selectable criteria
US9582320B2 (en) Computer systems and methods with resource transfer hint instruction
US9477280B1 (en) Specification for automatic power management of network-on-chip and system-on-chip
US20130124890A1 (en) Multi-core processor and method of power management of a multi-core processor
US20090113221A1 (en) Collaborative power sharing between computing devices
CN103229123A (zh) 在多核处理器内管理功率的方法及装置
US20120266029A1 (en) Arrangement for processing trace data information, integrated circuits and a method for processing trace data information
CN105308571A (zh) 基于活动处理器的动态电压和频率管理
KR20120117020A (ko) 동적 전력 관리를 위한 도메인 특정 언어, 컴파일러 및 jit
CN103902322A (zh) 系统切换方法和电子设备
CN103617088A (zh) 在处理器不同类型线程中分配内核资源的方法、装置及其处理器
US9665377B2 (en) Processing apparatus and method of synchronizing a first processing unit and a second processing unit
US10042659B1 (en) Caching virtual contexts for sharing of physical instances of a hardware resource
US20140325183A1 (en) Integrated circuit device, asymmetric multi-core processing module, electronic device and method of managing execution of computer program code therefor
US9697163B2 (en) Data path configuration component, signal processing device and method therefor
CN103003769A (zh) 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法
US9000804B2 (en) Integrated circuit device comprising clock gating circuitry, electronic device and method for dynamically configuring clock gating
US20130318370A1 (en) Middleware power management
US9116701B2 (en) Memory unit, information processing device, and method
US11720395B1 (en) Cloud thread synchronization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130213