CN102856180B - 一种半导体器件的替代栅集成方法 - Google Patents
一种半导体器件的替代栅集成方法 Download PDFInfo
- Publication number
- CN102856180B CN102856180B CN201110181587.7A CN201110181587A CN102856180B CN 102856180 B CN102856180 B CN 102856180B CN 201110181587 A CN201110181587 A CN 201110181587A CN 102856180 B CN102856180 B CN 102856180B
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- stacking
- type
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 230000010354 integration Effects 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 41
- 229910052681 coesite Inorganic materials 0.000 claims description 35
- 229910052906 cristobalite Inorganic materials 0.000 claims description 35
- 239000000377 silicon dioxide Substances 0.000 claims description 35
- 229910052682 stishovite Inorganic materials 0.000 claims description 35
- 229910052905 tridymite Inorganic materials 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 24
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 229910017083 AlN Inorganic materials 0.000 claims 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims 1
- 229910004491 TaAlN Inorganic materials 0.000 claims 1
- 229910010037 TiAlN Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 235000011114 ammonium hydroxide Nutrition 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 claims 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
- H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种半导体器件的替代栅集成方法，包括：提供半导体衬底；在半导体衬底上形成阱区域，定义N型器件区域和/或P型器件区域；在N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠，牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层，其中，牺牲栅介质层位于半导体衬底上，牺牲栅电极层位于牺牲栅介质层上；环绕牺牲栅堆叠形成侧墙；在牺牲栅堆叠两侧且嵌入半导体衬底形成源/漏区；在半导体衬底上形成SiO2层；在SiO2层上旋涂SOG；对SOG进行刻蚀至SiO2层露出；对SOG与SiO2层进行速率差刻蚀，实现SiO2层表面平坦化；随后分别在N型器件区域形成N型替代栅堆叠，和/或在P型器件区域形成P型替代栅堆叠。
Description
技术领域
本发明涉及超深亚微米半导体器件技术领域，尤其涉及一种高k栅介质/金属栅半导体器件的替代栅集成方法，该方法采用牺牲SiO2/多晶硅栅作为牺牲栅堆叠，经平坦化工艺后，分别去除N型器件区域和P型器件区域的牺牲栅堆叠，形成高k栅介质/金属栅替代栅堆叠，实现N型和P型高k栅介质/金属栅半导体器件的集成。
背景技术
40多年来，集成电路技术按摩尔定律持续发展，特征尺寸不断缩小，集成度不断提高，功能越来越强。目前，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸已进入亚50纳米。伴随器件特征尺寸的不断减小，如果仍采用传统的多晶硅栅，多晶硅耗尽效应将越来越严重，多晶硅电阻也将随之增大，PMOS的硼穿通现象会更加显著，这些障碍将严重限制器件性能的进一步提高。为了克服以上困难，工业界开始采用高介电常数(高k)栅介质/金属栅栅结构代替传统的氧化硅/多晶硅栅结构。
在高k栅介质/金属栅半导体器件的制备上，通常包括两种制备工艺：一种是“先栅(gatefirst)”制备工艺，一种是“后栅(gatelast)”制备工艺。先栅制备工艺是先制备金属栅电极后制备源/漏，其与标准CMOS工艺流程相似。其特点是工艺简单，与标准CMOS工艺相兼容，标准CMOS工艺中常用的一些工艺在先栅工艺中也可采用，有利于节省成本。但这种方法存在一些难以克服的缺点：首先是金属栅电极容易被注入源/漏的离子穿透影响器件的电学特性；其次是激活源/漏杂质的高温工艺对金属栅的功函数会有很大的影响，大部分金属栅材料在高温退火处理后其功函数会向禁带中央移动，导致器件性能的退化。后栅制备工艺，又称大马士革工艺。国际常用的后栅制备工艺是先形成高k栅介质/假栅结构，在完成源/漏注入与激活工艺后，通过平坦化处理去掉假栅，形成栅槽，然后重新淀积金属栅，完成高k栅介质/金属栅半导体器件的制备。这种后栅工艺的优点是金属栅电极在源/漏激活热退火工艺之后形成，避免了高温工艺对金属栅特性的影响，使器件获得很高的稳定性和一致性，有利于形成高性能的高k栅介质/金属栅半导体器件和电路。但是这种后栅工艺也存在一定的缺点，主要是在去除假栅电极时很容易对下面的高k栅介质造成损伤，降低高k栅介质的可靠性。
发明内容
本发明的主要目的在于提供一种半导体器件的替代栅集成方法，该方法包括：提供半导体衬底；在所述半导体衬底上形成阱区域，定义N型器件区域和/或P型器件区域；在所述N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠，所述牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层，其中，所述牺牲栅介质层位于所述半导体衬底上，所述牺牲栅电极层位于所述牺牲栅介质层上；环绕所述牺牲栅堆叠形成侧墙；在所述牺牲栅堆叠两侧且嵌入所述半导体衬底形成源/漏区；在所述半导体衬底上形成SiO2层；在所述SiO2层上旋涂旋转涂布玻璃(SOG)；对所述SOG进行刻蚀至所述SiO2层露出；对SOG与SiO2层界面处进行速率差刻蚀，实现SiO2层表面平坦化；随后分别在N型器件区域形成N型替代栅堆叠，和/或在P型器件区域形成P型替代栅堆叠。
本发明提供的这种半导体器件的制造方法采用牺牲SiO2/多晶硅栅堆叠一方面可以有效避免先栅工艺中高温退火对高k栅介质/金属栅结构电学特性的影响，另一方面可以克服高k栅介质/牺牲多晶硅栅结构在去除牺牲多晶硅栅的时候对高k栅介质的损伤。在具体制备工艺上，本发明采用SiO2+SOG平坦化工艺，并且经平坦化工艺后，分别去除N型器件和P型器件的SiO2/多晶硅牺牲栅堆叠，然后淀积适用于N型器件和P型器件的高k栅介质/金属栅替代栅堆叠。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚：
图1-16示出了根据本发明实施例制造半导体器件的流程中各步骤对应的器件结构的截面图。
附图标记说明：
1000，半导体衬底；1002，P阱；1004，N阱；1006，沟道；1008，牺牲栅介质层；1009，牺牲栅电极层；1010，硬掩膜层；1012，Si3N4一次侧墙；1014，N型源/漏延伸区；1015，P型源/漏延伸区；1016，SiO2二次侧墙；1018，N型源/漏区；1020，P型源/漏区；1022，金属硅化物；1024，SiO2介质层；1026，旋转涂布玻璃(SOG)；1028：N型高k栅介质层；1030：N型功函数金属栅电极层；1032：N型金属栅导体层；1034，SiO2介质层；1036，抗刻蚀剂；1038：P型高k栅介质层；1040：P型功函数金属栅电极层；1042：P型金属栅导体层；1044，SiO2介质层；1046，隔离结构。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1～16详细示出了根据本发明实施例制造半导体器件流程中各步骤的截面图。以下，将参照这些附图来对根据本发明实施例的各个步骤予以详细说明。
首先，如图1所示，提供半导体衬底1000。衬底1000可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上半导体)、碳化硅、砷化镓或者任何III/V族化合物半导体等。此外，半导体衬底1000可以可选地包括外延层，可以被应力改变以增强性能。
接着，在半导体衬底1000上形成隔离结构1046，优选采用局部氧化隔离(LocalOxidationofSilicon，LOCOS)。在本发明的实施例中也可以采用其他隔离结构，隔离结构与本发明的主旨无关，这里不再赘述。
然后，如图2所示，在半导体衬底上形成P阱1002和N阱1004。具体地，首先，光刻P阱掩膜，掩膜露出阱区，通过掩膜进行P型杂质注入，例如可以是B或BF2；然后，去除P阱掩膜，光刻N阱掩膜，掩膜露出阱区，通过掩膜进行N型杂质注入，例如可以是P或As；最后，在900℃至1000℃的温度下推进形成P阱和N阱。当然，形成P阱和N阱的顺序可以改变。而且需要指出的是，在某些应用中，也可以只形成N阱和P阱中一种类型的阱。
然后，如图3所示，半导体衬底上形成牺牲栅介质层1008，在本实施例中优选为SiO2层。具体地，半导体衬底经常规清洗后，采用HF+IPA+H2O去除自然氧化层，然后采用干氧氧化方式形成牺牲SiO2栅介质层，牺牲SiO2栅介质层厚度可以是1nm至3nm。
接着，在牺牲栅介质层1008上形成牺牲栅电极层1009，在本实施例中优选为多晶硅层。具体地，可以采用LPCVD(Low-PressureChemicalVaporDeposition，低压化学气相淀积)方式形成牺牲多晶硅层，牺牲多晶硅层的厚度可以是150nm至190nm。
然后，在牺牲栅电极层1009上继续形成硬掩膜层1010，在本实施例中优选为SiO2硬掩膜层。具体地，可以采用LTO(Low-temperatureoxidation，低温氧化)方式形成SiO2硬掩膜层，SiO2硬掩膜层厚度可以是40-70nm。具体地，厚度的选择根据后面牺牲多晶硅栅和侧墙的刻蚀而定，要求在经过牺牲栅堆叠和侧墙的刻蚀后，SiO2硬掩膜层厚度需要剩余例如10-20nm，以防止牺牲多晶硅层在源/漏硅化物形成工艺中被硅化。
接着，如图4所示，对牺牲栅结构进行图案化刻蚀。具体地，旋涂抗刻蚀剂，对抗刻蚀剂进行图案化，以抗刻蚀剂为掩蔽刻蚀SiO2硬掩膜层1010，去除抗刻蚀剂，以SiO2硬掩膜层1010为掩蔽刻蚀牺牲多晶硅层1009和牺牲SiO2栅介质层1008，从而形成牺牲栅堆叠。
接着，如图5所示，在牺牲栅堆叠两侧环绕牺牲栅堆叠形成一次侧墙1012如Si3N4。具体地，可以采用PECVD(Plasma-EnhancedChemicalVaporDeposition，等离子增强化学气相淀积)方式形成Si3N4层，厚度可以为50-90nm，然后采用干法刻蚀工艺，例如是RIE(Reactive-IonEtching，反应离子刻蚀)反刻形成Si3N4侧墙。接着采用离子注入形成源/漏延伸区，对于NMOSFET，例如可以注入As或Sb，形成N型源/漏延伸区1014；对于PMOSFET，例如可以注入BF2或In，形成P型源/漏延伸区1015。
然后，优选地可以在Si3N4一次侧墙1012外侧环绕Si3N4一次侧墙形成二次侧墙1016如SiO2。具体地，可以采用LTO方式形成SiO2层，厚度可以为80-120nm，然后采用干法刻蚀工艺反刻形成SiO2侧墙。接着采用离子注入形成源漏区，对于NMOSFET，例如可以注入As或Sb，形成N型源/漏区1018；对于PMOSFET，例如可以注入BF2或In，形成P型源/漏区1020。
对于本发明的其他实施例，还可以在第二侧墙1016外进一步形成第三侧墙，第三侧墙的材料优选包括Si3N4。图中没有示出第三侧墙。
接着，优选地在源/漏区上形成硅化物1022。对于本发明的实施例，硅化物选择Ni硅化物。
然后，如图6所示，在器件上形成SiO2介质层1024。对于本发明的实施例，采用LTO方式形成SiO2介质层，SiO2介质层厚度例如在600至800nm。
接着，旋涂SOG(Spin-on-glass，旋转涂布玻璃)1026，液态状SOG会填充硅片表面的凹陷部分，达到器件表面平坦化的目的。然后对SOG退火固化，使SOG中的溶剂挥发后形成SiO2层。
然后，如图7所示，采用干法刻蚀工艺刻蚀SOG至SOG与SiO2介质层界面处。刻蚀气体例如可以包括CF4和CHF3。
接着，如图8所示，按照SOG形成SiO2和LTO形成SiO2刻蚀速率比例为1∶1.2至1∶2干法刻蚀SOG1026和SiO2介质层1024，实现平坦化。刻蚀气体例如可以包括CF4和CHF3，可以通过调整刻蚀气体比例，实现SOG与SiO2的速率差刻蚀。经平坦化后，还可以继续干法刻蚀SiO2介质层至牺牲栅堆叠顶部剩余例如50nm至100nm厚度的SiO2介质层。
然后，如图9所示，采用抗刻蚀剂1036掩蔽PMOSFET区域，露出NMOSFET区域，干法刻蚀SiO2介质层1024至牺牲多晶硅栅电极露头。
然后，如图10所示，采用四甲基氢氧化氨(Tetramethyammoniumhydroxide，TMAH)溶液腐蚀牺牲多晶硅栅电极。例如，TMAH溶液中TMAH与H2O的体积百分含量比例为1∶15至1∶5，工艺温度为50℃至80℃。并采用HF+IPA+H2O溶液(其中HF的体积百分比含量是10％至15％，IPA的体积百分比含量是0.01％至1％)腐蚀牺牲SiO2栅介质，在侧墙内形成开口。
然后，如图11所示，在侧墙开口内形成N型高k栅介质/金属栅结构。具体地，将半导体衬底进行清洗，采用HF+IPA+H2O去除自然氧化层，采用快速热退火工艺在衬底表面形成5至的SiO2界面层(图中未示出)，例如采用磁控溅射技术在SiO2界面层上淀积高k栅介质1028如HfSiON，对HfSiON高k栅介质进行快速热退火处理，退火温度为500℃至530℃；接着，在HfSiON高k栅介质上形成功函数金属栅电极层1030如TaN，在TaN功函数金属栅层上淀积金属栅导体层1032如W；然后，在W金属栅导体层旋涂抗刻蚀剂，对抗刻蚀剂进行图案化，要求图案化的抗刻蚀剂要覆盖侧墙开口外侧例如0.5至4μm，采用等离子体干法刻蚀W、TaN和HfSiON，形成T型高k栅介质/金属栅结构。
接着，如图12所示，在器件上形成SiO2介质层1034。对于本发明的实施例，采用LTO方式形成SiO2介质层，SiO2介质层厚度例如在400全600nm。
然后，如图13所示，采用抗刻蚀剂1036掩蔽NMOSFET区域，露出PMOSFET区域，干法刻蚀SiO2介质层1034和1024至牺牲多晶硅栅电极露头。
接着，如图14所示，同样可以采用TMAH溶液腐蚀牺牲多晶硅栅电极，并采用HF+IPA+H2O溶液腐蚀牺牲SiO2栅介质，在侧墙内形成开口。
然后，如图15所示，在侧墙开口内形成P型高k栅介质/金属栅结构。具体地，将半导体衬底进行清洗，采用HF+IPA+H2O去除自然氧化层，采用快速热退火工艺在衬底表面形成5至的SiO2界面层(图中未示出)，例如采用磁控溅射技术在SiO2界面层上淀积高k栅介质1038如HfSiAlON，对HfSiAlON高k栅介质进行快速热退火处理，退火温度为500℃至530℃；接着，在HfSiAlON高k栅介质上形成功函数金属栅电极层1040如AlN，在AlN功函数金属栅层上淀积金属栅导体层1042如Mo；然后，在Mo金属栅导体层上旋涂抗刻蚀剂，对抗刻蚀剂进行图案化，要求图案化的抗刻蚀剂要覆盖侧墙开口外侧例如0.5至4μm，采用等离子体干法刻蚀Mo、AlN和HfSiAlON，形成T型高k栅介质/金属栅结构。
接着，如图16所示，在器件上形成SiO2介质层1044。对于本发明的实施例，采用LTO方式形成SiO2介质层，SiO2介质层厚度在400至600nm。
需要指出的是，以上实施例中先形成N型高k栅介质/金属栅结构，然后形成P型高k栅介质/金属栅结构，但是它们的顺序可以改变。另外，在以上实施例中，针对两个互补器件(一个N型器件和一个P型器件)进行了描述；但是本领域技术人员可以理解，本发明同样可以应用于单个器件或者三个或更多器件的情况。
在如上所述形成半导体器件之后，可以进一步进行其他工艺。例如，光刻栅和源/漏通孔，填充Ti/TiN/Al/TiN互连金属线，经图案化刻蚀形成栅和源/漏引线(图中未示出)。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
本发明提供的这种半导体器件的制造方法采用牺牲SiO2/多晶硅栅结构，一方面可以有效避免先栅工艺高温退火工艺对高k栅介质/金属栅结构电学特性的影响，另一方面可以克服高k栅介质/牺牲多晶硅栅结构在去除牺牲多晶硅栅的时候对高k栅介质的损伤。在具体制备工艺上，本发明可以采用以下各项技术中的一项或多项以提高器件性能，包括：
-采用双层侧墙结构(例如，Si3N4/SiO2)或者三层侧墙结构(例如，Si3N4/SiO2/Si3N4)
具体地，在靠近金属栅一侧采用Si3N4一次侧墙可以有效防止高k栅介质和金属栅被氧化，避免高k栅介质等效氧化层厚度的增加和金属栅特性的退化。
-采用SiO2+SOG平坦化工艺
首先，采用LTO工艺形成SiO2介质层，可以实现初步的平坦化，减小栅堆叠与源/漏之间的高度差，然后采用SOG进一步进行平坦化。液态SOG具有很好的平坦化效果，能有效填充和减小栅堆叠与源/漏之间的高度差，达到理想的平坦化效果。SOG退火固化后会形成SiO2介质层，与LTO形成的SiO2介质层相兼容，有利于后期采用干法刻蚀工艺获得理想的平坦化效果。
-采用TMAH溶液湿法腐蚀工艺
这有利于提高牺牲多晶硅栅对牺牲SiO2栅介质的选择比。
-采用HF+IPA+H2O溶液湿法腐蚀牺牲SiO2栅介质
具体地，较低的HF浓度可以减小牺牲SiO2栅介质的腐蚀速率，IPA的采用有利于获得良好的界面特性，抑制自然氧化层的生长。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
Claims (22)
1.一种半导体器件的替代栅集成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成阱区域，定义N型器件区域和/或P型器件区域；
在所述N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠，所述牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层，其中，所述牺牲栅介质层位于所述半导体衬底上，所述牺牲栅电极层位于所述牺牲栅介质层上；
环绕所述牺牲栅堆叠形成侧墙；
在所述牺牲栅堆叠两侧且嵌入所述半导体衬底形成源/漏区；
在所述半导体衬底上形成SiO2层；
直接在所述SiO2层上旋涂旋转涂布玻璃SOG；
对所述SOG进行刻蚀至所述SiO2层露出；
在SOG与SiO2层界面处采用干法刻蚀工艺刻蚀SOG与SiO2，SOG与SiO2的刻蚀速率比例为1∶1.2至1∶2，实现SiO2层表面平坦化；
随后分别在N型器件区域形成N型替代栅堆叠，和/或在P型器件区域形成P型替代栅堆叠。
2.根据权利要求1所述的方法，其中，在所述N型器件区域和/或P型器件区域上形成牺牲栅堆叠的步骤，包括：
在所述N型器件区域和/或P型器件区域上依次形成牺牲栅介质层、牺牲栅电极层和硬掩模层；
对所述牺牲栅介质层、牺牲栅电极层和硬掩模层进行刻蚀，以使得所述牺牲栅介质层和牺牲栅电极层刻蚀后形成牺牲栅堆叠，所述硬掩模层刻蚀后形成硬掩模。
3.根据权利要求2所述的方法，其中，所述牺牲栅介质层包括SiO2栅介质层，所述牺牲栅电极层包括多晶硅栅电极层。
4.根据权利要求1所述的方法，其中，环绕所述牺牲栅堆叠形成侧墙的步骤，包括：
环绕所述牺牲栅堆叠形成Si3N4侧墙。
5.根据权利要求1所述的方法，其中，环绕所述牺牲栅堆叠形成侧墙的步骤，包括：
环绕所述牺牲栅堆叠形成第一侧墙，环绕所述第一侧墙形成第二侧墙；
其中所述第一侧墙由Si3N4形成，所述第二侧墙由SiO2形成。
6.根据权利要求1所述的方法，其中，所述在半导体衬底上形成SiO2层的步骤，包括：
在所述半导体衬底上采用低温氧化方式形成SiO2层。
7.根据权利要求1所述的方法，其中，所述在SiO2层上旋涂SOG的步骤，包括：将液态状SOG均匀旋涂在SiO2层上，经热退火处理将SOG固化形成SiO2介质层。
8.根据权利要求1所述的方法，其中，对所述SOG进行刻蚀至所述SiO2层露出包括：采用干法刻蚀工艺刻蚀SOG至所述SiO2层露出。
9.根据权利要求1所述的方法，SiO2层表面经平坦化后，进一步包括：采用干法刻蚀工艺刻蚀SiO2层至牺牲栅堆叠顶部剩余50nm-100nm厚度的SiO2层。
10.根据权利要求1所述的方法，其中，在衬底上形成N型器件区域和P型器件区域两者，以及所述分别在N型器件区域形成N型替代栅堆叠，在P型器件区域形成P型替代栅堆叠的步骤，包括：选择性刻蚀去除N型器件区域SiO2层至牺牲栅堆叠露出；去除所述牺牲栅堆叠以在所述侧墙内形成开口；在所述开口内形成N型替代栅堆叠；在所述半导体衬底上形成SiO2层；选择性刻蚀去除P型器件区域SiO2层至牺牲栅堆叠露出；去除所述牺牲栅堆叠以在所述侧墙内形成开口；在所述开口内形成P型替代栅堆叠。
11.根据权利要求1所述的方法，其中，在衬底上形成N型器件区域和P型器件区域两者，以及所述分别在N型器件区域形成N型替代栅堆叠，在P型器件区域形成P型替代栅堆叠的步骤，包括：选择性刻蚀去除P型器件区域SiO2层至牺牲栅堆叠露出；去除所述牺牲栅堆叠以在所述侧墙内形成开口；在所述开口内形成P型替代栅堆叠；在所述半导体衬底上形成SiO2层；选择性刻蚀去除N型器件区域SiO2层至牺牲栅堆叠露出；去除所述牺牲栅堆叠以在所述侧墙内形成开口；在所述开口内形成N型替代栅堆叠。
12.根据权利要求10或11所述的方法，其中，选择性刻蚀去除N型器件区域SiO2层至牺牲栅堆叠露出的步骤包括：首先，采用抗蚀剂掩蔽P型器件区域；接着，采用干法刻蚀工艺刻蚀SiO2层至N型器件区域牺牲栅堆叠露出。
13.根据权利要求10或11所述的方法，其中，选择性刻蚀去除P型器件区域SiO2层至牺牲栅堆叠露出的步骤包括：首先，采用抗蚀剂掩蔽N型器件区域；接着，采用干法刻蚀工艺刻蚀SiO2层至P型器件区域牺牲栅堆叠露出。
14.根据权利要求10或11所述的方法，其中，所述去除牺牲栅堆叠以在所述侧墙内形成开口，包括：采用四甲基氢氧化氨TMAH溶液湿法腐蚀去除牺牲多晶硅栅电极层，采用HF+IPA+H2O溶液湿法腐蚀去除牺牲SiO2栅介质层。
15.根据权利要求14所述的方法，其中，TMAH溶液中TMAH与H2O的体积百分含量比例为1∶15至1∶5，工艺温度为50℃至80℃。
16.根据权利要求14所述的方法，HF+IPA+H2O溶液中HF的体积百分比含量是10％至15％，IPA的体积百分比含量是0.01％至1％。
17.根据权利要求10或11所述的方法，其中，所述在N型器件区域侧墙开口内形成N型替代栅堆叠的步骤，包括：在侧墙开口内形成N型高k栅介质层，在所述N型高k栅介质层上形成N型金属栅电极层，对所述N型金属栅电极层和N型高k栅介质层进行刻蚀，以使得所述N型金属栅电极层和N型高k栅介质层刻蚀后形成N型替代栅堆叠。
18.根据权利要求17所述的方法，其中，所述N型高k栅介质层包括：HfSiON、HfLaON、HfTaON中的一种或几种的组合。
19.根据权利要求17所述的方法，其中，所述N型金属栅电极层包括：TaN、TiN、HfN中的一种或几种的组合。
20.根据权利要求10或11所述的方法，其中，所述在P型器件区域侧墙开口内形成P型替代栅堆叠的步骤，包括：在侧墙开口内形成P型高k栅介质层，在所述P型高k栅介质层上形成P型金属栅电极层，对所述P型金属栅电极层和P型高k栅介质层进行刻蚀，以使得所述P型金属栅电极层和P型高k栅介质层刻蚀后形成P型替代栅堆叠。
21.根据权利要求20所述的方法，其中，所述P型高k栅介质层包括：HfAlON、HfSiAlON、HfTiON中的一种或几种的组合。
22.根据权利要求20所述的方法，其中，所述P型金属栅电极层包括：AlN、TiAlN、TaAlN、MoAlN中的一种或几种的组合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110181587.7A CN102856180B (zh) | 2011-06-30 | 2011-06-30 | 一种半导体器件的替代栅集成方法 |
| PCT/CN2011/077905 WO2013000190A1 (zh) | 2011-06-30 | 2011-08-02 | 一种半导体器件的替代栅集成方法 |
| US13/379,169 US8377769B2 (en) | 2011-06-30 | 2011-08-02 | Method for integrating replacement gate in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110181587.7A CN102856180B (zh) | 2011-06-30 | 2011-06-30 | 一种半导体器件的替代栅集成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102856180A CN102856180A (zh) | 2013-01-02 |
| CN102856180B true CN102856180B (zh) | 2016-05-25 |
Family
ID=47402655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110181587.7A Active CN102856180B (zh) | 2011-06-30 | 2011-06-30 | 一种半导体器件的替代栅集成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102856180B (zh) |
| WO (1) | WO2013000190A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110218727A (zh) | 2013-03-14 | 2019-09-10 | 萨勒普塔医疗公司 | 用于治疗肌营养不良的外显子跳跃组合物 |
| CN104517901B (zh) * | 2013-09-29 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN105990113B (zh) * | 2015-01-30 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN107180793B (zh) * | 2017-06-14 | 2020-04-07 | 中国科学院微电子研究所 | 一种调节高k金属栅cmos器件阈值的方法 |
| CN111180583A (zh) * | 2019-10-15 | 2020-05-19 | 北京元芯碳基集成电路研究院 | 晶体管及其制造方法 |
| CN114121667B (zh) * | 2021-11-10 | 2024-04-30 | 上海华力集成电路制造有限公司 | 半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841666A (zh) * | 2005-03-31 | 2006-10-04 | 中国科学院微电子研究所 | 一种替代栅的制备方法 |
| CN101203947A (zh) * | 2005-06-21 | 2008-06-18 | 英特尔公司 | 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路 |
| CN101908475A (zh) * | 2009-06-04 | 2010-12-08 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303418B1 (en) * | 2000-06-30 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer |
| US6406956B1 (en) * | 2001-04-30 | 2002-06-18 | Taiwan Semiconductor Manufacturing Company | Poly resistor structure for damascene metal gate |
| JP2007214436A (ja) * | 2006-02-10 | 2007-08-23 | Tokyo Electron Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007258267A (ja) * | 2006-03-20 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8350335B2 (en) * | 2007-04-18 | 2013-01-08 | Sony Corporation | Semiconductor device including off-set spacers formed as a portion of the sidewall |
-
2011
- 2011-06-30 CN CN201110181587.7A patent/CN102856180B/zh active Active
- 2011-08-02 WO PCT/CN2011/077905 patent/WO2013000190A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841666A (zh) * | 2005-03-31 | 2006-10-04 | 中国科学院微电子研究所 | 一种替代栅的制备方法 |
| CN101203947A (zh) * | 2005-06-21 | 2008-06-18 | 英特尔公司 | 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路 |
| CN101908475A (zh) * | 2009-06-04 | 2010-12-08 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013000190A1 (zh) | 2013-01-03 |
| CN102856180A (zh) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879127B2 (en) | Gate structures for semiconductor devices | |
| CN102543696B (zh) | 一种半导体器件的制造方法 | |
| CN104867967B (zh) | 半导体器件及其制造方法 | |
| KR102265824B1 (ko) | 노치형 게이트 구조물 제조 | |
| CN102104003B (zh) | 半导体装置的制造方法 | |
| CN103137624B (zh) | 高栅极密度器件和方法 | |
| JP5661445B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US9123743B2 (en) | FinFETs and methods for forming the same | |
| CN103247602B (zh) | 半导体器件及其形成方法 | |
| CN107068679B (zh) | 半导体装置与其形成方法 | |
| CN102856180B (zh) | 一种半导体器件的替代栅集成方法 | |
| CN102956454A (zh) | 一种半导体结构及其制造方法 | |
| WO2012006881A1 (zh) | 半导体器件结构及其制造方法 | |
| US8377769B2 (en) | Method for integrating replacement gate in semiconductor device | |
| US10297454B2 (en) | Semiconductor device and fabrication method thereof | |
| CN103854980B (zh) | 形成半导体器件替代栅的方法以及制造半导体器件的方法 | |
| CN102856377B (zh) | n型半导体器件及其制造方法 | |
| CN104752202B (zh) | 一种半导体器件的制造方法 | |
| CN103531540B (zh) | 半导体器件制造方法 | |
| CN113192891B (zh) | 一种半导体器件及制备方法 | |
| CN103730422B (zh) | 半导体器件制造方法 | |
| CN103681503B (zh) | 半导体器件制造方法 | |
| CN103094217B (zh) | 晶体管制作方法 | |
| CN106653693A (zh) | 改善核心器件和输入输出器件性能的方法 | |
| CN102779751B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |