CN102801341A

CN102801341A - 具有pfc和dc/dc转换器的ac/dc转换器

Info

Publication number: CN102801341A
Application number: CN2012101680323A
Authority: CN
Inventors: A.卡莱蒂; A.皮杜蒂
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-05-27
Filing date: 2012-05-28
Publication date: 2012-11-28
Anticipated expiration: 2032-05-28
Also published as: US20120300515A1; CN102801341B; DE102012208880A1; US8493757B2

Abstract

本发明涉及具有PFC和DC/DC转换器的AC/DC转换器。公开了一种包括功率因数校正器和DC/DC转换器的功率转换器以及一种功率转换方法。

Description

具有PFC和DC/DC转换器的AC/DC转换器

技术领域

本发明涉及一种功率转换器电路，特别涉及一种具有功率因数校正器（PFC）以及耦合到所述PFC的DC/DC转换器的功率转换器电路。

背景技术

诸如计算机、电视机或必须进行充电的电池之类的许多电子设备需要DC电压作为输入电压，而可从电力网获得的供电电压是AC电压。在这些情况下，需要将AC输入电压转换为DC输出电压的AC/DC转换。特别在其中负载的功率消耗高于数10W的那些情况下，除了功率转换之外还需要功率因数校正。功率因数校正用来使得无功功率最小化并且使得从电网获得的实际功率最大化。

提供功率因数校正的AC/DC转换器包括功率因数校正器（PFC）以及耦合到PFC的DC/DC转换器。PFC通常是生成高于AC输入电压的振幅（峰值）的DC电压的升压转换器。DC/DC转换器将PFC所提供的DC电压转换为提供给负载电压的DC输出电压。PFC的输入电压和输入电流具有正弦波形。当PFC的功率因数接近1，诸如处于0.97和1之间时，输入电压和输入电流几乎同相，从而PFC的输入功率具有正弦平方（sin²）波形，这导致了PFC输出电压的波纹。为了减小那些波纹的振幅，在PFC的输出端子之间连接也被称作DC链路电容器的电容器。

DC链路电容器可以具有高达数mF（毫法）的电容并且通常被实现为电解电容器。然而，电解电容器具有相对短的寿命，具有高的泄漏电流并且很昂贵。

因此，需要提供一种具有PFC和DC/DC转换器的AC/DC功率转换器电路，其中DC链路电容器的大小可以有所减小而不使功率转换效率下降并且不增大DC/DC转换器输出处的DC电压的波纹。

发明内容

第一方面涉及一种功率转换电路，该功率转换电路包括：具有用于接收AC输入电压的输入端子和用于提供第一输出电压的输出端子的功率因数校正器，以及具有耦合到所述功率因数校正器的输出端子的输入端子以及用于提供第二输出电压的输出端子的DC/DC转换器。所述DC/DC转换器进一步包括被配置为根据基准信号来控制所述DC/DC转换器的输入电流的控制电路，所述基准信号具有取决于所述AC输入电压的频率的频率。

第二方面涉及一种AC/DC功率转换方法。所述方法包括：从AC输入电压生成功率因数受控的第一输出电压，并且从所述第一输出电压生成第二输出电压。生成所述第二输出电压包括：从所述第一输出电压生成钟控电压（clocked voltage），所述钟控电压具有频率和占空比；以及使用电感整流器装置对所述钟控电压进行整流。所述钟控电压的占空比取决于基准信号，其中所述基准信号具有取决于所述AC输入电压的频率的频率。

附图说明

现在将参考附图对本发明的实施例进行解释。应当注意的是，这些实施例用来图示基本原则，从而仅图示了理解所述基本原则所必需的那些特征。附图并非依比例绘制。另外，相似的附图标记在所有附图中表示相似的特征。

图1示意性图示了包括功率因数校正器（PFC）以及耦合到PFC的DC/DC转换器的AC/DC转换器的实施例；

图2图示了PFC的实施例；

图3图示了具有降压转换器拓扑的DC/DC转换器的实施例；

图4图示了图3的DC/DC转换器，其中详细图示了开关元件的控制电路；

图5示出了图示出图4的控制电路的操作原则的时序图；和

图6图示了具有降压转换器拓扑的DC/DC转换器的另外的实施例。

具体实施方式

图1示意性图示了AC/DC转换器的实施例。该转换器包括功率因数校正器（PFC）20，其具有用于接收AC输入电压Vin的输入端子11、12以及用于提供第一输出电压Vout1的输出端子13、14。DC/DC转换器40耦合到PFC 20，使得DC/DC转换器40接收第一输出电压Vout1作为输入电压。DC/DC转换器40的输入端子对应于PFC的输出端子13、14。DC/DC转换器40被配置为从PFC 20的第一输出电压Vout1生成第二输出电压Vout2。第二输出电压Vout2是DC电压并且可在DC/DC转换器40的输出端子15、16处获得。第二输出电压Vout2可以被用来对（在图1中以虚线所图示的）负载Z进行供电。

诸如电容器之类的电容元件30连接在PFC 20的输出端子13、14之间。然而，利用DC/DC转换器40的具体操作原理，该电容元件30的电容与常规的AC/DC转换器相比可以相对小。根据一个实施例，PFC 20的输出电容器30的电容仅近似处于常规AC/DC转换器的输出电容器的电容的0.001（10^-3）倍和0.01（10^-2）倍之间。

PFC 20可以像常规的PFC那样实现。仅出于说明的目的，PFC 20的实施例在图2中更为详细地进行图示。参考图2，PFC 20可以包括连接到输入端子11、12的整流器装置21，诸如桥式整流器。整流器装置21接收输入电压Vin并且被配置为从输入电压Vin生成经整流的输入电压Vin’。例如，在输入电压Vin具有正弦波形时，经整流的输入电压Vin’具有对应于正弦波的绝对值的波形。PFC 20进一步具有接收经整流的输入电压Vin’并且生成第一输出电压Vout1的升压转换器级。所述升压转换器级包括串联电路，该串联电路具有诸如扼流圈之类的电感元件22以及电子开关23。该串联电路耦合到整流器装置21，使得可在串行电路两端获得经整流的输入电压Vin’。如图2所图示，电子开关23例如是晶体管，特别是MOSFET。然而，使用MOSFET、特别是n-MOSFET作为电子开关23仅是一个示例。也可以使用诸如p-MOSFET、IGBT（绝缘栅双极晶体管）、BJT（双极结晶体管）、JFET（结场效应晶体管）或GTO（门极可关断晶闸管）之类的任何其它开关组件。这同样应用于将在下文中进行解释的其它电子开关。

PFC 20进一步包括连接在电感元件22和电子开关23所共用的电路节点与输出端子13、14之一之间的整流器元件24。整流器元件24可以被实现为二极管（如图2所图示）。然而，整流器元件24也可以被实现为具有开关组件的同步整流器（SR）。

电子开关23从PFC控制器25接收经脉宽调制（PWM）的驱动信号S23。PFC控制器25可以是常规的PFC控制器，其被配置为生成诸如图2的PWM驱动信号S23的PWM驱动信号，使得功率因数接近于1诸如在0.97和1之间，并且使得诸如图2中的第一输出电压Vout1的输出电压至少接近于希望电压，诸如例如400V。例如生成具有取决于（图2中以虚线图示的）时钟信号CLK的（固定或可变）频率的PWM驱动信号S23。该时钟信号CLK可以是外部时钟信号生成器（未示出）所生成的外部时钟信号，或者可以是在PFC控制器中所生成的时钟信号。这样的常规PFC控制器是公知的，从而无需就此进一步解释。

再次参考图1，DC/DC转换器40包括：耦合到PFC 20的输出端子13、14的开关单元50，以及连接在开关单元50和输出端子15、16之间的电感整流器60。开关元件50包括至少一个诸如晶体管的电子开关，并且被配置为从第一输出电压Vout1生成钟控电压（或方波电压）Vc。钟控电压Vc依据经脉宽调制（PWM）的驱动信号S_D生成，从而所述钟控电压的频率和/或占空比和/或相位分别对应于驱动信号S_D的频率和/或占空比和/或相位。驱动信号S_D由控制电路70以将在下文中进一步详细解释的方式所生成。

电感整流器60包括：至少一个电感元件，诸如例如扼流圈和/变压器或者没用线缆耦合的元件；以及至少一个整流器元件，诸如例如双极二极管、Schottky二极管或同步整流器。电感整流器60被配置为对钟控电压Vc进行整流以便生成第二输出电压Vout2，这是DC电压。

现在将对生成至少一个驱动信号S_D的控制电路70的操作原理进行解释。出于解释的目的，将假设输入电压Vin具有正弦波形，从而

Figure 2012101680323100002DEST_PATH_IMAGE001

（1），

其中V₀是振幅，并且其中

f。输入电压Vin特别是电力网所提供的电压。根据国家，振幅A0例如为155V（100VRMS）或325V（230VRMS）。频率f通常为50Hz或60Hz。

从该输入电压Vin所产生的输入电流Iin为：

Figure 2012101680323100002DEST_PATH_IMAGE003

（2），

其中I₀是输入电流的振幅并且

是输入电压Vin和输入电流Iin之间的相移。出于解释的目的，进一步假设PFC 20的功率因数接近于1，诸如在0.97和1之间。在这种情况下，相移

近似为0。然后PFC 20的输入功率Pin给出为：

Figure 2012101680323100002DEST_PATH_IMAGE005

（3）。

参考等式（3），输入功率Pin以两倍于输入电压Vin的频率的频率2ω在最大输入功率PinMAX和为零的最小输入功率之间变化，其中PinMAX=V₀?I₀。

在常规的AC/DC转换器中，耦合到PFC的DC/DC转换器具有恒定的输入功率，从而需要PFC的相对大的输出电容器以便对PFC 20的输入功率的变化进行缓冲，从而可以减小PFC 20的输出电压的波纹。

在图1的AC/DC转换器中，功率电路70被配置为驱动开关装置50使得DC/DC转换器40的输入功率的瞬时值等于PFC 20的瞬时输入功率（忽略损失）。DC/DC转换器的输入功率Pin₄₀等于PFC的输出功率Pout₂₀（Pin₄₀=Pout₂₀）。另外，PFC的输出功率Pout₂₀等于其输入功率Pin（Pin= Pout₂₀）。PFC 20被配置为提供DC输出电压Vout1。因此，为了使DC/DC转换器的输入功率Pin₄₀等于PFC 20的输出功率Pout₂₀，DC/DC转换器40的输入电流I40应当如下：

（4）。

因此，控制电路70被配置为驱动开关装置50，使得DC/DC转换器40的输入电流I40的移动平均值具有对应于PFC 20的输入功率Pin的波形的波形。通常，控制电路70被配置为通过提供至少一个驱动信号S_D来驱动开关装置50，使得驱动信号S_D取决于基准信号S_REF，其中基准信号S_REF具有取决于AC输入电压Vin的频率的频率。因此，当输入电压Vin是正弦波电压时，基准信号S_REF是正弦平方信号。根据一个实施例，基准信号S_REF从PFC 20的输入电压Vin或输入电流Iin得出，从而基准信号S_REF的波形与PFC的输入功率Pin的波形同相。

为了控制DC/DC转换器40的输入电流I40，控制电路70接收表示输入电流I40的输入电流信号S_C。输入电流信号S_C能够通过测量输入电流I40来获得。在图1所图示的实施例中，耦合到DC/DC转换器40的负载路径的电流测量单元71提供电流测量信号S_C。然而，测量输入以便获得输入电流信号S_C仅是一个示例。输入电流I40还可以从其它参数进行估计或得出，诸如电感整流器60的各个元件两端的电压，其详细示例将参考图3进行解释。根据一个实施例，电流测量信号S_C与输入电流I40成比例。

开关元件50根据PWM驱动信号S_D接通和断开，从而根据一个实施例，方波电压Vc具有对应于驱动信号的占空比S_D的占空比。输入电流I40不是连续电流，而是根据驱动信号S_D周期性地接通和断开。然而，作为驱动信号S_D的频率的开关频率明显高于输入电流I40的期望变化的频率，从而输入电流I40的平均值满足等式（4）。虽然PFC 20的输入功率Pin变化的以及因此DC/DC转换器40的输入电流I40的期望变化的频率两倍于输入电压Vin的频率，例如100Hz或120Hz，但是驱动信号S_D的频率更高得多。根据一个实施例，开关频率处于数千赫兹（kHz）的范围内，并且因此比输入电流I40的期望变化更快得多。

通过控制DC/DC转换器40的输入电流I40使得输入电流依据PFC 20的输入功率Pin的变化而变化，不需要PFC 20的输出处的能量缓冲器，或者仅需要较小的能量缓冲器。因此，可以省去PFC 20的输出处的电容器30，或者该输出电容器30的电容可以明显低于常规PFC的输出处的电容。

DC/DC转换器40可以利用常规的DC/DC转换器拓扑来实现。图3图示了其中DC/DC转换器40具有降压转换器拓扑的简化实施例。在该实施例中，开关装置50包括一个电子开关51。电子开关51具有连接到输入端子13、14之一的负载路径并且具有用于接收驱动信号S_D的控制端子。在根据图3的实施例中，电子开关51被实现为MOSFET，特别是n型MOSFET。然而，这仅是一个示例，也可以使用任何其它类型的电子开关。在图3的实施例中，电子开关51连接到DC/DC转换器40的第一输入端子13。

电感整流器60包括具有电感元件61（诸如例如扼流圈）和电容元件63的串联电路。具有电感元件61和电容元件63的该串联电路与电子开关51串联连接，使得电感元件61连接在电子开关51和输出端子15、16之一之间并且使得电容元件63连接在输出端子15、16之间，从而可在电容元件62两端获得输出电压Vout2。第二输入端子14和第二输出端子16相互电耦合，其中在图3的实施例中在这些端子14、16之间仅连接电流测量单元71。电感整流器60进一步包括与包括电感元件61和电容元件63的串联电路并联连接的整流器元件62。

现在将对图3所图示的DC/DC转换器40的操作原理进行解释。电子开关51由PWM驱动信号S_D周期性地接通和断开。当电子开关51处于其接通状态时，PFC（图1中的20）的输出电压Vout1被施加至电感整流器60，所述输出电压Vout1是DC/DC转换器40的输入电压。由此，作为通过电感元件61的电流的输入电流I40增大，直至电子开关51断开。当电子开关51断开时，整流器元件62充当接管通过电感元件61的电流的续流元件，其中通过电感元件61的电流在电子开关51的断开状态期间减小。

通过根据电流测量信号S_C和基准信号S_REF适当调节驱动信号S_D的占空比，能够通过PWM驱动信号S_D对DC/DC转换器40的输入电流I40、特别是输入电流I40的平均值进行调整。

在图4中图示了控制电路70的实施例，该控制电路70被配置为生成驱动信号S_D以使得DC/DC转换器40的输入电流I40具有基准信号S_REF的波形。控制电路70包括提供时钟信号S_CLK的振荡器73。该时钟信号S_CLK定义了PWM驱动信号S_D的频率。在图4的控制电路中，时钟信号S_CLK在SR触发器75的设置输入S处被接收。驱动信号S_D可在触发器75的非反相输出Q处获得。可选地，驱动器（未图示出）连接在触发器75的输出Q和电子开关51的控制端子之间。该驱动器将可在触发器75的输出处获得的逻辑信号放大至适于驱动电子开关51的信号电平。根据一个实施例，振荡器73所提供的时钟信号S_CLK与支配PFC中的PWM信号生成的时钟信号CLK同步。为此，振荡器73可以接收时钟信号CLK。

控制电路70进一步包括比较器74，其在第一输入处接收基准信号S_REF并且在第二输入处接收电流测量信号S_C。在图4的实施例中，第一输入是比较器74的反相输入，而第二输入是该比较器的非反相输入。基准信号S_REF由基准信号生成器72所提供。根据一个实施例，基准信号生成器72根据输入信号S_IN生成基准信号S_REF。输入信号S_IN表示PFC的输入电压Vin和输入电流Iin之一。根据一个实施例，输入信号S_IN与输入电压Vin和输入电流Iin之一成比例。根据一个实施例，基准信号S_REF与输入信号Sin的平方成比例，从而：

Figure 2012101680323100002DEST_PATH_IMAGE007

（5）。

如果输入信号S_IN与输入电压Vin成比例，则参考等式（1），以下适用：

（6）。

在图4的实施例中，电流测量单元71被实现为分流电阻器71。电流测量信号S_C是在分流电阻器71两端的电压V71。在该实施例中，分流电阻器71连接到DC/DC转换器40的第二输入端子14。该第二输入端子14例如耦合到基准电势，诸如接地，这也是控制电路70的基准电势。因此，为了在比较器74的第二端子处接收电压V71将分流电阻器71的一个端子耦合到比较器74的第二输入端子就足以。

可在比较器74的输出处获得的比较器信号在触发器75的重置输入R处被接收。时钟信号SCLK定义了驱动信号S_D的频率，而比较器信号S74则定义了驱动信号S_D的占空比，其中对该占空比进行调节以使得由电流测量信号S_C所表示的输入电流I40的波形遵循基准信号S_REF。

将参考图5对图4的控制电路70的操作原理进行解释，其中图示了表示输入电流I40的电流测量信号S_C、时钟信号S_CLK和驱动信号S_D的时序图。应当注意的是，DC/DC转换器40可以以连续电流模式（CCM）或非连续电流模式（DCM）进行操作。在CCM中，通过电感元件61的电流在电子开关51断开时并不减小为0，从而（如图5所图示的）输入电流I40具有梯形的波形。在DCM中，通过电感元件61的电流在电子开关51处于其断开状态时降为0。在这种情况下，输入电流I40具有三角形的波形（未示出）。

在图4的控制电路70中，每次出现时钟信号SCLK的信号脉冲，驱动信号S_D就呈现使电子开关51接通的接通电平。因此，时钟信号S_CLK的频率fCLK定义了驱动信号S_D的开关频率。时钟信号S_CLK的时钟周期为TCLK，从而时钟频率fCLK为1/TCLK。在图5中，驱动信号S_D的接通电平为高信号电平或逻辑“1”电平。然而，这仅是一个示例。驱动信号S_D的接通电平也可以是低电平。

当驱动信号S_D呈现接通电平时，电子开关51被接通，从而输入电流I40增大。电子开关51在输入电流信号S_C达到基准信号S_REF时被断开。基准信号S_REF的频率远小于驱动信号S_D的开关频率，并且由于在图5中仅图示了驱动信号S_D的若干个驱动周期，所以图5仅示出了基准信号S_REF的一个周期的一小部分。控制电路70所提供的调整使得驱动信号S_D的占空比在基准信号S_REF增大时增大，并且使得该占空比在基准信号S_REF减小时减小，其中输入电流I40的移动平均值在该占空比增大时增大，并且输入电流I40的移动平均值在该占空比减小时减小。所述移动平均值是输入电流在一个或多个驱动循环或驱动周期T（诸如在1个和10个驱动循环之间）上的平均值。因此，输入电流I40的移动平均值的波形遵循基准信号S_REF的波形。控制电路70因此充当电流控制器，其对DC/DC转换器的输入电流I40进行控制以使得输入电流I40的移动平均值的信号波形对应于基准信号S_REF的波形，其中基准信号的波形表示PFC 20的输入功率Pin的波形。

在以上所描述的AC/DC转换器中，除了损失之外，PFC 20所传递的瞬时能量与DC/DC转换器40在开关周期期间所接收的瞬时能量相同。

在以上所解释的AC/DC转换器中，功率因数校正器20的输出电压以及DC/DC转换器的输入电流I40得到控制。然而，没有对DC/DC转换器的输出电压Vout2的控制。这种类型的AC/DC转换器例如可以被用来对定义输出电压Vout2本身的电负载Z（诸如例如要进行充电的蓄电池或电池）进行供电。所述AC/DC转换器因此可以被用作电池充电器。

图6图示了不仅能够根据基准信号S_REF控制输入电流I40而且能够调整输出电压Vout2的控制电路70的实施例。然而，替代输出电压Vout2，DC/DC转换器40的输出电流或输出功率也能够进行调整。在该实施例中，控制电路70包括控制器76，其接收输出信号Sout2以及另外的基准信号S_REF-OUT2。输出信号Sout2取决于输出电压Vout2。特别地，输出信号Sout2与输出电压Vout2成比例。输出信号Sout2可以以例如使用分压器（未示出）的常规方式从输出电压Vout2生成。所述另外的基准信号S_REF-OUT2由基准电压源77所提供。所述另外的基准信号S_REF-OUT2表示输出电压Vout2的期望电压值。控制器76根据输出信号Sout2和另外的基准信号S_REF-OUT2之间的差异提供控制信号S_CTRL。例如，控制器76是积分控制器（I控制器）或者比例加积分控制器（PI控制器）。乘法器78接收控制信号S_CTRL和基准信号S_REF并且向比较器74的第一输入端子提供表示这两个信号S_CTRL、S_REF的乘积的信号。例如，当输出电压Vout2降至期望电压值以下，从而输出信号Sout2降至另外的基准信号S_REF-OUT2以下时，控制信号S_CTRL增大，并且比较器74的第一输入处的信号的信号电平通常增大。这导致驱动信号S_D的占空比的整体增大。驱动信号S_D的占空比的这种整体增大使得输入电流I40的平均值增大，从而抵消了输出电压Vout2的减小。在这方面应当注意的是，控制器76被实现为使得控制信号S_CTRL的变化具有远低于驱动信号S_D的开关频率的频率。当输出电压Vout2上升至期望电压值以上时，输出信号Sout2上升，从而控制信号S_CTRL减小并且比较器74的第一输入处的输入信号通常减小。因此，驱动信号S_D的占空比通常减小并且输入电流I40的平均值减小。

图6的控制电路70具有两个控制回路：控制输入电流I40以具有对应于基准信号S_REF波形的波形的第一控制回路；以及通过放大基准信号S_REF而被配置为通常增大或减小驱动信号S_D的占空比以便控制输出电压Vout2的第二控制回路。替代输出电压Vout2，能够通过根据输出电流Iz或输出功率生成控制信号S_CTRL来对输出电流Iz或输出功率进行调整。输出功率是输出电压Vout2和输出电流Iz的乘积。

应当注意的是，使用具有降压转换器拓扑的DC/DC转换器40仅是一个示例。也可以使用任何其它的DC/DC转换器拓扑。

Claims

1.一种功率转换器，包括：

功率因数校正器，包括用于接收AC输入电压的输入端子和用于提供第一输出电压的输出端子；

DC/DC转换器，包括耦合到所述功率因数校正器的输出端子的输入端子以及用于提供第二输出电压的输出端子，

所述DC/DC转换器进一步包括：

控制电路，被配置为根据基准信号来控制所述DC/DC转换器的输入电流，所述基准信号具有取决于所述AC输入电压的频率的频率。

2.如权利要求1所述的功率转换器，其中所述DC/DC转换器进一步包括：

开关装置，耦合到所述DC/DC转换器的输入端子并且具有用于接收至少一个驱动信号的控制端子；和

电感整流器装置，耦合在所述开关装置和所述DC/DC转换器的输出端子之间；

其中所述控制电路被配置为根据所述基准信号为所述开关装置提供所述至少一个驱动信号。

3.如权利要求1所述的功率转换器，其中所述控制电路被配置为控制所述DC/DC转换器的输入电流以使得所述输入电流的移动平均值取决于所述基准信号。

4.如权利要求3所述的功率转换器，其中所述输入电流的移动平均值与所述基准信号成比例。

5.如权利要求1所述的功率转换器，其中所述基准信号具有与AC输入电压的波形的平方成比例的波形。

6.如权利要求1所述的功率转换器，其中所述基准信号具有正弦平方波形，并且其中所述基准信号的频率是AC输入电压的频率的两倍。

7.如权利要求1所述的功率转换器，其中所述控制电路包括耦合到所述功率因数校正器的输入端子并且被配置为提供所述基准信号的基准信号生成器。

8.如权利要求1所述的功率转换器，其中所述控制电路进一步包括被配置为根据所述基准信号来控制输入电流的第一控制回路。

9.如权利要求2所述的功率转换器，其中所述控制电路进一步包括：

振荡器，被配置为提供具有时钟频率的时钟信号；

电流评估单元，被配置为提供取决于所述DC/DC转换器的输入电流的输入电流信号；

比较器，被配置为将所述基准信号与输入电流信号进行比较并且提供比较器信号；

逻辑电路，被配置为接收时钟信号和比较器信号并且被配置为生成所述至少一个驱动信号作为具有与时钟频率相对应的频率并且具有取决于所述比较器信号的占空比的钟控信号。

10.如权利要求1所述的功率转换器，其中所述DC/DC转换器被实现为降压转换器。

11.一种AC/DC功率转换方法，包括：

从AC输入电压生成功率因数受控的第一输出电压；

从所述第一输出电压生成第二输出电压，其中生成所述第二输出电压包括：

从所述第一输出电压生成钟控电压，所述钟控电压具有频率和占空比，其中所述占空比取决于基准信号，其中所述基准信号具有取决于所述AC输入电压的频率的频率；并且

使用电感整流器装置对所述钟控电压进行整流。

12.如权利要求11所述的方法，其中所述基准信号具有与AC输入电压的波形的平方成比例的波形。

13.如权利要求11所述的方法，其中所述基准信号具有正弦平方波形，并且其中所述基准信号的频率是AC输入电压的频率的两倍。

14.如权利要求11所述的方法，其中所述钟控电压的占空比进一步取决于所述第二输出电压和另外的基准信号。

15.如权利要求11所述的方法，其中所述钟控电压的频率是固定频率。

16.如权利要求15所述的方法，其中所述固定频率是振荡器所提供的时钟信号的频率。

17.如权利要求11所述的方法，其中所述钟控电压的占空比进一步取决于所述电感整流器装置的输入电流。

18.如权利要求11所述的方法，其中在降压转换器拓扑中所述电感整流器装置与至少一个开关元件相连接。