CN102763335B

CN102763335B - 半导体集成电路装置

Info

Publication number: CN102763335B
Application number: CN201080064103.4A
Authority: CN
Inventors: 中村誉; 矢山浩辅
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2010-02-19
Filing date: 2010-02-19
Publication date: 2016-01-06
Anticipated expiration: 2030-02-19
Also published as: JPWO2011101981A1; US8692584B2; CN102763335A; WO2011101981A1; JP5368626B2; US20120319738A1

Abstract

频率电压变换电路（13）由利用开关（SW1、SW2）构成的开关部、静电电容元件（C、C10～C13）以及开关（CSW0～CSW3）构成。静电电容元件（C10～C13）由电容的绝对值不同的电容元件构成，设计为覆盖设计者所希望的频率范围。静电电容值例如设为2的加权的静电电容元件（C11～C13）例如根据4比特的频率调整控制信号（SELC0～SELC3）来选择开关（CSW0～CSW3），进行频率的切换。

Description

半导体集成电路装置

技术领域

本发明涉及片上的振荡电路所使用的基准电压的生成技术，特别涉及不受电源变动、温度变动等影响的在高精度的时钟信号的生成中有效的技术。

背景技术

在微型计算机等半导体集成电路装置中，有为了设备的小型化、降低成本等而要求削减外挂部件，并将生成向CPU、周边功能模块等供给的时钟信号的时钟发生电路内置在该半导体集成电路装置中的装置。

这种时钟信号发生电路，例如，由生成时钟信号的振荡器和对该振荡器所生成的时钟信号进行分频的两个分频器构成。分频器是为了通过分频数的组合来增加时钟频率的选择项而设置的。

另外，振荡器例如由基准电压发生电路、恒定电流发生电路、控制电路、频率电压变换电路、积分电路、以及由电压控制振荡器构成反馈环的时钟发生部构成。

基准电压发生电路分别生成基准电压VREFI、VREFC，并向恒定电流发生电路和积分电路输出。恒定电流发生电路生成不具有电源、温度依存性的电流Iref。频率电压变换电路根据恒定电流发生电路所生成的电流Iref、电容以及控制电路所生成的控制信号，生成电压VSIG。

控制电路根据电压控制振荡电路所生成的时钟信号而生成控制信号。频率电压变换电路根据恒定电流发生电路所生成的电流、电容以及控制电路利用从电压控制振荡电路输出的时钟信号而生成的控制信号，生成电压。

积分电路改变电压控制振荡器的控制电压，以使基准电压发生电路所生成的基准电压VREFC和从频率电压变换电路输出的电压VSIG相等，并将时钟周期调整到所期望的频率。

作为这种时钟振荡电路，例如已知有如下时钟振荡电路：将电流控制振荡器、分频器、周期比较电路、积分器以及电压-电流变换电路串联连接，将终级的电压-电流变换电路的输出电流反馈到初级的电流控制振荡器的输入侧，将电流控制振荡器的输出作为振荡输出，从而实现振荡频率的稳定化、以及振荡精度的提高(参照专利文献1)。

现有技术文献

专利文献1：日本特开2002-300027号公报

发明内容

(发明要解决的问题)

但是，本发明的发明人发现在设置于上述那样的半导体集成电路装置内部的时钟发生电路中的时钟生成技术中，存在如下问题。

图44表示以往的片上振荡器的基本结构。片上振荡器由以下部分构成：基准电压发生电路100、恒定电流发生电路101、控制电路102、频率电压变换电路103、积分电路104以及利用电压控制振荡电路105构成反馈环的时钟发生电路。

关于上述的时钟发生电路所生成的时钟信号的振荡周期T，利用内置于电压控制振荡电路105的电容C、在电路中生成的恒定电流分量VREFI/R、以及基准电压VREFC通过下述式(1)表示。

关于振荡周期T，通过针对作为常数的电容C和电阻R控制恒定电压VREFI与VREFC之比，而保持恒定。

数1

T = \frac{C \cdot VREFC}{\frac{VREFI}{R}}

式(1)

对图44的电路的动作进行说明。

基准电压发生电路100生成基准电压VREFC、VREFI，并向恒定电流发生电路101和积分电路104输出。恒定电流发生电路101在内部生成不具有电源、温度依存性的恒定电流Iref，通过电流镜像电路变换为Iconst并向频率电压变换电路输出。

频率电压变换电路103使用从恒定电流发生电路101输出的电流Iconst和控制信号ZCHR、DISC、SAMP生成电压VSIG，该控制信号ZCHR、DISC、SAMP是在控制电路102中根据电压控制振荡电路105的时钟而生成的。控制信号ZCHR、DISC、SAMP是与输出时钟周期相同且具有脉冲宽度的信号。

积分电路104对电压VSIG进行采样，并改变电压控制振荡电路105的控制电压VCNT，以使不具有电源、温度依存性的基准电压VREFC和频率电压变换电路103的输出电压VSIG相等，将时钟周期调整为所期望的频率。

另外，该时钟发生电路，针对式(1)，如式(2)所示的那样，存在起因于构成电路的元件的温度特性、电路的波动等的误差要因。

数2

式(2)

C(t)表示针对式(1)的理想的电容C具有温度依存性的电容元件、R(t)表示针对式(1)的理想的R具有温度依存性的电阻元件。另外，M未在式(1)示出，是用于基于电流镜像的频率切换功能的常数。

作为误差要因，例举以下情况。

(1)有起因于电流镜像阈值电压失配、ΔVth的电流误差等引起的ΔImismatch，该ΔImismatch以在式(1)的分母的电流分量中被加或被减的形式成为误差。

(2)从恒定电流发生电路到频率电压变换电路的端子NDD中的寄生电容Cp1和端子的电压变动ΔVNDD以被加到分子的电容与电压之积的分量中的形式成为误差。

(3)与频率电压变换电路的输出信号连接的寄生电容Cp2以被加到频率电压变换电路的内部电容C(t)的形成成为误差。

(4)电流镜像的次阈值漏电流Ioff被加到分母的电流分量而成为误差。

(5)恒定电流发生电路、积分电路的运算放大器的偏置电压、Vof1以及Vof2分别被加到分母和分子的电压分量VREFI、以及VREFC而成为误差。

(1)的电流误差ΔImismatch在通过常数M切换频率时发生变化，并引起频率变动。频率切换是在根据半导体集成电路装置的规格而有需要的情况下内置的功能，但有可能发生在切换了频率时不成为所期待的频率精度，并由此产生对应用的影响等的问题。

这样，为了实现时钟信号的高的频率精度，必须对式(2)的误差要因采取对策，从而不管频率如何都实现稳定的精度。

本发明的目的在于供给一种即使电源、温度等产生变动，也能生成高精度的时钟信号的技术。

关于本发明的上述以及其它的目的以及新的特征，通过本说明书的记述以及附图来加以明确。

(解决问题的方案)

如果简单地说明本申请所公开的发明中的、代表性的发明的概要，则如下所述。

本发明具有时钟振荡单元，该时钟振荡单元具备：电压控制振荡电路，根据控制电压生成时钟信号；基准电压发生电路，分别生成具有温度依存性的第1基准电压和基本上不具有电源、温度依存性的第2基准电压；基准电流发生电路，使用该基准电压发生电路所生成的第1基准电压，生成基本上不具有电源、温度依存性的恒定电流；频率电压变换电路，使用该基准电流发生电路所生成的恒定电流，将电压控制振荡电路所生成的时钟信号的振荡频率变换为电压；以及积分电路，对从该频率电压变换电路输出的电压进行积分，生成输出到电压控制振荡电路的控制电压，其中，频率电压变换电路具备：第1～第N静电电容部；电容选择部，根据选择信号从第2～第N静电电容部中选择至少一个；以及开关部，根据充电信号以及放电信号，以上述恒定电流对第1静电电容部、以及电容选择部所选择的静电电容部充电、放电。

另外，简单示出本申请的其它的发明的概要。

在本发明中，上述第2～上述第N静电电容部分别由静电电容值不同的静电电容元件构成。

另外，在本发明中，上述第2～上述第N静电电容部由分别具有不同个数的静电电容值大致相同的静电电容元件的结构构成。

另外，在本发明中，上述开关部由第1开关和第2开关构成，其中第1开关的一方的连接部被供给第1电流，第2开关的一方的连接部连接第1开关的另一方的连接部，第2开关的另一方的连接部连接基准电位；上述电容选择部由多个电容选择开关构成，该电容选择开关的一方的连接部分别连接第1开关与第2开关之间连接部，另一方的连接部分别连接第2～第N静电电容部的一方的连接部；第1静电电容部由一方的连接部连接第1开关与第2开关之间的连接部、另一方的连接部连接基准电位的结构构成；第2～第N静电电容部的另一方的连接部分别连接基准电位。

另外，在本发明中，上述开关部由第1开关和第2开关构成，该第1开关的一方的连接部被供给第1电流，第2开关的一方连接部连接第1开关的另一方的连接部，另一方的连接部连接基准电位；第1～第N静电电容部的一方的连接部分别连接第1开关与第2开关之间的连接部；电容选择部由多个电容选择开关构成，该电容选择开关的一方的连接部分别连接第2～第N静电电容部的一方的连接部，另一方的连接部分别连接基准电位；第1静电电容部的另一方的连接部与基准电位连接。

另外，在本发明中，上述电容选择部具备复位部，该复位部在输出了放电信号时，根据复位信号，使未被选择的电容选择开关接通任意的期间。

另外，在本发明中，上述电容选择开关由将两个晶体管串联连接的结构构成。

另外，在本发明中，上述电容选择部以及上述开关部分别被布图在第1～第N静电电容部的第1边侧、或者与该第1边对置的第2边侧中的某一侧。

另外，在本发明中，上述基准电流发生电路具备：第1晶体管，一方的连接部连接电源电压；第1电压依存性降低用晶体管，一方的连接部与第1晶体管的另一方的连接部连接；电阻，一方的连接部与第1电压依存性降低用晶体管的另一方的连接部连接，另一方的连接部与基准电位连接；运算放大器，将基准电压作为输入电压，包含第1晶体管以及第1电压依存性降低用晶体管，构成电压跟随器电路；与第1晶体管一起构成电流镜像电路的第2～第N晶体管；第2～第N电压依存性降低用晶体管，分别与第2～第N晶体管串联连接，晶体管尺寸分别不同；晶体管选择部，根据晶体管部选择信号，选择第2～第N电压依存性降低用晶体管的至少一个而使之接通，并切换电流镜像比；以及泄漏电流抑制部，连接在第2～第N晶体管和第2～第N电压依存性降低用晶体管的连接部与基准电位之间，将未被晶体管选择部选择的电压依存性降低用晶体管的电流放电到基准电位。

另外，在本发明中，上述基准电流发生电路具备连接在泄漏电流抑制部与基准电位之间的电流源，该电流源控制从泄漏电流抑制部放电的电流值。

另外，在本发明中，上述基准电压发生电路具备：第1电阻部，一方的连接部被供给具有正的1次温度依存性的PTAT电流，由串联连接多个电阻的结构构成；双极晶体管，集电极和基极分别连接第1电阻部的另一方的连接部；第2电阻部，一方的连接部连接双极晶体管的发射极，另一方的连接部连接基准电位，由串联连接多个电阻的结构构成；第3电阻部，一方的连接部连接第1电阻部的另一方的连接部，另一方的连接部连接基准电位，由串联连接多个电阻的结构构成；第1选择部，根据第1温度调节(trimming)信号，选择第1电阻部的任意的连接部，并输出为第1基准电压；第2选择部，根据第2温度调节信号，选择第3电阻部的任意的连接部，并输出为第2基准电压；以及调整部，根据调整用控制信号，调整第2电阻部的分压比，抵消双极晶体管的基极-发射极电压的温度依存性。

另外，在本发明中，上述基准电压发生电路具备：第1电阻部，一方的连接部被供给具有正的1次的温度依存性的PTAT电流，由多个电阻串联连接的结构构成；双极晶体管，集电极和基极分别与第1电阻部的另一方的连接部连接；第2电阻部，一方的连接部与双极晶体管的发射极连接，另一方的连接部与基准电位连接，由多个电阻串联连接的结构构成；晶体管，一方的连接部与电源电压连接；第3电阻部，一方的连接部与晶体管的另一方的连接部连接，另一方的连接部与基准电位连接，由多个电阻串联连接的结构构成；运算放大器，负侧输入端子分别与双极晶体管的集电极以及基极连接，正侧输入端子与第3电阻部的中点连接，输出部与晶体管的栅极连接；第1选择部，根据第1温度调节信号选择第1电阻部的任意的连接部，并输出为第1基准电压；第2选择部，根据第2温度调节信号选择第3电阻部的任意的连接部，并输出为第2基准电压；以及调整部，根据调整用控制信号来调整第2电阻部中的分压比，抵消双极晶体管的基极-发射极电压的温度依存性。

(发明的效果)

如果简单地说明通过本申请所公开的发明中的代表性的结构所获得的效果，则如下所述。

(1)由于能够将频率电压变换电路的静电电容设为可变并进行时钟信号的频率切换，所以能够生成高精度的时钟信号。

(2)根据上述(1)，能够提高半导体集成电路装置的可靠性。

附图说明

图1是表示本发明的实施方式1的半导体集成电路装置的结构例的模块图。

图2是表示设置于图1的半导体集成电路装置的振荡器部中的结构的一例的说明图。

图3是表示设置于图2的振荡器部的基准电压生成电路所生成的电压的温度依存性的一例的说明图。

图4是表示图2的振荡器部调整比目标的频率快的时钟信号的过程的一例的时间图。

图5是表示图2的振荡器部调整比目标的频率慢的时钟信号的过程的一例的时间图。

图6是表示图2的振荡器部的时钟信号的振荡频率与目标的频率一致时的动作例的时间图。

图7是表示设置于图2的振荡器部的电压控制振荡电路的VF特性的一例的说明图。

图8是表示通过本发明的发明人研究出的晶体管尺寸来变更电流镜像比而进行频率切换的基准电流发生电路的一例的说明图。

图9是表示通过本发明的发明人研究出的晶体管个数来变更电流镜像比而进行频率切换的基准电流发生电路的一例的说明图。

图10是表示图8的基准电流发生电路的其它例的说明图。

图11是表示图9的基准电流发生电路的其它例的说明图。

图12是表示具有基于本实施方式1的静电电容元件的频率切换功能的频率电压变换电路的一例的说明图。

图13是表示具有基于本实施方式1的静电电容元件的频率切换功能的频率电压变换电路的其它例的说明图。

图14是表示图12的频率电压变换电路的动作的一例的时间图。

图15是表示选择设置于图12的频率电压变换电路图中的静电电容元件的开关的一例的说明图。

图16是表示图15的开关的其它例的说明图。

图17是表示在负电极侧设置有开关的频率电压变换电路的一例的说明图。

图18是表示图17的频率电压变换电路的其它例的说明图。

图19是表示图16的频率电压变换电路中的节点Vx的动作波形的一例的时间图。

图20是表示具有使变为不稳定的节点向基准电位电平恢复(refresh)的功能的频率电压变换电路的一例的说明图。

图21是表示图20的频率电压变换电路的动作的一例的时间图。

图22是表示在图18的频率电压变换电路中应用恢复功能时的一例的说明图。

图23是表示控制图20的频率电压变换电路的控制电路的一例的说明图。

图24是图23的控制电路中的各部信号的时间图。

图25是表示图20的频率电压变换电路的其它电路结构的说明图。

图26是表示频率电压变换电路与积分电路的连接的一例的说明图。

图27是表示设置于图26的积分电路的开关的一例的说明图。

图28是表示图22的频率电压变换电路的其它电路结构的说明图。

图29是表示将图28的频率电压变换电路中的寄生电容抑制为最小限的设计的一例的说明图。

图30是表示本实施方式2的基准电流发生电路的详细的电路结构的说明图。

图31是表示在图30的基准电流发生电路中具有电流切换功能时的一例的说明图。

图32是表示图31的基准电流发生电路的其它例的说明图。

图33是表示图2的频率电压变换电路的开关部中的详细的结构的说明图。

图34是表示连接图30的基准电流发生电路的频率电压变换电路中的频率电压变换动作的时间图。

图35是电压VNDD变动了时的频率电压变换电路中的频率电压变换动作的时间图。

图36是表示图33的频率电压变换电路的其它例的说明图。

图37是表示在图36的频率电压变换电路中使用的模拟开关的一例的说明图。

图38是表示基于本发明的实施方式3的基准电流发生电路的一例的说明图。

图39是表示图38的基准电流发生电路中的其它例的说明图。

图40是表示本发明的实施方式4的基准电压发生电路的一例的说明图。

图41是图40的基准电压发生电路的简略图。

图42是表示图40的基准电压发生电路的其它例的说明图。

图43是表示本发明其它实施方式的振荡器部中的结构的一例的模块图。

图44是说明本发明的发明人研究出的振荡器的基本结构的模块图。

具体实施方式

以下，根据附图对本发明的实施方式详细地进行说明。另外，在用于说明实施方式的全部图中，原则上对同一部件赋予同一符号，并省略了其重复的说明。

(实施方式1)

图1是表示本发明的实施方式1的半导体集成电路装置的结构例的模块图，图2是表示设置于图1半导体集成电路装置的振荡器部中的结构的一例的模块图，图3是表示设置于图2的振荡器部的基准电压生成电路所生成的电压的温度依存性的一例的说明图，图4是表示图2的振荡器部调整比目标的频率快的时钟信号的过程的一例的时间图，图5是表示图2的振荡器部调整比目标的频率慢的时钟信号的过程的一例的时间图，图6是表示图2的振荡器部的时钟信号的振荡频率与目标的频率一致时的动作例的时间图，图7是表示设置于图2的振荡器部的电压控制振荡电路的VF特性的一例的说明图，图8是表示根据本发明的发明人研究出的晶体管尺寸来变更电流镜像比而进行频率切换的基准电流发生电路的一例的说明图，图9是表示根据本发明的发明人研究出的晶体管个数来变更电流镜像比而进行频率切换的基准电流发生电路的一例的说明图，图10是表示图8的基准电流发生电路的其它例的说明图，图11是表示图9的基准电流发生电路的其它例的说明图，图12是表示具有基于本实施方式1的静电电容元件的频率切换功能的频率电压变换电路的一例的说明图，图13是表示具有基于本实施方式1的静电电容元件的频率切换功能的频率电压变换电路的其它例的说明图，图14是表示图12的频率电压变换电路的动作的一例的时间图，图15是表示选择设置于图12的频率电压变换电路图中的静电电容元件选择的开关的一例的说明图，图16是表示图15的开关的其它例的说明图，图17是表示在负电极侧设置有开关的频率电压变换电路的一例的说明图，图18是表示图17的频率电压变换电路的其它例的说明图，图19是表示图17的频率电压变换电路中的节点的动作波形的一例的时间图，图20是表示具有使变为不稳定的节点Vx向基准电位电平恢复的功能的频率电压变换电路的一例的说明图，图21是表示图20的频率电压变换电路的动作的一例的时间图，图22是表示在图18的频率电压变换电路中应用恢复功能时的一例的说明图，图23是表示控制图20的频率电压变换电路的控制电路的一例的说明图，图24是图23的控制电路中的各部信号的时间图，图25是表示图20的频率电压变换电路的其它电路结构的说明图，图26是表示频率电压变换电路与积分电路的连接的一例的说明图，图27是表示设置于图26的积分电路的开关的一例的说明图，图28是表示图22频率电压变换电路的其它电路结构的说明图，图29是表示将图28的频率电压变换电路中的寄生电容抑制为最小限的设计的一例的说明图。

在本实施方式1中，如图1所示，半导体集成电路装置1由振荡器部2、寄存器3、存储器4、分频电路5、CPU6、A/D变换器7、定时器8以及周边电路9等构成。

作为时钟振荡单元的振荡器部2生成供给到半导体集成电路装置1内部模块的时钟信号。分频电路5对振荡器部2所生成的时钟信号任意地进行分频，并作为动作时钟而供给到分频电路5、CPU6、A/D变换器7、定时器8以及作为其它模块的周边电路9等内部模块。

CPU6管理半导体集成电路装置1中的动作。A/D变换器7将模拟信号变换为数字信号。定时器8对定时器时钟等进行计数增加来设定所期望的时间，并在达到某个时间时输出定时器计数信号。

存储器4由例示为闪存存储器的非易失性存储器构成，保存振荡器部2的平衡后的控制信号。在半导体集成电路装置1启动时，保存于存储器部的控制信号被读出并保存到寄存器3。

振荡器部2根据保存于寄存器的控制信号进行动作控制。保存于存储器4的控制信号包括温度调节信号CNTL_VREFI、CNTL_VREFC、以及作为用于设为目标频率的调整用信号的频率调整控制信号SELI、SELC等。

图2是表示振荡器部2中的结构的一例的模块图。

如图示那样，振荡器部2包括基准电压发生电路10、基准电流发生电路11、控制电路12、频率电压变换电路13、积分电路14以及电压控制振荡电路15，是通过这些电路构成反馈环的时钟生成电路。

基准电压发生电路10由带隙基准电路BGR、电阻R1～R4以及由双极元件组成的晶体管Q1构成。基准电流发生电路11由运算放大器AMP1以及由P沟道MOS组成的晶体管T1、T2构成。

频率电压变换电路13由开关SW1～SW3、以及静电电容元件C1组成，积分电路14由运算放大器AMP2、以及静电电容元件C2构成。

基准电压发生电路10分别生成具有如图3的左上方所示那样的温度特性的基准电压VREFI、以及如图3的右侧所示那样没有电源、温度依存性的基准电压VREFC。

在该基准电压发生电路10中，带隙基准电路BGR生成具有正的1次的温度依存性的电流Iptat。该带隙基准电路BGR的输出部与电阻R1的一方的连接部连接。在该电阻R1产生的电压为基准电压VREFI，被输出到基准电流发生电路11。

电阻R1的另一方的连接部分别与晶体管Q1的集电极和基极、以及电阻R3的一方的连接部连接。晶体管Q1的发射极与电阻R2的一方的连接部连接，该电阻R2的另一方的连接部与基准电位VSS连接。

电阻R3的另一方的连接部连接电阻R4的一方的连接部，该电阻R4的另一方的连接部与基准电位VSS连接。而且，在电阻R3与电阻R4的连接部产生的电压作为基准电压VREFC而被输出到积分电路14。

另外，基准电流发生电路11生成如图3的左侧下方所示那样的不具有电源、温度依存性的电流Iref。该恒定电流Iref是通过基于运算放大器AMP1的电压跟随器电路对具有如图3的左侧中段所示那样的温度依存性的电阻Rosc乘以基准电压VREFI而生成的。此时，在基准电压发生电路10中使基准电压VREFI具有温度特性，以抵消电阻Rosc的温度依存性。

运算放大器AMP1的负(-)侧输入端子被连接为输入基准电压VREFI，该运算放大器AMP1的输出部分别连接着晶体管T1、T2的栅极。

这些晶体管T1，T2的一方的连接部连接为被供给电源电压VDD，晶体管T1的另一方的连接部分别连接运算放大器AMP1的正(+)侧输入端子、以及电阻Rosc的一方的连接部。

电阻Rosc的另一方的连接部连接基准电位VSS。另外，从晶体管T2的另一方的连接部输出电流Iconst，并且将晶体管T2的另一方的连接部与频率电压变换电路13的开关SW1的另一方连接起来的连接部是VNDD。

频率电压变换电路13根据在控制电路12中生成的控制信号ZCHR，利用从基准电流发生电路11输出的电流Iconst(M·Iref)、静电电容元件C1的电容以及从电压控制振荡电路15输出的时钟信号CKOUT生成电压VSIG。该控制信号ZCHR是具有与时钟信号CKOUT的周期相同的脉冲宽度的信号。

在该频率电压变换电路13中，开关SW1的另一方的连接部连接为被供给电源VNDD，该开关SW1的另一方的连接部分别与开关SW2的一方的连接部、开关SW3的一方的连接部以及静电电容元件C1的一方的连接部连接。另外，开关SW2的另一方的连接部和静电电容元件C1的另一方的连接部与基准电位VSS连接。

开关SW1根据从控制电路12输出的控制信号ZCHR控制ON/OFF(导通/非导通)，开关SW2根据从控制电路12输出的控制信号DISC控制ON/OFF(导通/非导通)，开关SW3同样地被根据从控制电路12输出的控制信号SAMP控制ON/OFF(导通/非导通)。

积分电路14，例如，由并联型开关电容积分电路构成，对电压VSIG进行采样。该积分电路14以使没有电源、温度依存性的基准电压VREFC与从频率电压变换电路13输出的电压VSIG相等的方式生成控制电压VCNT。

如图2所示，连接方式为对运算放大器AMP2负(-)侧输入端子、以及静电电容元件C2一方的连接部输入从开关SW3的另一方的连接部输出的电压VSIG。

如图2所示，连接方式为对运算放大器AMP2正(+)侧输入端子输入基准电压VREFC，静电电容元件C2的另一方的连接部连接到该运算放大器AMP2的输出部，作为控制电压VCNT而输出到电压控制振荡电路15。

电压控制振荡电路15根据所输入的控制电压VCNT进行调整并输出，以使时钟信号CKOUT成为所期望的频率。另外，电压控制振荡电路15所生成的时钟信号CKOUT连接为还输入控制电路12。

在此，在振荡器部2中生成的时钟信号CKOUT的振荡周期Tckout由利用基准电流发生电路11所生成的恒定电流Iconst(M·Iref)将频率电压变换电路13的静电电容元件C1电容的两端电压从0V充电到电压VREFC的时间决定，能够表示为下式那样。

能够以下式来表示。

数3

Tckout＝(C·VREFC)/(VREFI/R)＝(C1·Rosc·VREFC)/VREFI式(3)

为了使振荡器部2输出不具有温度、电源依存性的时钟信号CKOUT，需要消除静电电容元件C1、电阻Rosc的温度依存性的结构。

因此，产生消除静电电容元件C1、电阻Rosc的温度依存性的基准电压的是基准电压发生电路10。如式(1)所示，基准电压VREFI必须是具有消除静电电容元件C1和电阻Rosc的温度依存性的温度特性的电压，基准电压VREFC必须是不依存于温度的电压。

另外，温度调节一般是通过观测时钟信号ckout的输出频率，并在室温、高温下实施。以在2个温度点下观测到的振荡频率一致的方式进行基准电压VREFI的电压值的切换，并将频率一致的控制信号预先写入并存储到存储器4中。

接下来，利用图4～图6说明振荡器部2将时钟信号CKOUT调整到所期望的频率的过程。

图4是表示时钟信号CKOUT的振荡频率比目标频率快的情况下的一例的时间图，图5是表示时钟信号CKOUT的振荡频率比目标的频率慢的情况下的一例的时间图，图6是表示时钟信号CKOUT的振荡频率与目标的频率一致的情况下的一例的时间图。

另外，在图4～图6中，从上方到下方，分别示出时钟信号CKOUT、从控制电路12输出的控制信号ZCHR、从控制电路12输出的控制信号DISC、从控制电路12输出的控制信号SAMP、频率电压变换电路13所生成的电压VSIG和基准电压发生电路10所生成的基准电压VREFC、以及积分电路14所生成的控制电压VCNT的信号定时。

在振荡器部2中生成的时钟的振荡周期Tckout由以基准电流发生电路11所生成的恒定电流Iconst(M·Iref)将频率电压变换电路13的静电电容元件C1的两端电压从0V充电到基准电压VREFC的时间决定。

时钟信号CKOUT的频率比作为目标的频率快的情况下，如图4所示，在振荡周期Tckout的期间，通过以恒定电流Iconst对静电电容元件C1充电而发生的、在该静电电容元件C1的两端发生的电压VSIG成为比基准电压VREFC低的电压值。

承担从频率电压变换电路13输出的电压VSIG和基准电压VREFC这两个电压的比较器的作用的积分电路14，在静电电容元件C1和静电电容元件C2之间进行电荷共享(chargeshare)，以使在采样期间(SAMP＝Hi)假想接地的差动输入之间(基准电压VREFC和电压VSIG)相等。

当时钟信号CKOUT的频率快的情况下，电荷从静电电容元件C2向静电电容元件C1移动，输入到电压控制振荡电路15的控制电压VCNT上升(图7示出电压控制振荡电路的VF特性的一例)。电压控制振荡电路15相对控制电压VCNT具有负特性，所以振荡频率变慢。

相反地，当时钟信号CKOUT的振荡频率比目标的频率慢的情况下，如图5所示，在振荡周期Tckout期间中，对静电电容元件C1进行充电，结果，电压VSIG成为比基准电压VREFC高的电压值。

静电电容元件C1与静电电容元件C2电荷共享的结果是，电荷从静电电容元件C1向静电电容元件C2移动，控制电压VCNT下降。其结果是，时钟信号CKOUT的振荡频率变快。

接着，当时钟信号CKOUT的振荡频率与作为目标的频率一致的情况下，如图6所示，因为充电后电压VSIG和基准电压VREFC相等，所以在静电电容元件C1与静电电容元件C2之间不发生电荷的移动，成为频率锁定状态，能够获得稳定的动作。

图8是表示本发明的发明人研究出的基准电流发生电路11的一例的说明图。

一般地，设置在半导体集成电路装置中的振荡器通过恒定电流电路中的电流镜像比实现频率切换。

在这种情况下，如图示那样，基准电流发生电路11由运算放大器AMP3、晶体管MB1、MB2、晶体管M0～M3、电阻R以及开关S1～S6构成。晶体管MB1、MB2、M0～M3由P沟道MOS构成。

基准电压VREFI输入到运算放大器AMP3的负(-)侧输入端子，并且运算放大器AMP3的输出部分别连接晶体管MB1、MB2、M0～M3的栅极。

开关S1～S6，例如由P沟道MOS的晶体管等构成。电源电压VDD分别连接这些开关S1～S6的一方的连接部，晶体管MB1、MB2、M0～M3的一方的连接部分别连接这些开关S1～S6的另一方的连接部。

该晶体管MB1的另一方的连接部分别连接电阻R的一方的连接部、以及运算放大器AMP3的正(+)侧输入端子。电阻R的另一方的连接部连接基准电位VSS。

晶体管MB2、M0～M3的另一方的连接部各自被共通连接，开关S3～S6的控制端子连接为分别输入频率调整控制信号SELI0～SELI3。

另外，图9是图8的变形例，基准电流发生电路11成为在由运算放大器AMP3、晶体管MB1，MB2、晶体管M0～M3、电阻R、以及开关S1～S6构成的图8的结构上追加有晶体管M1-1、M2-1～M2-3、M3-1～M3-7以及开关S4-1、S5-1～S5-3、S6-1～S6-7的结构。晶体管M1-1、M2-1～M2-3、M3-1～M3-7由P沟道MOS构成。

开关S4-1的控制端子连接为被输入频率调整控制信号SELI1，开关S5-1～S5-3分别连接为被输入频率调整控制信号SELI2。

另外，开关S6-1～S6-7分别连接为被输入频率调整控制信号SELI3。开关S4-1、S5-1～S5-3、S6-1～S6-7的一方的连接部连接电源电压VDD。

开关S4-1、S5-1～S5-3、S6-1～S6-7的另一方的连接部分别连接晶体管M1-1、M2-1～M2-3、M3-1～M3-7的一方的连接部，这些晶体管M1-1、M2-1～M2-3、M3-1～M3-7的另一方的连接部成为共通连接的结构。另外，关于其它的连接结构，与图8的基准电流发生电路11相同。

在这种情况下，将基准电压发生电路10所生成的基准电压VREFI作为电压跟随器电路的输入电压，将晶体管MB1和电阻R之间的连接部(节点VFBCK)作为基准电压VREFI的电压电平，生成恒定电流Iref＝VREFI/R。

而且，关于所生成的电流，利用由晶体管M0～M3构成的电流镜像电路切换电流Iconst，从而改变频率。

如果增大电流Iconst则振荡频率变快，相反地，如果减小电流Iconst则振荡频率变慢。晶体管M0～M3的镜像比如图8所示地按照晶体管的栅极宽度W的尺寸进行切换，或者如图9所示地按照单位设备的连接数进行切换。此时，镜像比为2的加权时控制更方便，但不是必须为2的加权。

另外，在图8中，设为将开关S1～S6连接到电源电压VDD与晶体管MB1、MB2、M0～M3的一方的连接部之间的结构，但是，例如，也可以如图10所示地，设为将开关S2～S6的一方的连接部连接到晶体管MB2、M0～M3的另一方的连接部，并将该开关S2～S6的另一方的连接部共通连接的结构。关于其它的连接结构与图8相同。

另外，在图9中，也设为将开关S1～S6、S4-1、S5-1～S5-3、S6-1～S6-7分别连接到电源电压VDD与晶体管MB1、MB2、M0～M3、晶体管M1-1、M2-1～M2-3、M3-1～M3-7的一方的连接部之间的结构，但也可以如图11所示地，设为将开关S2～S6、S4-1、S5-1～S5-3、S61～S6-7的一方的连接部分别连接到晶体管MB2、M0～M3、晶体管M1-1、M2-1～M2-3、M3-1～M3-7的另一方的连接部，并将该开关S2～S6、S4-1、S5-1～S5-3、S6-1～S6-7的另一方的连接部共通连接的结构。关于其它的连接结构与图9相同。

在此，因为基于镜像的频率切换针对每个频率调整控制信号SELI使用的设备不同，所以无法避免设备的制造波动的影响。由此，频率精度有可能因频率调整控制信号SELI而变化。

进行降低的方案需要增大晶体管的尺寸、以及施加过驱动电压Vgs-Vth直到阈值电压ΔVth的影响为不影响频率精度的水平。

但是，要增大晶体管尺寸时涉及与小面积化的权衡关系，要施加过驱动电压时涉及与低电压化(低消耗电力)的权衡关系。

数4

= \frac{μ \cdot C_{ox}}{2} \cdot \frac{W}{L} {(Vgs - Vth)}^{2}

式(4)

作为解决该问题的技术，例如，有基于设置于频率电压变换电路13的静电电容元件的频率切换。

在基于静电电容元件的频率切换中，如电流镜像那样地，没有晶体管的阈值电压的波动等且元件间的配对精度比较好。因此设计容易，通过选择多晶硅-多晶硅电容器(poly-polycondensor)等波动小的静电电容元件，能够消除针对每个频率调整控制信号SELI的频率精度差异。

但是，为了实现静电电容元件的切换，需要向对频率精度非常灵敏的频率电压变换电路13的VSIG节点附加电路，需要将式(2)中的寄生电容Cp2抑制为最小限的电路结构。

图12是表示具有基于静电电容元件的频率切换功能的频率电压变换电路13的一例的说明图。

在这种情况下，如图示那样，频率电压变换电路13由利用开关SW1、SW2构成的开关部、静电电容元件C、C10～C13、以及构成电容选择部的开关CSW0～CSW3构成。

开关SW1的一方的连接部连接为被供给电源VNDD，该开关SW1的另一方的连接部分别连接开关SW2的一方的连接部、静电电容元件C的一方的连接部、开关CSW0～CSW3的一方的连接部。

另外，开关CSW0～CSW3的另一方的连接部分别连接静电电容元件C10～C13的一方的连接部。开关SW2的另一方的连接部、静电电容元件C、C10～C13的另一方的连接部分别连接基准电位VSS。

开关SW1的控制端子连接为被输入控制信号ZCHR，开关SW2的控制端子连接为被输入控制信号DISC。另外，开关CSW0～CSW3的控制端子连接为分别被输入4比特的频率调整控制信号SELC0～SELC3。

由开关SW1、SW2构成的开关部使用从基准电流发生电路11供给的电流Iconst进行电容的充电、放电。从控制电路12输出的控制信号ZCHR是充电用信号，从控制电路12输出的控制信号DISC是放电用信号。

图13是表示具有基于静电电容元件的频率切换功能的频率电压变换电路13的其它例子的说明图。

在这种情况下，如图示那样，频率电压变换电路13成为在由利用开关SW1、SW2构成的开关部、静电电容元件C、C10～C13、以及开关CSW0～CSW3所构成的图12的结构上，追加了静电电容元件C11-1、C12-1～C12-3、C13-1～C13-7以及开关CSW1-1、CSW2-1～CSW2-3、CSW3-1～CSW3-7的结构。

开关CSW1-1、CSW2-1～CSW2-3、CSW3-1～CSW3-7的一方的连接部分别连接到开关SW1和开关SW2的连接部。开关CSW1-1、CSW2-1～CSW2-3、CSW3-1～CSW3-7的另一方的连接部分别连接静电电容元件C11-1、C12-1～C12-3、C13-1～C13-7的一方的连接部，该静电电容元件C11-1、C12-1～C12-3、C13-1～C13-7的另一方的连接部分别连接基准电位VSS。

另外，开关CSW1-1的控制端子连接为被输入频率调整控制信号SELC1，开关CSW2-1～CSW2-3的控制端子分别连接为被输入频率调整控制信号SELC2。

开关CSW3-1～CSW3-7的控制端子分别连接为被输入频率调整控制信号SELC3。关于其它的连接结构，与图12相同。此时，各电容间的电容比为2的加权时控制更方便，但不是必须为2的加权，即使是相同的电容值也可以适当地加权。

图14是表示图12的频率电压变换电路13的动作的一例的时间图。

控制信号ZCHR，通过在控制电路12中对时钟信号CKOUT分频而生成，其宽度L与时钟信号CKOUT的周期大致相等。另外，控制信号DISC是以不影响充电时间的定时，对静电电容元件C、C10～C13的电荷进行放电，直到将电压VSIG设为基准电位VSS的电平为止。

另外，在图13中，以在时钟信号CKOUT的4个周期实施1次控制的情况作为例子，但也可以在2时钟信号CKOUT的2周期中实施1次控制。另外，即使4周期以上也不会对频率电压变换电路13的动作造成影响。

振荡器部2，在频率电压变换电路13中，进行负反馈控制，以如式(5)所示地使输出电压VSIG与基准电压VREFC相等。为了实现高的频率精度，需要没有充电动作中的电源、温度依存性，并且不难制作非线性分量。

数5

Q＝C·VREFC

Iconst·Tout＝C·VREFC式(5)

VREFC = \frac{Iconst \cdot Tout}{c} = VSIG

在图12以及图13所示的电路结构中，在正电极(以下、将充电后的电压电平高的侧的电极称作正电极)侧设置选择开关CSW0～CSW3，分别控制静电电容元件C10～C13。

静电电容元件C10～C13由电容的绝对值(图12)或者单位电容的连接数不同的电容元件(图13)构成，并设为覆盖设计者所希望的频率范围。如果考虑波动则以单位电容数进行加权为宜，如果考虑控制的便利性则进行2的加权为宜。

选择静电电容元件的开关CSW，例如，如图15所示地，由N沟道MOS晶体管构成，或者，如图16所示地，设为并联连接N沟道MOS的晶体管和P沟道MOS的晶体管的结构。

另外，因为在基准电压VREFC的设定电平上存在限制而无法设定为高的电平，所以无法对作为开关的晶体管施加充分的偏置，因为源电压与充电动作一起变化，所以ON电阻变高，在式(5)中产生由ON电阻和电容导致的非线性，所以将P沟道MOS晶体管应用为开关的优点较少。

在利用N沟道MOS的晶体管构成开关的情况下，如图14所示的那样，也和基于P沟道MOS晶体管的开关同样地，源电压随着充电而上升，所以在充电期间无法设为固定的ON电阻，在电容的电压上升过程中产生非线性分量。

因此，如果附加以N沟道MOS晶体管的开关的ON电阻不产生影响的低电压电平设定基准电压VREFC这样的限制，则能够利用N沟道MOS的开关实现基于电容的频率切换。

另外，在输出电压VSIG中产生N沟道MOS晶体管的开关的寄生电容Cp2，所以在图12的电路结构中，优选设为寄生电容Cp2不产生影响那样的大的电容。

图17是表示在负电极(以下、将充电后的电压电平低的一侧的电极称作负电极)侧设置有由N沟道MOS构成的开关CSW0～CSW3的频率电压变换电路13的一例的说明图。

另外，图18是表示在负电极侧设置有由N沟道MOS构成的开关CSW0～CSW3、CSW1-1、CSW2-1～CSW32-3、CSW3-1～CSW3-7的频率电压变换电路13的一例的说明图。

图19是表示图17的频率电压变换电路13中的节点Vx的动作波形的一例的时间图。

如图17所示，在静电电容元件C、C10～C13的负电极侧设置开关CSW0～CSW3，从而能够将充电期间的ON电阻设为固定(栅-源间电压固定)，能够改善充电动作的非线性。

但是，通过在静电电容元件C、C10～C13的负电极侧设置开关CSW0～CSW3，如图19所示那样，在非选择时，图17所示的节点Vx变得不稳定，Vx电位由于通过开关CSW0～CSW3的泄漏电流而上升，从而对频率精度造成影响。

在此，对图17的电路结构进行描述，但图18的电路结构也同样地，节点Vx变得不稳定，Vx电位由于通过开关CSW0～CSW3-7的泄漏电流而上升，从而对频率精度造成影响。

图20是表示具有使变得不稳定的节点Vx恢复成基准电位VSS电平的功能的频率电压变换电路13的一例的说明图。

在这种情况下，如图示那样，频率电压变换电路13成为在图17的电路结构上新追加有由与非电路NAND1～NAND4以及逆变器Iv1～Iv4构成的复位部的结构。

逆变器Iv1～Iv4的输入部连接为分别被输入频率调整控制信号SELC0～SELC3。逆变器Iv1～Iv4的输出部和与非电路NAND1～NAND4的一方的输入部分别连接，该与非电路NAND1～NAND4的另一方的输入部连接为分别被输入从控制电路12输出的复位信号RST。

另外，与非电路NAND1～NAND4的输出部分别连接开关CSW0～CSW3的控制端子。关于其它的连接结构与图17相同。

在该图20的电路中，在1次的控制周期的期间实施使非选择的静电电容元件与开关间的成为不稳定的节点Vx向基准电位VSS电平的恢复，将节点Vx设为如以下的式(6)所示的那样由选择电容和不稳定节点的寄生电容的分压来决定电平。

数6

Vx = \frac{Cx}{(Cx + Cpx)} \cdot VSIG

式(6)

为了导入恢复功能，在频率电压变换电路13中设为新输入复位信号RST的结构。

另外，图21是表示图20的频率电压变换电路13的动作的一例的时间图。

如图示那样，如果输入复位信号RST，则成为不稳定的节点Vx的开关(CSW0～CSW3)变为ON，节点Vx被恢复为基准电位VSS的电压电平。恢复应该在不影响频率精度的定时实施，该定时最好在电容的放电期间实施。

图20所示的恢复功能，如图22所示的那样，也能适用于图18所示的频率电压变换电路13。在这种情况下，频率电压变换电路13成为在图18的电路结构中新追加有与非电路NAND1～NAND4、NAND2-1、NAND3-1～3-3、NAND4-1～4-7以及逆变器Iv1～Iv4、Iv2-1、Iv3-1～Iv3-3、Iv4-1～Iv4-7的结构。

图23是表示控制图20的频率电压变换电路13的控制电路12的一例的说明图。另外，图24是表示图23的控制电路中的各部分信号的时间图。

如图23所示，控制电路12由逆变器Iv5～Iv21、与非电路NAND5～NAND8、双稳态多谐振荡电路FF1～FF4构成。如图23所示，控制电路12对于作为决定时钟信号CKOUT的频率精度的充电信号的控制信号ZCHR，仅使用该时钟信号CKOUT的上升沿，从而高精度地使控制信号具有输出周期的信息，实现频率电压变换动作。另外，复位信号RST使用作为放电信号的控制信号DISC来生成。

图25是表示图20的频率电压变换电路13的其它电路结构的说明图。另外，图26是表示频率电压变换电路13与积分电路14的连接的一例的说明图。

在这种情况下，在图20所示的电路中，频率电压变换电路13由开关CSW10～CSW13、静电电容元件C14～C17以及逆变器Iv22～IV25构成。

如图26所示，积分电路14通过由控制信号SAMP控制的作为采样开关的开关SW3连接，构成并联型开关电容积分电路。

如图27所示，开关SW3由逆变器Iv24、静电电容元件C18、C19以及N沟道MOS的晶体管TSW1构成。

因此，在充电结束之后，从频率电压变换电路13输出的电压VSIG需要在该节点连接到积分电路14之前保持电压。

在上述的图20所示的电路结构中，在保持期间未选择的晶体管(CSW0～CSW3)的漏-源间，施加了式(6)所示的电压，所以尽管微小但会产生次阈值漏电流，在输出频率中会产生微弱的温度依存性。

不过，在图25的电路结构中，进行了如下设计：通过将作为选择开关的晶体管设为串联连接N沟道MOS的2级结构来抑制该泄漏电流。

另外，图28是表示图22的频率电压变换电路13的其它电路结构的说明图。

在图22的电路结构中，图28的频率电压变换电路13由逆变器Iv23-1、Iv24-1～Iv24-3、Iv25-1～Iv25-7、开关CSW10、CSW11、CSW11-1、CSW12，CSW12-1～CSW12-3、CSW13、CSW13-1～CSW13-7、静电电容元件C14、C15、C15-1、C16、C16-1～C16-3、C17、C17-1～C17-7构成。

这种情况下也和图25同样地，将作为选择开关的晶体管设为串联连接N沟道MOS的2级结构，来抑制泄漏电流。

如式(2)所示地，从频率电压变换电路13输出的电压VSIG中的寄生电容Cpx对频率精度造成影响。

例如，如图19所示，非选择的静电电容元件(C10～C13)与开关CSW之间的寄生电容Cpx能够作为与切换电容Cx的并列电容而从电压VSIG中看出来。

数7

Cp2＝Cpx//Cx

因此，需要将寄生电容Cpx抑制为最小限。图29是将图28的频率电压变换电路13中的寄生电容Cpx抑制为最小限的设计的一例的说明图。

如图示那样，将作为控制单位电容的静电电容元件C1～C4、C2-1、C3-1～C3-3、C4-1～C4-7与控制部(以图28的虚线包围的电路结构)CNT的布线H1～H4分别最短地进行连接而抑制寄生电容。复位信号在每次动作时发生变化，所以控制部CNT配置在静电电容元件的上方或者下方，以进行避免与静电电容元件的串绕的配置。

(实施方式2)

图30是表示本实施方式2的基准电流发生电路的详细的电路结构的说明图，图31是表示使图30的基准电流发生电路具有电流切换功能时的一例的说明图，图32是表示图31的基准电流发生电路的其它例的说明图，图33是表示图2的频率电压变换电路的开关部的详细的结构的说明图，图34是表示连接图30的基准电流发生电路的频率电压变换电路中的频率电压变换动作的时间图，图35是电压VNDD变动了时的频率电压变换电路的频率电压变换动作的时间图，图36是表示图33的频率电压变换电路的其它例的说明图，图37是表示图36的频率电压变换电路所使用的模拟开关的一例的说明图。

在本实施方式2中，图30是表示基准电流发生电路11的详细的电路结构的说明图。

如图示那样，基准电流发生电路11由运算放大器AMP1、P沟道MOS的晶体管MB10、MB20、MC10、MC20以及电阻R0构成。

运算放大器AMP1的负(-)侧输入端子连接为被输入基准电压VREFI，该运算放大器AMP1的输出部分别连接晶体管MB10、MB20的栅极。

这些晶体管MB10、MB20的一方的连接部连接为被供给电源电压VDD。晶体管MB10的另一方的连接部连接晶体管MC10的一方的连接部，该晶体管MC10的另一方的连接部分别连接运算放大器AMP1的正(+)侧输入端子、以及电阻R0的一方的连接部。电阻R的另一方的连接部连接基准电位VSS。

晶体管MB20的另一方的连接部连接晶体管MC20的一方的连接部。这些晶体管MC10、MC20的栅极被供给偏置电压Biasp。晶体管MC20的另一方的连接部连接频率电压变换电路13。

在该基准电流发生电路11中，电压跟随基准电压发生电路10的基准电压VREFI而对电阻R施加基准电压VREFI，生成电流Iref＝VREFI/R。

此时，基准电流发生电路11进行调整，使得基准电压VREFI具有与电阻R所具有的1次温度系数同等的温度系数，从而能够将电流Iref设为不具有温度依存性的电流。

电流Iref通过晶体管MB10、MB20进行电流镜像而输出到频率电压变换电路13。在这种情况下，通过使用级联(cascode)连接的晶体管MC10、MC20、将晶体管MB10和晶体管MB20的漏-源间电压Vds设为相同，消除电流Iconst的电压依存性。

图31是表示使图30的基准电流发生电路11具有电流切换功能时的一例的说明图。在这种情况下，在图30的电路结构中，成为新设置有通过控制电路12的控制信号SELI进行动作的选择器SEL和晶体管MB30，MC30的结构，是使用了级联连接的实施例。

晶体管MB30的一方的连接部被供给电源电压VDD，该晶体管MB30的另一方的连接部连接晶体管MC30的一方的连接部。

晶体管MB30的栅极连接运算放大器AMP1的输出部，并且MC30的另一方的连接部连接晶体管MS20的另一方的连接部。

选择器SEL根据控制信号SELI，将对晶体管MC30的栅极输入的信号作为电源电压VDD、或者偏置电压Biasp中的某一个选择输出。

另外，图32成为对图31的电路结构新追加了运算放大器AMP4的结构，是使用了监管级联连接的实施例。运算放大器AMP4的输出连接晶体管MC20的栅极。该运算放大器AMP4的负(-)侧输入端子连接晶体管MB10与晶体管MC10之间的连接部，该运算放大器AMP4的正(+)侧输入端子连接晶体管MB20与晶体管MC20之间的连接部。

在图31、图32的任意一个的基准电流发生电路11中，将通过选择器SEL控制ON/OFF的晶体管设为级联连接的MC30，从而具有防止伴随切换的电流精度的劣化的效果。在考虑不进行级联连接而在晶体管MB30的栅极与AMP1之间插入选择器SEL的情况下，容易理解上述内容。

在这种情况下，晶体管MB10的漏电压为电压VFBCK，晶体管MB20与晶体管MB30的漏电压为电压VNDD，晶体管MB10、MB20、MB30的漏-源间电压不同，所以构成电流镜像电路的晶体管MB10、MB20与晶体管MB30之间的电流比可能与晶体管尺寸不成比例。

另一方面，通过选择器SEL使级联连接的晶体管MC30进行ON/OFF的情况下，由于级联连接而漏-源间电压变为相等，所以具有保持电流的精度而实现电流切换功能的效果。

通过将基准电流发生电路11设为以上那样的结构，能够生成没有温度依存性的恒定电流Iconst。

接下来，如何高精度地进行利用了来自基准电流发生电路11的恒定电流Iconst和作为充电信号的控制信号ZCHR的频率电压变换动作成为技术课题。应当注意的是基准电流发生电路11的输出通过P沟道MOS设备来构成这一点。

一般地，当如内置于半导体集成电路装置的振荡器那样需要针对电源电压的变动实现高的模拟精度的情况下，基本上将基准电位VSS电平作为基准来使电路进行动作。

但是，基准电流发生电路的PMOS设备的基板被供给电源电压VDD，在漏、源与电源电压VDD之间存在扩散电容Cp1。因此，充电到该扩散电容Cp1的电荷量Cp1·ΔVNDD具有电源电压VDD的依存性。

因此，为了提高频率精度，频率电压变换电路需要设为节点VCS、节点VNDD这些节点不管电源如何都不发生变动的结构。

图33是表示图2所示的频率电压变换电路13的开关部中的详细的结构的说明图。

如图示那样，频率电压变换电路13的开关部由构成开关SW1的晶体管MSW1、MSW2、逆变器Iv20以及构成开关SW2的晶体管MSW3、MSW4构成。

晶体管MSW1、MSW2通过控制信号ZCHR进行动作控制，作为切换电流Iconst的流动的电流(current)开关进行动作。采用电流开关的结构是为了防止开关SW1关断时流过电流Iconst的路径消失所引起的电压VNDD的变动。此时，晶体管MSW1和晶体管MSW2的尺寸以及设备种类相同。

另外，为了使电压VNDD不变动，在充电过程中需要使晶体管MSW1进行饱和动作。根据晶体管MSW1的饱和动作的条件，能够使与电压VSIG的电压电平、即基准电压VREFC的电平有关的设计式(式(7))成立。

数8

V_NDD-Vthp_msw1＜V_NDD-VSIG＝Vov_msw1

V_SDD-Vthp_msw1＜V_NDD-VREFC式(7)

Vthp_msw1＞VREFC

在此，Vthp_msw1是晶体管MSW1的阈值电压，Vov_msw1是从电压VNDD减去了Vthp_msw1的电压，晶体管MSW1的漏-源间电压大于Vov_msw1是晶体管MSW1的饱和动作条件。

根据式(7)可知，通过将电压VREFC设为小于Vthp_msw1，结果能够确保VSIG电位与VNDD电位之间的电位差，从而满足晶体管MSW1的饱和动作条件。因此，在本实施例中将电压VREFC设为小于晶体管MSW1的阈值电压Vthp_msw1非常重要。

图34是频率电压变换电路13中的频率电压变换动作的时间图，在满足了设计式(7)的情况下，晶体管MSW1在饱和区域动作，电源VNDD能够在频率电压变换动作中保持为固定电压。

另一方面，图35示出不满足设计式(7)的情况下的波形。如图示那样，在基于控制信号ZCHR的充电动作的过程中，晶体管MSW1成为非饱和动作，电源VNDD的电压电平随着电压VSIG的上升而变动。其结果是，ΔQ＝Cp1·ΔVNDD因电源、温度条件而变动，所以频率精度恶化。

另外，图36是示出图33的频率电压变换电路13的其它例子的说明图。

在图33的电路结构中，晶体管MSW1、MSW2的栅极被施加1(Hi)、0(Lo)CMOS电平。如果满足设计式(7)，则晶体管MSW1、MSW2的栅电压不需要为CMOS信号，例如，也可以通过图37所示那样的模拟开关SWA将偏置信号biasn施加到晶体管MSW1、MSW2。

(实施方式3)

图38是表示本发明的实施方式3的基准电流发生电路的一例的说明图，图39是表示图38的基准电流发生电路中的其它例子的说明图。

在本实施方式3中，图38是表示采取了泄漏电流对策的具有2比特的切换功能的基准电流发生电路11的一例的说明图。

如图8、图9、图31以及图32所示，当基准电流发生电路11具有频率切换功能时，式(2)所示的未被选择的电流源的次阈值漏电流Ioff对于频率精度而言成为问题。泄漏电流的电源、温度的依存性大，所以需要以栅长长的设备尺寸进行设计并且作为电路实施基本对策。

在这种情况下，如图示那样，基准电流发生电路11在图33的电路结构中，由P沟道MOS的晶体管MB40、MC40、MS10、MS20以及逆变器Iv21、Iv22构成。

在这种情况下，在频率切换用电流源中，准备了在非选择时成为释放电流的路径的晶体管MS20。释放电流的路径的使能信号利用从控制电路12输出的控制信号SELI的反转信号进行。

通过将电流释放到基准电位VSS，图38的节点Vz成为基准电位VSS电平，晶体管MC40成为反向偏置的状态，所以能够抑制流入到频率电压变换电路13的泄漏电流。

另外，图39是表示图38的基准电流发生电路11中的其它例的说明图。

在这种情况下，基准电流发生电路11成为在图38的电路结构设置有电流源IS1、IS2的结构。通过对晶体管MS10、MS20的另一方的连接部(源)分别设置电流源IS2，从而能够控制释放到基准电位VSS的电流值。

(实施方式4)

图40是表示本发明的实施方式4的基准电压发生电路的一例的说明图，图41是图40的基准电压发生电路的简略图，图42是表示图40的基准电压发生电路的其他例的说明图。

在本实施方式4中，图40是表示根据4比特的温度调节信号CNTL_VREFI、CNTL_VREFC生成基准电压VREFI、VREFC的基准电压发生电路10的详细的结构的一例的说明图。

基准电压发生电路10由电阻R11～R18、电阻R21～R24、电阻R31～R38、开关SWT0～SWT3、开关SWI0～SWI7、开关SWC0～SWC7、利用双极元件构成的晶体管Bip1、以及解码器DEC1、DEC2构成。

电阻R11～R18串联连接。在电阻R18的另一方的连接部与基准电位VSS之间，分别并联连接有串联连接的晶体管Bip1、电阻R21～R24和同样串联连接的电阻R31～R38。

另外，晶体管Bip1以及电阻R21～R24的各自的连接部连接为被供给作为基准电压发生电路10所生成的PTAT(ProportionalToAbsoluteTemperature)电流的电流Iptat。

电阻R11～R18的各自的连接部与开关SWI0～SWI7的一方的连接部连接，这些开关SWI0～SWI7的另一方的连接部被共通连接，成为基准电压VREFI的输出部。

电阻R31～R38的各自的连接部连接开关SWC0～SWC7的一方的连接部，这些开关SWC0～SWC7的另一方的连接部被共通连接，并成为基准电压VREFC的输出部。

另外，解码器DEC1对温度调节信号CNTL_VREFI进行解码，使任意的开关SWI0～SWI7的某一个ON。解码器DEC2对温度调节信号CNTL_VREFC进行解码，使任意的开关SWC0～SWC7的某一个ON。

关于动作，使用图41的简略图进行说明。如式(8)所示的那样，不具有温度依存性的电压VFLAT通过如下方式进行调整来实现，即，使用控制信号CNTL_KT，利用电流Iptat与电阻R2之积所具有的温度依存性抵消双极晶体管Bip1的基极-发射极电压Vbe的温度依存性。

基准电压VREFC通过如式(9)所示地对不具有温度依存性的电压VFAT进行电阻分压来实现，其输出电平通过温度调节信号CNTL_VREFC进行控制。

基准电压VREFI，如式(10)所示地，通过温度调节信号CNTL_VREFI来调整输出电平和温度特性，以利用电阻R1与电流Iptat之积消除基准电流发生电路的电阻的温度特性。

数9

I_PTAT＝I₁+I₂

V_FLAT＝(R₃+R₄)·I₂

V_FLAT＝Vbe+R₂·I₁

I₁＝I_PTAT-I₂

V_FLAT＝Vbe+R₂·(I_PTAT-I₂)

式(8)

Vbe+R₂·(I_PTAT-I₂)＝(R₃+R₄)·I₂

\begin{matrix} I_{2} = \frac{Vbe + R_{2} \cdot I_{PTAT}}{R_{2} + R_{3} + R_{4}} \\ V_{FLAT} = (\frac{R_{3} + R_{4}}{R_{2} + R_{3} + R_{4}}) \cdot (Vbe + R_{2} \cdot I_{PTAT}) \end{matrix}

关于VREFC

VREFC = (\frac{R_{4}}{R_{2} + R_{3} + R_{4}}) (Vbe + R_{2} \cdot I_{PTAT})

式(9)

关于VREFI

VREFI＝V_FLAT+R₁·I_PTAT

VREFI = (\frac{R_{3} + R_{4}}{R_{2} + R_{3} + R_{4}}) \cdot (Vbe + R_{2} \cdot I_{PTAT}) + R_{1} \cdot I_{PTAT}

式(10)

图40所示的电路的特征在于：双极元件的晶体管Bip1的发射极连接有温度特性控制用途的串联连接的电阻R21～R24这一点。在带隙基准电路中也有同样的电路结构，但是，通常地，一般在双极元件的晶体管Bip1的集电极连接串联电阻。这是因为有时需要将带隙基准电路的输出电压的温度依存性控制为正而有时需要控制为负的缘故。

但是，因为连接到晶体管Bip1的集电极，所以其ON电阻由于旁路开关所使用的晶体管的基板偏置效果而变大，在内置于需要抑制为频率变动±1％的半导体集成电路装置的振荡器中，无法忽视该ON电阻的温度依存性。

在振荡器部2中，在电压VFLAT(图40)中，不需要正负的温度依存性的控制，所以采取将电阻R21～R24连接到晶体管Bip1的发射极侧的结构，并策划基板偏置效果的对策，从而实现ON电阻不影响频率精度。

通过以上的动作，利用同一生成路径实现具有温度依存性的基准电压VREFI和不具有温度依存性的基准电压VREFC的生成。

另外，图42是表示图40的基准电压发生电路10的其它例的说明图。

基准电压发生电路10对图40的电路结构新追加有运算放大器AMP5以及P沟道MOS的晶体管TMOS1。在图40所示的电路结构中，对电压VFLAT分压并输出，所以无法生成电压VFLAT以上的电压电平。

因此，如图42所示，设为通过由运算放大器AMP5实现的电压跟随器电路而将电压VFLAT连接到串联连接的电阻R31～R38的中点的结构。由此，能够生成不具有电源、温度依存性的电压VFLAT以上的电压电平。

以上，基于实施方式具体地说明了本发明者实现的发明，但本发明不限定于上述实施方式，在不脱离其要旨的范围内能进行各种变更，这是自不必说的。

在上述实施方式中，示出了振荡器部2由基准电压发生电路10、基准电流发生电路11、控制电路12、频率电压变换电路13、积分电路14以及电压控制振荡电路15构成的例子，但是，例如，也可以如图43所示地，设为在控制电路12与电压控制振荡电路15之间新设置分频器16的结构。

通过设置分频器16，振荡器部2的控制针对分频后的时钟信号CKOUT的周期来实施，不使电路动作的频率高频化就能实现时钟信号CKOUT的高频化。

产业上的可利用性

本发明适用于具备内部生成动作时钟的振荡电路的半导体集成电路装置中的高精度的时钟信号的生成技术。

Claims

1.一种半导体集成电路装置，其特征在于，

具有时钟振荡单元，该时钟振荡单元具备：

电压控制振荡电路，根据控制电压生成时钟信号；

基准电压发生电路，分别生成具有温度依存性的第1基准电压和不具有电源、温度依存性的第2基准电压；

基准电流发生电路，使用上述基准电压发生电路所生成的第1基准电压，生成不具有电源、温度依存性的恒定电流；

频率电压变换电路，使用上述基准电流发生电路所生成的恒定电流，将上述电压控制振荡电路所生成的时钟信号的振荡频率变换为电压；以及

积分电路，对从上述频率电压变换电路输出的电压进行积分，生成输出到上述电压控制振荡电路的控制电压，

其中，上述频率电压变换电路具备：

第1～第N静电电容部；

电容选择部，根据选择信号从上述第2～上述第N静电电容部中选择至少一个；以及

开关部，根据充电信号以及放电信号，以上述恒定电流对上述第1静电电容部、以及上述电容选择部所选择的静电电容部充电、放电。

2.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述第2～上述第N静电电容部分别由静电电容值不同的静电电容元件构成。

3.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述第2～上述第N静电电容部分别由具有不同个数的静电电容值大致相同的静电电容元件的结构构成。

4.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述开关部由第1开关和第2开关构成，其中，

该第1开关的一方的连接部被供给上述恒定电流；

该第2开关的一方的连接部连接上述第1开关的另一方的连接部，另一方的连接部连接基准电位；

上述电容选择部由多个电容选择开关构成，该电容选择开关的一方的连接部分别连接上述第1开关与上述第2开关之间的连接部，另一方的连接部分别连接上述第2～上述第N静电电容部的一方的连接部；

上述第1静电电容部由一方的连接部连接上述第1开关与上述第2开关之间的连接部、另一方的连接部连接基准电位的结构构成；

上述第2～上述第N静电电容部的另一方的连接部由分别连接基准电位的结构构成。

5.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述开关部由第1开关和第2开关构成，

该第1开关的一方的连接部被供给上述恒定电流；

上述第1～上述第N静电电容部的一方的连接部分别连接上述第1开关与上述第2开关之间的连接部，

上述电容选择部由多个电容选择开关构成，该电容选择开关的一方的连接部分别连接上述第2～第N静电电容部的一方的连接部，另一方的连接部分别连接基准电位；

上述第1静电电容部的另一方的连接部由连接基准电位的结构构成。

6.根据权利要求5所述的半导体集成电路装置，其特征在于，

上述电容选择部具备复位部，该复位部在输出了上述放电信号时，根据复位信号，使未被选择的电容选择开关在任意的期间接通。

7.根据权利要求4所述的半导体集成电路装置，其特征在于，

上述电容选择开关由将两个晶体管串联连接的结构构成。

8.根据权利要求5所述的半导体集成电路装置，其特征在于，

上述电容选择开关由将两个晶体管串联连接的结构构成。

9.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述电容选择部以及上述开关部分别被布图在上述第1～上述第N静电电容部的第1边侧、或者与上述第1边对置的第2边侧中的某一侧。

10.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述基准电流发生电路具备：

第1晶体管，一方的连接部连接电源电压；

第1电压依存性降低用晶体管，一方的连接部与上述第1晶体管的另一方的连接部连接；

电阻，一方的连接部与上述第1电压依存性降低用晶体管的另一方的连接部连接，另一方的连接部与基准电位连接；

运算放大器，将基准电压作为输入电压，包含上述第1晶体管以及上述第1电压依存性降低用晶体管而构成电压跟随器电路；

与上述第1晶体管一起构成电流镜像电路的第2～第N晶体管；

第2～第N电压依存性降低用晶体管，分别与上述第2～上述第N晶体管串联连接，晶体管尺寸各自不同；

晶体管选择部，根据晶体管部选择信号，选择上述第2～上述第N电压依存性降低用晶体管中的至少一个并将其接通，切换电流镜像比；以及

泄漏电流抑制部，连接在上述第2～上述第N晶体管和上述第2～上述第N电压依存性降低用晶体管的连接部与基准电位之间，将未被上述晶体管选择部选择的上述电压依存性降低用晶体管的电流放电到基准电位。

11.根据权利要求10所述的半导体集成电路装置，其特征在于，

上述基准电流发生电路具备连接在上述泄漏电流抑制部与基准电位之间的电流源，

上述电流源控制从上述泄漏电流抑制部放电的电流值。

12.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述基准电压发生电路具备：

第1电阻部，一方的连接部被供给具有正的1次温度依存性的PTAT电流，由串联连接多个电阻的结构构成；

双极晶体管，集电极和基极分别连接上述第1电阻部的另一方的连接部；

第2电阻部，一方的连接部连接上述双极晶体管的发射极，另一方的连接部连接基准电位，由串联连接多个电阻的结构构成；

第3电阻部，一方的连接部连接上述第1电阻部的另一方的连接部，另一方的连接部连接基准电位，由串联连接多个电阻的结构构成；

第1选择部，根据第1温度调节信号，选择上述第1电阻部的任意的连接部，并输出为上述第1基准电压；

第2选择部，根据第2温度调节信号，选择上述第3电阻部的任意的连接部，并输出为上述第2基准电压；以及

调整部，根据调整用控制信号，调整上述第2电阻部的分压比，抵消上述双极晶体管的基极-发射极电压的温度依存性。

13.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述基准电压发生电路具备：

双极晶体管，集电极和基极分别与上述第1电阻部的另一方的连接部连接；

晶体管，一方的连接部与电源电压连接；

第3电阻部，一方的连接部与上述晶体管的另一方的连接部连接，另一方的连接部与基准电位连接，由串联连接多个电阻的结构构成；

运算放大器，负侧输入端子分别与上述双极晶体管的集电极以及基极连接，正侧输入端子与上述第3电阻部的中点连接，输出部与上述晶体管的栅极连接；

第1选择部，根据第1温度调节信号选择上述第1电阻部的任意的连接部，并输出为上述第1基准电压；

第2选择部，根据第2温度调节信号选择上述第3电阻部的任意的连接部，并输出为上述第2基准电压；以及

调整部，根据调整用控制信号来调整上述第2电阻部的分压比，抵消上述双极晶体管的基极-发射极电压的温度依存性。