[go: up one dir, main page]

CN102739240A - 恒流产生电路以及包括其的微处理器 - Google Patents

恒流产生电路以及包括其的微处理器 Download PDF

Info

Publication number
CN102739240A
CN102739240A CN2012100889505A CN201210088950A CN102739240A CN 102739240 A CN102739240 A CN 102739240A CN 2012100889505 A CN2012100889505 A CN 2012100889505A CN 201210088950 A CN201210088950 A CN 201210088950A CN 102739240 A CN102739240 A CN 102739240A
Authority
CN
China
Prior art keywords
voltage
gradient
current
temperature
variation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100889505A
Other languages
English (en)
Other versions
CN102739240B (zh
Inventor
佐古和聪
松崎智一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102739240A publication Critical patent/CN102739240A/zh
Application granted granted Critical
Publication of CN102739240B publication Critical patent/CN102739240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及恒流产生电路以及包括其的微处理器。本发明的恒流产生电路包括：温度可变电压产生单元，产生电压值随温度而波动的第一变化电压；变化梯度调节单元，基于随温度的变化的量小于第一变化电压的基准电压和第一变化电压产生第二变化电压；以及电流产生单元，包括电阻值随温度而波动的电流设定电阻器，并基于第二变化电压和电流设定电阻器产生输出电流。变化梯度调节单元设定第二变化电压的随温度的变化的系数，使得其与电流设定电阻器的电阻值的随温度的变化的系数之间的差值处于预设的第一规定范围内。

Description

恒流产生电路以及包括其的微处理器
相关申请交叉引用
于2011年3月31日提交的日本专利申请No.2011-78152的公开，包括其说明书、附图以及摘要通过引用并入本文。
技术领域
本发明涉及恒流产生电路以及包括其的微处理器，且具体涉及在温度变化的情况下也能输出具有稳定电流值的电流的恒流产生电路以及包括其的微处理器。
背景技术
在半导体器件的电路中，频繁使用恒流产生电路，其产生用于设定电路的操作电流或电路的操作特性的恒流。(操作特性的示例包括振荡电路的振荡频率，延迟电路的延迟时间等等。)无论半导体衬底的温度如何，都要求恒流产生电路可以保持恒流值。这是因为由于半导体衬底的温度而导致的电路的操作特性中的温度变化可以通过采取以下措施而得以抑制：抑制由于半导体衬底的温度导致的输出电流的变化(输出电流中的温度变化)。
如上所述，一种用于抑制由于半导体衬底的温度导致的输出电流的变化的技术公开于专利文献1中。图17是专利文献1中所述的RC振荡器的框图。在图17中所示的RC振荡器100中，偏置电路部101基于电阻器R的电阻值输出电流IRAMP。斜坡/保持电路部102产生具有与电流IRAMP的量值成比例的梯度的电压VHOLD。
在RC振荡器100中，电阻器Ra、Rb串联以形成电阻器R。电阻器Ra的电阻值随温度升高而降低，而电阻器Rb的电阻值随温度升高而增大。即，在RC振荡器100中，电阻器R由具有以下特性的两个电阻器组合来配置：它们的电阻值随温度相反地波动；由此抑制电阻器R的电阻值随温度的波动。因此在RC振荡器100中，基于电阻器R的电阻值产生的电流IRAMP的电流值的温度变化得到了抑制。
专利文献2和3中也公开了通过组合两个相对于温度具有相反波动特性的电阻器来抑制整个电阻器的电阻值中的温度变化的方法。
专利文献1
日本专利No.4460588
专利文献2
日本专利申请公布No.2005-286021
专利文献3
日本专利申请公布No.2005-333298
发明内容
通常，在不同半导体工艺中形成在温度变化上不同的电阻器。温度变化上不同的电阻器具有不同的制造容差。因此，当通过组合这些电阻器而获得的组合电阻的电阻值变化时，需要调整任何一个电阻器以将组合电阻匹配成预期值。但是在包括组合电阻的电路中，当执行调整时，难以辨别哪个包括组合电阻的电阻器应被调整，因为电路特性由整个组合电阻的电阻值决定。例如，即使组合电阻的电阻值可通过调整任何一个电阻器而被设定为预期值，但两个电阻器之间的电阻比会发生漂移。因此，会产生组合电阻的电阻值的温度特性偏离预期值的问题。
即，在专利文献1描述的技术中，难以调整电阻值且这会引发以下问题：基于包括了组合电阻(电阻器R)的电阻器的相应制造容差而不能消除电流IRAMP的温度特性的偏离。专利文献2和3也涉及基于包括了组合电阻的电阻器的相应制造容差而不能消除电路特性的偏移的问题。
根据本发明的一个方面，恒流产生电路包括：温度可变电压产生单元，其产生电压值随温度而波动的第一变化电压；变化梯度调节单元，其基于随温度的变化的量小于第一变化电压的基准电压和第一变化电压产生第二变化电压；以及电流产生单元，包括电阻值随温度而波动的电流设定电阻器，并基于第二变化电压和电流设定电阻器产生输出电流。变化梯度调节单元设定第二变化电压的随温度的变化的系数，使得实现以下要求：第二变化电压的随温度的变化的系数和电流设定电阻器的电阻值的随温度的变化的系数之间的差值落入预设的第一规定范围内。
根据本发明的另一方面，一种微处理器，包括：存储器，在其中存储程序和设定值；计算核心，其基于存储在存储器中的程序执行计算处理；以及恒流产生电路。恒流产生电路包括：温度可变电压产生单元，其产生电压值随温度而波动的第一变化电压；变化梯度调节单元，其基于随温度的变化的量小于第一变化电压的基准电压和第一变化电压产生第二变化电压；以及电流产生单元，包括电阻值随温度而波动的电流设定电阻器，并基于第二变化电压和电流设定电阻器产生输出电流。变化梯度调节单元设定第二变化电压的随温度的变化的系数，使得实现以下要求：第二变化电压的随温度的变化的系数和电流设定电阻器的电阻值的随温度的变化的系数之间的差值落入预设的第一规定范围内。
在根据本发明上述方面的恒流产生电路以及包括其的微处理器中，可实现以下效果：可仅通过变化梯度调节单元来调节第二变化电压的变化系数(梯度)而抑制输出电流的温度变化。以下将进行更具体的说明。在本发明的恒流产生电路以及包括其的微处理器中，仅有一个项目用于调节输出电流的温度变化。因此可通过调节处理防止输出电流的温度变化的增大。
在根据本发明上述方面的恒流产生电路以及包括其的微处理器中，可通过调节处理充分改善输出电流的温度变化。
附图说明
图1是第一实施例的恒流产生电路的框图；
图2是示出由于第一实施例的恒流产生电路的变化梯度调节单元的不同输出抽头造成的第二变化电压的温度变化差异的曲线图；
图3是示出第一实施例的恒流产生电路的电流产生单元的电流设定电阻的温度变化的曲线图；
图4是示出由于第一实施例的恒流产生电路的变化梯度调节单元中的第二变化电压的不同电压输出点造成的输出电流的温度变化差异的曲线图；
图5是示出根据用于其中形成第一实施例的恒流产生电路的半导体芯片的密封材料存在与否输出电流的温度变化差异的曲线图；
图6是示出用于第一实施例的恒流产生电路的设定值的设定过程的流程图；
图7是第二实施例的微处理器的框图；
图8是示出第二实施例的振荡电路的一个示例的框图；
图9是示出图8中所示的振荡电路的操作的时序图；
图10是示出第二实施例的振荡电路的另一示例的框图；
图11是示出图10中所示的振荡电路的控制电路的操作的时序图；
图12是示出图10中所示的振荡电路的操作的时序图；
图13是示出用于第二实施例的微处理器的启动过程的流程图；
图14是第三实施例的延迟电路的电路图；
图15是示出第三实施例的延迟电路的操作的时序图；
图16是第三实施例的输出电路的电路图；以及
图17是根据专利文献1的RC振荡电路的框图。
具体实施方式
第一实施例
以下将参考附图说明本发明的实施例。图1是第一实施例的恒流产生电路1的框图。如图1中所示，恒流产生电路1包括温度可变电压产生单元10、恒压产生单元11，变化梯度调节单元12以及电流产生单元13。
温度可变电压产生单元10产生电压值随温度而波动的第一变化电压。在本实施例中，温度可变电压产生单元10包括二极管Di并输出二极管Di的正向电压Vf作为第一变化电压。(以下将该电压称为第一变化电压Vf。)二极管的阴极连接至第二电源端子(例如接地端子)且在其阳极产生第一变化电压。由二极管Di产生的第一变化电压Vf是二极管的正向电压，且具有大约-2mV/℃的变化系数(相对于温度为负值的温度特性)。温度可变电压产生单元10可产生具有正温度特性的第一变化电压。可根据所用元件或电路的特性设定第一变化电压的随温度的变化的系数。
恒压产生单元11产生基准电压Vconst，其随温度的变化的量小于第一变化电压。在本实施例中，基于带隙电压产生基准电压Vconst的带隙电压源用作恒压产生单元11。该基准电压Vconst随温度的变化远小于第一变化电压且相对于温度基本上恒定。基准电压Vconst可由除带隙电压源之外的电路(例如电阻分压电路等)产生。
变化梯度调节单元12基于基准电压Vconst和第一变化电压Vf产生第二变化电压Vrefc。此时，变化梯度调节单元12在预设的第一规定范围内设定以下差值：第二变化电压Vrefc的随温度的变化的系数与下文说明的电流设定电阻器Ri的电阻值的随温度的变化的系数之间的差值。变化梯度调节单元12包括产生多个第一电压的第一梯度电压产生单元和产生多个第二电压的第二梯度电压产生单元中至少任何一个。各个第一电压都具有梯度相反于第一温度特性的第二温度特性梯度且它们都具有不同的随温度的变化的系数。各个第二电压都具有第一温度特性的梯度且它们都具有不同的随温度的变化的系数。在变化梯度调节单元12中，第一变化电压Vf具有第一温度特性的梯度。当电流设定电阻器Ri的电阻值具有第二温度特性梯度时，变化梯度调节单元从第一电压中选择一个电压作为第二变化电压Vrefc。当第一变化电压Vf和电流设定电阻器Ri的电阻值具有第一温度特性梯度时，变化梯度调节单元12从第二电压中选择一个电压作为第二变化电压Vrefc。电流设定电阻器Ri是提供在下文说明的电流产生单元13中的电阻器。以下说明基于如下假设：第一温度特性是负梯度特性(梯度值随温度上升而下降)且第二温度特性是正梯度特性(梯度值随温度上升而上升)。下文将详细说明变化梯度调节单元12如何对于第二变化电压的温度调节梯度。
变化梯度调节单元12包括放大器21、第一梯度电压产生单元(第一电阻器R1)，第二梯度电压产生单元(第二电阻器R2)，PMOS晶体管P1以及梯度控制单元22。放大器21、第一电阻器R1、第二电阻器R2以及PMOS晶体管P1构成反相放大器。放大器21的反相输入端子具有向其输入的基准电压Vconst；且其同相输入端子具有向其输入的电压V0，该电压V0产生在第一电阻器R1和第二电阻器R2之间的节点处。PMOS晶体管P1的源极连接至第一电源端子(例如电源端子VDD)且其漏极通过第一电阻器R1和第二电阻器R2连接至二极管Di的阴极。PMOS晶体管P1的栅极施加有误差电压，该误差电压由放大器21基于基准电压Vconst和电压V0之间的电压差来产生。即，该反相放大器利用第一变化电压Vf作为输入电压且以根据第一电阻器R1与第二电阻器R2的比值设定的放大因子放大第一变化电压Vf。因此其产生通过放大PMOS晶体管P1的漏极和第一电阻器R1之间的节点处的第一变化电压Vf而获得的电压。
第一电阻器R1由串联多个电阻器R11至R1m(m是不小于2的整数)而构成。第二电阻器R2由串联多个电阻R21至R2n(n是不小于2的整数)而构成。第一电阻器R1提供在具有输出抽头的电阻器之间的各个连接点处。第二电阻器R2提供在具有输出抽头的电阻器之间的各个连接点处。在图1的示例中，多个第一电压(例如电压V11至V1m)产生在第一电阻器R1的输出抽头处。电压V11至V1m分别是产生在电阻器R11至R1m的高电位侧端子处的电压。电压V11是以根据第一电阻器R1与第二电阻器R2的电阻比确定的放大因数放大第一变化电压Vf而获得的电压。在图1中所示的示例中，多个第二电压(例如电压V21至V2n)产生在第二电阻器R2的输出抽头处。电压V21至V2n分别是产生在电阻器R21至R2n的低电位侧端子处的电压。电压V2n是等于第一变化电压Vf的电压。此外，输出抽头也提供在第一电阻器R1和第二电阻器R2之间，且电压V0产生在该输出抽头处。即，电压V12至V1m、V0、V21至V2n-1的电压值通过电阻器R11至R1m和电阻器R21至R2n对第一变化电压Vf和电压V11之间的电压差分压而获得。电压V12至V1m、V0、V21至V2n-1的随温度的变化的系数根据由电阻器R11至R1m和电阻器R21至R2n确定的分压比而不同。下文将详细说明电压V11至V1m、V0、V21至V2n的随温度的变化的系数。
梯度控制单元22基于梯度设定值改变第二变化电压Vrefc的变化系数。更具体而言，梯度控制单元22基于梯度设定值改变用于输出第二变化电压的输出抽头，且由此改变第二变化电压的变化系数。梯度控制单元22包括开关SW11至SW1m、SW0、SW21至SW2n、解码器23以及存储单元(例如存储器)24。
开关SW11至SW1m的一端分别连接至产生电压V11至V1m的输出抽头。开关SW0的一端连接至产生电压V0的输出抽头。开关SW21至SW2n的一端分别连接至产生电压V21至V2n的输出抽头。开关SW11至SW1m、SW0、SW21至SW2n的另一端连接在一起。
在存储器24中存储预设梯度设定值。该存储器可以是诸如闪存的非易失性存储器，可以是通过元件等的物理断裂而保存数值的熔丝电路，或可以是诸如DRAM的易失性存储器。解码器23基于从存储器24读取的梯度设定值选择开关SW11至SW1m、SW0、SW21至SW2n中的任一个。即，梯度控制单元22选择在提供在包括了第一电阻器R1和第二电阻器R2的电阻器之间的多个连接点处的输出抽头处产生的电压中的一个并将其输出作为第二变化电压。
电流产生单元13包括误差放大器25，PMOS晶体管P2、P3以及电流设定电阻器Ri。电流产生单元13基于第二变化电压Vrefc和电流设定电阻器Ri产生输出电流Iout。
对于电流设定电阻器Ri来说，其电阻值例如具有相对温度的正温度特性。PMOS晶体管P2的源极连接至电源端子且其漏极通过电流设定电阻器Ri连接至接地端子。误差放大器25基于PMOS晶体管P2和电流设定电阻器Ri之间的节点处产生的电流设定电压与第二变化电压Vrefc之间的电压差将误差电压提供至PMOS晶体管P2的栅极。随后PMOS晶体管P2将电流输出至电流设定电阻器使得基于误差电压而在电流设定电阻器Ri上产生的电压变得等于第二变化电压Vrefc。在电流产生单元13中，通过误差放大器25的虚拟短路，在PMOS晶体管P2的漏极和电流设定电阻器Ri之间的节点处产生的电流设定电压与第二变化电压Vrefc具有相同的电压值。
PMOS晶体管P3以电流镜配置连接至PMOS晶体管P2。PMOS晶体管P3输出与PMOS晶体管P2的通过电流设定电阻Ri的电流成比例的电流作为输出电流。通过PMOS晶体管P2的电流与通过PMOS晶体管P3的电流的比由两个晶体管的晶体管尺寸比决定。例如当晶体管尺寸比为1∶1时，通过PMOS晶体管P2的电流与通过PMOS晶体管P3的电流彼此相等。当晶体管尺寸比为1∶2时，通过PMOS晶体管P3的电流是通过PMOS晶体管P2的电流的两倍。当PMOS晶体管P2、P3的栅极长度相等时，它们的晶体管尺寸比由栅极宽度比决定。当使用PNP晶体管取代PMOS晶体管P2、P3时，晶体管尺寸由PNP晶体管的发射极的面积比决定。
以下将说明第一实施例的恒流产生电路1的操作。图2是示出由恒流产生电路1的变化梯度调节单元12的不同输出抽头导致的第二变化电压Vrefc的温度变化差异的曲线图。在图2中所示的示例中，第一电阻器R1和第二电阻器R2的电阻值设置为相同的电阻值。包括了第一电阻器R1的电阻器数量与包括了第二电阻器R2的电阻器数量设置为相同数量且电阻器R11至R1m、R21至R2n的电阻值都相同。在这种情况下，如图2中所示，电压V11至V1m、V0、V21至V2n在根据提供有关输出抽头的节点上侧的电阻器和其下侧的电阻器的比的温度变化上的梯度不同。对于在电阻器R1处产生的电压V11至V1m来说，温度特性的梯度都是正的；而对于在电阻器R2处产生的电压V21至V2n来说，温度特性的梯度都是负的。以下说明上述斜差异差产生的原因。在包括了决定反相放大器的放大因子的第一电阻器R1和第二电阻器R2的电阻器之间的多个连接点处提供了输出抽头。因此，第一变化电压的随温度的变化而变化的系数由提供在各个输出抽头之上和之下的电阻器的比来放大。
图3是示出第一实施例的恒流产生电路1的电流产生单元13的电流设定电阻器Ri的温度变化的曲线图。如图3中所示，电流设定电阻器Ri具有正温度特性且其电阻值随温度上升而增大。
第一实施例的恒流产生电路1选择图2中所示的在变化梯度调节单元12的电压中的任一个并将其输出为第二变化电压Vrefc。该第二变化电压可被认为是通过调节第一变化电压的随温度的变化的改变率而获得的电压。在第一实施例的恒流产生电路1中，基于存储在存储器24中的梯度设定值选择要被输出为第二变化电压Vrefc的输出抽头的电压。随后恒流产生电路1根据梯度设定值选择与电流设定电阻器Ri具有相同的随温度的变化的变化系数的电压作为第二变化电压Vrefc。因此无论温度变化如何，输出电流Iout的电流值都恒定不变。
以下将说明输出电流Iout变为恒定的原理。在PMOS晶体管P2、P3的晶体管尺寸比为1∶1时获得的输出电流Iout可由表达式(1)表达。在表达式(1)中，输出电流的电流值由Iout表示；第二变化电压的电压值由Vrefc表示；电流设定电阻器的电阻值由Ri表示；第二变化电压的随温度的变化的改变率由x表示；且电流设定电阻器的随温度的变化的变化系数由y表示。
Iout＝(Vrefc*x)/(Ri*y)---(1)
当设x＝y时，表达式(1)可转换为表达式(2)。
Iout＝Vrefc/Ri---(2)
以下内容可由表达式(1)和表达式(2)来理解：当第二变化电压Vrefc的随温度的变化的变化系数和电流设定电阻器Ri的随温度的变化的变化系数彼此相等时，输出电流Iout的电流值不受温度变化影响。
图4是示出在第一实施例的恒流产生电路的变化梯度调节单元中由于用于取得第二变化电压的不同输出抽头而导致的输出电流的温度变化差异的曲线图。在图4中所示的示例中，可以理解的是，通过从输出电压V12的输出抽头取得的第二变化电压Vrefc，无论温度变化如何，输出电流Iout都变得恒定。这是因为图2中所示的电压V12的随温度的变化而变化的系数与电流设定电阻器Ri的随温度的变化而变化的系数彼此相等。
以下说明第一实施例的恒流产生电路1中的输出电流Iout的设定方法。从表达式(2)中可以理解，在恒流产生电路1中，输出电流Iout的电流值可通过改变电流设定电阻器Ri的电阻值来设定。从中取得第二变化电压Vrefc的输出抽头的电压V11至V1m、V0、V21至V2n分别具有不同电压值。为此，取决于选择作为第二变化电压的电压，输出电流Iout的电流值可能处于预设规定范围之外。在这种情况下，通过调整电流设定电器阻Ri的电阻值或执行任何类似的处理，输出电流Iout的电流值可被设置处于规定范围内。
下述电阻器可用作电流设定电阻器Ri：形成在半导体衬底上的多晶硅电阻器(正温度特性)、N阱电阻器(负温度特性)或钨电阻器(正温度特性)，或提供作为外部部件的电阻器。但是鉴于半导体器件的端子数量的缩减和输出电流的稳定性，希望使用形成在半导体衬底上的钨电阻器作为电流设定电阻器Ri。
这是因为钨电阻器的电阻值即使在半导体衬底上的应力发生改变时也能保持稳定。图5示出由其中形成第一实施例的恒流产生电路的半导体芯片上存在或不存在密封材料(例如模塑树脂)引起的输出电流的温度变化差异。在图5中所示的示例中，示出以下改变率：当钨电阻器用作电流设定电阻器Ri时，取决于存在或不存在模塑树脂的输出电流的改变率；以及当多晶硅电阻器用作电流设定电阻器Ri时，取决于存在或不存在模塑树脂的输出电流的改变率。在钨电阻器的情况下，如图5中所示，在没有模塑树脂的情况下获得的输出电流与具有模塑树脂的情况下获得的输出电流之间的误差小于0.5％。同时在多晶硅电阻器的情况下，在没有模塑树脂的情况下获得的输出电流与具有模塑树脂的情况下获得的输出电流之间的误差最大约为2％。通过借助模塑树脂密封半导体芯片而形成半导体器件，且这种模塑树脂对半导体芯片产生应力。即，从图5中可以理解，与多晶硅电阻器相比，对于在半导体芯片上施加应力，钨电阻器可以保持更稳定的特性。通过模塑树脂的温度变化，在安装时引起的安装板扭曲等改变半导体芯片上的应力。因此，为了获得更稳定的输出电流Iout，希望使用钨电阻器作为电流设定电阻器Ri。
以下将说明第一实施例的恒流产生电路1的梯度设定值的设定方法。通常，在恒流产生电路1中，在开始使用之前确定梯度设定值并将其存储在存储器24中。但是，存储的梯度设定值必须在装运之前在装运测试中被确定。假设在执行图6中所示的设定过程之前，不管输出电流Iout变化如何，梯度设定值都被设为无一例外地设定的初始值。
首先，如图6中所示，在设定过程中，其中形成恒流产生电路1的半导体衬底的温度被设定为第一温度(步骤S1)。第一温度低于后文说明的第二温度。随后获得在设定为第一温度的半导体衬底上形成的恒流产生电路1的输出电流Iout的电流值(第一输出电流测量值)(步骤S2)。
随后，将半导体衬底的温度设定为第二温度(步骤S3)。第二温度是高于第一温度的温度。获得在设定为第二温度的半导体衬底上形成的恒流产生电路1的输出电流Iout的电流值(第二输出电流测量值)(步骤S4)。
随后，计算第一输出电流测量值和第二输出电流测量值之间的差值(步骤S5)。该计算借助用于测试包括恒流产生电路1的半导体器件的测试装置等来执行。随后，确定步骤S5中计算的差值是否处于预设规定范围内(步骤S6)。理论上，期望输出电流Iout的随温度的变化而变化的系数应为零。但是，因为在变化梯度调节单元12中产生的电压V11至V1m、V0、V21至V2n是离散电压值，所以输出电流Iout的随温度的变化而变化的系数实际上不为零。因此在步骤S6中，通过上限值和下限值规定一规定范围，且当差值位于规定范围内时，认为满足要求。
当在步骤S6中确定差值处于规定范围外时，执行步骤S7的处理。在步骤S7中，根据差值的量值确定由解码器选择的开关，并以对应于所确定的开关的值更新梯度设定值。例如，当差值小于下限值时，梯度设定值由以下值更新：根据差值距下限值偏离的量，对应于产生高于预设值的电压的输出抽头的开关的值。当在步骤S6中确定差值处于规定范围内时，终止一系列处理。
如上所述，在第一实施例的恒流产生电路1中，变化梯度调节单元12从具有随温度的变化而变化的预定系数的第一变化电压Vf中产生以下第二变化电压：第二变化电压Vrefc所具有的变化系数与电流设定电阻器Ri的电阻值的随温度的变化而变化的系数一致。此时，在变化梯度调节单元12中，仅通过改变产生输出为第二变化电压的电压的输出抽头而调节第二变化电压Vrefc的随温度的变化而变化的系数。即，在恒流产生电路1中，可以仅通过一个参数来调节第二变化电压Vrefc的随温度的变化而变化的系数，使得无论温度如何，输出电流都变为恒定。
在专利文献1中说明的技术中，通过电阻器R的电阻值产生电流IRAMP，电阻器R通过组合两个电阻值随温度相反波动的电阻器而获得。但是，如专利文献1的图3中所示，电阻器R的电阻值的随温度的变化而变化的系数约为2％。即，在专利文献1中说明的技术中，电流IRAMP的随温度的变化约为2％。同时，第一实施例的恒流产生电路1通过采用以下措施能将输出电流Iout的变化的系数限制为1％或以下：电流设定电阻器Ri的电阻值的随温度的变化而变化的系数与第二变化电压Vrefc的随温度的变化而变化的系数彼此匹配。
在第一实施例的恒流产生电路1中，在输出电流Iout的电流值偏离规定范围时可采取如下措施：可通过调整等改变电流设定电阻器Ri的电阻值来校正输出电流Iout的电流值。即便电流设定电阻器Ri的电阻值发生变化，这种变化也不会影响第二变化电压Vrefc的电压值或变化系数。即，在恒流产生电路1中，可独立于输出电流Iout的随温度的变化而变化的系数来调节输出电流Iout的电流值。因此在恒流产生电路1中，能精确地设定输出电流Iout的随温度的变化而变化的系数以及输出电流Iout的电流值。
在专利文献1说明的技术中，在下述情况中难以形成两个由金属电阻器构成的电阻器：两个电阻器具有彼此相反的温度特性以通过组合这两个电阻器的电阻来设定输出电流Iout的电流值的情况。即，在专利文献1等所述的技术中，难以减小输出电流Iout对于施加到半导体芯片的应力产生的变化。同时，在第一实施例的恒流产生电路1中，可通过使用诸如钨电阻器这种金属电阻器用于电流设定电阻器Ri实现以下效果：能够产生即使在对抗施加到其中形成恒流产生电路1的半导体芯片的应力情况下也不会明显变化的输出电流Iout。
在第一实施例的恒流产生电路1中，电阻器R1、R2都具有输出抽头，以致可实现以下效果：第二变化电压Vrefc的温度特性可以是正温度特性或可以是负温度特性。当第二变化电压Vrefc的温度特性可以是上述两个温度特性任何之一时，仅须在电阻器R1、R2任何之一中提供输出抽头。
第二实施例
图7是第二实施例的微处理器2的框图。如图7中所示，微处理器2包括计算核心PE，存储器(例如闪存MEM)以及时钟产生电路CG。时钟产生电路CG包括第一实施例中的恒流产生电路1。时钟产生电路CG利用恒流产生电路1中产生的高精度输出电流Iout产生时钟信号CLK，该信号CLK不会随温度明显波动。在图2中所示的示例中，由时钟产生电路CG输出的时钟信号CLK提供给计算核心PE和闪存MEM。但是该时钟信号CLK也可输出至外部源。
将详细说明第二实施例的微处理器2。下文中的恒流产生电路1基本上与第一实施例所述相同；因此省略其详细说明。
在闪存MEM中存储程序和设定值。计算核心PE基于存储在闪存中的程序执行计算处理。时钟产生电路CG产生输出信号(时钟信号CLK)，基于恒流产生电路1产生的输出电流Iout确定该信号的振荡频率。闪存MEM、计算核心PE以及时钟产生电路CG通过内部总线彼此连接。
将详细说明振荡电路30。图8是作为振荡电路30的一个示例的振荡电路30a的框图。振荡电路30a包括反相器31，电容驱动电路32、34，比较器33、35，SR锁存电路36以及电容器C1、C2。
电容驱动电路32包括NMOS晶体管N2以及PMOS晶体管P5。NMOS晶体管N2的源极连接至接地端子且其漏极连接至PMOS晶体管P5的漏极。PMOS晶体管P5的漏极和NMOS晶体管N2的漏极之间的连接点是电容驱动电路32的输出节点。恒流产生电路1输出的输出电流Iout被输入至PMOS晶体管P5的源极。PMOS晶体管P5的栅极和NMOS晶体管N2的栅极连接在一起，且将振荡电路30a输出的时钟信号CLK通过反相器31输入至上述连接在一起的栅极。反相器31将通过反相时钟信号CLK而获得的信号输出至电容驱动电路32。
电容器C1连接在电容驱动电路32的输出节点和接地端子之间。在输出节点处，根据电容器C1中积累的电荷量产生电压Vcp1。
比较器33具有输入至其同相输入端子的电压Vcp1和输入至其反相输入端子的振荡基准电压VREF。比较器33根据电压Vcp1和振荡基准电压VREF之间的量值关系切换复位信号R的逻辑电平。以下将详细说明。当电压Vcp1高于电压VREF时，比较器33将复位信号R置于低电平。同时，当电压Vcp 1低于振荡基准电压VREF时，比较器33将复位信号R置于高电平。为了稳定地切换输出的复位信号R的逻辑电平，期望比较器33应该为滞后比较器。设滞后宽度为dh，则滞后比较器如下切换逻辑电平：当电压Vcp1＞振荡基准电压VREF时，其将复位信号R从低电平切换至高电平；且当电压Vcp1+dh＜振荡基准电压VREF时，其将复位信号R从高电平切换至低电平。
电容驱动电路34包括NMOS晶体管N1和PMOS晶体管P4。NMOS晶体管N1的源极连接至接地端子且其漏极与PMOS晶体管P4的漏极连接。PMOS晶体管P4的漏极和NMOS晶体管N1的漏极之间的连接点是电容驱动电路34的输出节点。恒流产生电路1输出的输出电流Iout被输入至PMOS晶体管P4的源极。PMOS晶体管P4的栅极和NMOS晶体管N1的栅极连接在一起，且振荡电路30a输出的时钟信号CLK输入至上述连接在一起的栅极。
电容器C2连接在电容驱动电路34的输出节点和接地端子之间。在输出节点处，根据电容器C2中积累的电荷量产生电压Vcp2。
比较器35具有输入至其同相输入端子的电压Vcp2和输入至其反相输入端子的振荡基准电压VREF。比较器35根据电压Vcp2和振荡基准电压VREF之间的量值关系切换置位信号S的逻辑电平。以下将详细说明。当电压Vcp2高于振荡基准电压VREF时，比较器35将置位信号S置于低电平。同时，当电压Vcp2低于振荡基准电压VREF时，比较器35将置位信号S置于高电平。为了稳定地切换输出的置位信号S的逻辑电平，期望比较器35应该为滞后比较器。设滞后宽度为dh，则滞后比较器如下切换逻辑电平：当电压Vcp2＞振荡基准电压VREF时，其将置位信号S从低电平切换至高电平；且当电压Vcp1+dh＜振荡基准电压VREF时，其将置位信号S从高电平切换至低电平。
SR锁存电路36具有向其输入的置位信号S和复位信号R且输出输出信号Q。该输出信号Q提供时钟信号CLK。SR锁存电路36使时钟信号CLK响应于置位信号S的上升沿而升高，且使时钟信号CLK响应于复位信号R的下降沿而降低。
振荡电路30a具有向其输入的振荡基准电压VREF。恒流产生电路1的放大器21的同相输入端子处的电压用作该振荡基准电压VREF。放大器21的同相输入端子处的电压基本等于基准电压Vconst。但是，当放大器21具有输入偏移时，会在基准电压Vconst和放大器21的同相输入端子处的电压之间产生电压差。放大器21的同相输入端子处的电压是第二变化电压所基于的电压。即，放大器21的同相输入端子处的电压与恒流产生电路1的输出电流Iout之间的相关性高于其与基准电压Vconst之间的相关性。根据恒流产生电路1的输出电流Iout量确定振荡电路30a的振荡频率。由于上述内容，通过基于振荡基准电压VREF操作振荡电路30a，振荡电路30a可降低振荡频率偏离预期值的误差。
图9是示出振荡电路30a的操作的时序图。首先，将说明在时钟信号CLK处于低电平的时段期间振荡电路30a执行的操作。在时钟信号CLK处于低电平的时段期间，在电容驱动电路32中，PMOS晶体管P5关断且NMOS晶体管N2导通。随后电容驱动电路32通过NMOS晶体管N2从电容器C1中提取电荷并降低电压Vcp1的电压电平。当电压Vcp1的电压电平随后从振荡基准电压VREF降低并变得低于预定电压(例如VREF-滞后宽度)时，比较器33将复位信号R从高电平切换至低电平。
在时钟信号CLK处于低电平的时段期间，在电容驱动电路34中，PMOS晶体管P4导通且NMOS晶体管N1关断。随后电容驱动电路34通过PMOS晶体管P4将输出电流Iout提供给电容器C2，从而增大电容器C2中积累的电荷量。因此提高了电压Vcp2的电压电平。当电压Vcp2的电压电平随后达到振荡基准电压VREF时，比较器35将置位信号S从低电平切换至高电平(时间T1，T3)。
将说明在时钟信号CLK处于高电平的时段期间振荡电路30a执行的操作。在时钟信号CLK处于高电平的时段期间，在电容驱动电路32中，PMOS晶体管P5导通且NMOS晶体管N2关断。电容驱动电路32通过PMOS晶体管P5将输出电流Iout提供给电容器C1，从而增加电容C1中积累的电荷量。由此提高电压Vcp1的电压电平。当电压Vcp1的电压电平随后达到振荡基准电压VREF时，比较器33将复位信号R从低电平切换至高电平(时间T2)。
在时钟信号CLK处于高电平的时段期间，在电容驱动电路34中，PMOS晶体管P4关断且NMOS晶体管N1导通。随后电容驱动电路34通过NMOS晶体管N1从电容器C2中提取电荷并降低电压Vcp2的电压电平。当电压Vcp2的电压电平随后从振荡基准电压VREF降低并变得低于预定电压(例如VREF-滞后宽度)时，比较器35将置位信号S从高电平切换至低电平。
SR锁存电路36响应于置位信号S的上升沿和复位信号R的上升沿在高电平和低电平之间切换时钟信号。
在振荡电路30a中，电压Vcp1、Vcp2的上升速度(dV/dt)可表达为输出电流Iout的函数。该函数如表达式(3)中所示。在表达式(3)中，C是电容器C1、C2的电容值。
dV/dt＝Iout/C---(3)
在振荡电路30a中，振荡频率由电压Vcp1、Vcp2从接地电压电平达到振荡基准电压VREF所需要花费的时间决定。根据表达式(3)，当电容器C1、C2的电容值保持恒定时，电压Vcp1、Vcp2的上升速度由输出电流Iout的量值决定。即，振荡电路30a输出的时钟信号的频率由输出电流Iout的电流值决定。
对于第一实施例的恒流产生电路1产生的输出电流Iout来说，随温度的变化而变化的系数可被设为零。即，图8中所示的振荡电路30a的振荡频率基于恒流产生电路1输出的输出电流Iout来确定，使得能实现高频率精度(例如小于1％的变化宽度)。
以下将说明振荡电路30的另一示例。图10是示出作为振荡电路30的另一示例的振荡电路30b的框图。如图10中所示，振荡电路30b包括频率检测电路40、差分放大器42、振荡器44(例如压控振荡器)、控制电路45以及滤波电容器Cpump。
频率检测电路40产生频率检测电压Vcap，其电压电平根据基于控制电路45输出的时序控制信号的时钟信号CLK的周期长度变化。时序控制信号包括电荷复位信号INIT，斜坡控制信号RAMP以及保持控制信号HOLD。频率检测电路40根据这些信号产生频率检测电压Vcap。
如图10中所示，频率检测电路40包括斜坡和保持电路41以及频率设定电容器C。输出电流Iout从恒流产生电路1输入至斜坡和保持电路41。即，在斜坡和保持电路41中，充/放电电流的电流值由输出电流Iout设定。
斜坡和保持电路41将充/放电电流提供给频率设定电容器C并基于时序控制信号复位频率设定电容器C中积累的电荷。斜坡和保持电路41包括NMOS晶体管N3和PMOS晶体管P6、P7。PMOS晶体管P6、P7构成差分对。即，PMOS晶体管P6、P7的源极连接在一起。将输出电流Iout提供至PMOS晶体管P6、P7的源极(公共连接点)。斜坡控制信号RAMP输入至PMOS晶体管P6的栅极且保持控制信号HOLD输入至PMOS晶体管P7的栅极。PMOS晶体管P6的漏极与NMOS晶体管N3的漏极连接并提供斜坡和保持电路41的输出端子。PMOS晶体管P7的漏极连接至接地端子。电荷复位信号INIT输入至NMOS晶体管N3的栅极。NMOS晶体管N3的源极连接至接地端子。
频率设定电容器C连接在斜坡和保持电路41的输出端子与接地端子之间。频率设定电容器C根据其中积累的电荷量产生频率检测电压Vcap。频率检测电压Vcap产生在斜坡和保持电路41的输出端子的节点处。
当电荷复位信号INIT进入使能状态时(例如高电平)，斜坡和保持电路41导通NMOS晶体管N3。斜坡和保持电路41释放频率设定电容器C中积累的电荷且由此复位频率设定电容器中积累的电荷。当电荷复位信号INIT进入无效状态时(例如低电平)，且斜坡控制信号RAMP进入使能状态时(例如低电平)，斜坡和保持电路41执行如下处理：其关断NMOS晶体管N3并导通PMOS晶体管P6。因此，斜坡和保持电路41通过充/放电电流而在频率设定电容器C中积累电荷。当斜坡控制信号RAMP进入无效状态(例如高电平)且保持控制信号HOLD进入使能状态时(例如低电平)，斜坡和保持电路41执行如下处理：其关断PMOS晶体管P6并导通PMOS晶体管P7。因此，斜坡和保持电路41停止为频率设定电容器C充电并保持由频率设定电容器C中积累的电荷产生的频率检测电压Vcap。
差分放大器42根据频率检测电压Vcap和振荡基准电压VREF之间的电压差持续变化振荡频率设定电流Icp并将其输出至滤波电容器Cpump。以下将更详细说明。差分放大器42包括放大单元43和开关电路SW。频率检测电压Vcap输入至放大单元43的反相输入端子且振荡基准电压VREF输入至其同相输入端子。放大单元43例如是跨导放大器并输出振荡频率设定电流Icp，该电流的电流值对应于频率检测电压Vcap和振荡基准电压VREF之间的电压差。
在本实施例中，恒流产生电路1中的放大器21的同相输入端子处的电压用作振荡基准电压VREF。放大器21的同相输入端子处的电压基本上等于基准电压Vconst。但是，当放大器21具有输入偏移时，在基准电压Vconst和放大器21的同相输入端子处的电压之间产生电压差。放大器21的同相输入端子处的电压是第二变化电压所基于的电压。即，放大器21的同相输入端子处的电压与恒流产生电路1的输出电流Iout之间的相关性大于其与基准电压Vconst之间的相关性。根据恒流产生电路1的输出电流Iout量确定振荡电路30b的振荡频率。由于上述原因，通过基于振荡基准电压VREF操作振荡电路30b，振荡电路30b可降低振荡频率偏离预期值的误差。
开关电路SW提供在放大单元43的输出端子与滤波电容器Cpump之间，且其导通状态根据时序控制信号中包括的泵控制信号PULSE进行切换。更具体而言，开关电路SW在泵控制信号PULSE是使能状态时(例如高电平)进入导通，且在该信号是无效状态时(例如低电平)退出导通。
振荡器44根据振荡频率控制电压Vcp的电压电平控制时钟信号CLK的振荡频率。
控制电路45产生时序控制信号，该信号的逻辑电平基于时钟信号CLK的周期进行切换。该时序控制信号包括电荷复位信号INIT、斜坡控制信号RAMP、保持控制信号HOLD以及泵控制信号PULSE。控制电路45产生通过时钟信号CLK的分频获得的分频信号，并基于通过对分频信号的时钟的节拍进行计数获得的计数值切换上述各个控制信号的逻辑电平。以下将详细说明切换时序控制信号的逻辑电平的时序。
图11是示出频率检测电路40和控制电路45的操作的时序图。将参考图11说明切换通过控制电路45切换产生的时序控制信号的逻辑电平的时序以及频率检测电路40的操作。
如图11中所示，控制电路45对时钟信号CLK的频率进行分频从而产生分频信号FD。在图11中所示的示例中，通过将时钟信号CLK的频率分成两部分而产生分频信号FD。控制电路45计数分频信号FD的时钟的节拍以产生计数值COUNT。在图11中所示的示例中，计数值COUNT是两比特值并取0至3。控制电路45根据计数值COUNT切换时序控制信号的逻辑电平。
以下将详细说明。当计数值是0时，控制电路45执行以下处理：其将电荷复位信号INIT置为高电平(使能状态)；其将斜坡控制信号RAMP置于高电平(无效状态)；其将保持控制信号HOLD置为低电平(使能状态)；且其将泵控制信号PULSE置为低电平(无效状态)。计数值是0的时段将在下文称为电荷复位时段Tinit。
当计数值是1时，控制电路45执行以下处理：其将电荷复位信号INIT置为低电平(无效状态)；其将斜坡控制信号RAMP置于低电平(使能状态)；其将保持控制信号HOLD置为高电平(无效状态)；且其将泵控制信号PULSE置为低电平(无效状态)。计数值是1的时段将在下文称为斜坡时段Tramp。
当计数值是2时，控制电路45执行以下处理：其将电荷复位信号INIT置为低电平(无效状态)；其将斜坡控制信号RAMP置于高电平(无效状态)；其将保持控制信号HOLD置为低电平(使能状态)；且其将泵控制信号PULSE置为低电平(无效状态)。计数值是2的时段将在下文称为保持时段Thold。
当计数值是3时，控制电路45执行以下处理：其将电荷复位信号INIT置为低电平(无效状态)；其将斜坡控制信号RAMP置于高电平(无效状态)；其将保持控制信号HOLD置为低电平(使能状态)；且其将泵控制信号PULSE置为高电平(使能状态)。计数值是3的时段将在下文称为泵时段Tpump。
以下将说明频率检测电路40的操作。频率检测电路40在电荷复位时段Tinit期间基于电荷复位信号INIT将NMOS晶体管N3导通。因此频率检测电路40将频率设定电容器C中积累的电荷复位为对应于接地电压的电荷量。因此，频率检测电压Vcap变为基本上等于接地电压的电压。此时，PMOS晶体管P6根据斜坡控制信号RAMP关断且PMOS晶体管P7根据保持控制信号HOLD导通。
在斜坡时段Tramp期间，频率检测电路40执行如下处理：其根据电荷复位信号INIT关断NMOS晶体管N3；其根据斜坡控制信号RAMP导通PMOS晶体管P6；且其根据保持控制信号HOLD关断PMOS晶体管P7。即，在斜坡时段Tramp期间，频率检测电路40为频率设定电容器C充上基于充/放电电流的电荷。因此，频率检测电压Vcap的电压电平逐渐增大。频率检测电压Vcap增大的梯度由充/放电电流的量值和频率设定电容器C的电容值决定。例如，频率检测电压Vcap的梯度(dVcap/dt)表达为dVcap/dt＝Iout/C。在斜坡时段Tramp期间，频率检测电压Vcap的电压电平增大但电压下降速度保持恒定。为此，频率检测电压Vcap在斜坡时段Tramp期间的电压下降量dVcap由斜坡时段Tramp的长度(时钟信号CLK的振荡频率)决定。
在保持时段Thold期间，频率检测电路40执行如下处理：其根据电荷复位信号INIT关断NMOS晶体管N3；其根据斜坡控制信号RAMP关断PMOS晶体管P6；且其根据保持控制信号HOLD导通PMOS晶体管P7。即，在保持时段Thold期间，频率检测电路40执行如下处理：其将连接频率设定电容器C的节点置于高阻抗状态并保持由频率设定电容器C产生的频率检测电压Vcap的电压电平。
在泵时段Tpump期间，振荡频率设定电流Icp从差分放大器42提供至滤波电容器Cpump。提供至频率检测电路40的电荷复位信号INIT、斜坡控制信号RAMP以及保持控制信号HOLD在保持时段Thold和泵时段Tpump期间都处于相同电平。因此，在泵时段Tpump期间，频率检测电压Vcap的电压电平不被频率检测电路40引起波动。
以下将说明图10中所示的整个振荡电路30b的操作。图12是示出图10中所示的振荡电路30b的操作的时序图。图12中的时序图仅示出频率检测电压Vcap、振荡频率控制电压Vcp以及时钟信号CLK的波动。图12基于振荡电路30b的操作开始于时间轴(横轴)的原点的假设。
如图12中所示，振荡电路30b在TM1至TM7的每个时段期间增大振荡频率控制电压Vcp。TM1至TM7的每个时段都包括一组图11中所示的电荷复位时段Tinit、斜坡时段Tramp、保持时段Thold以及泵时段Tpump。因为时钟信号CLK的频率在每个时段期间都增大，所以时段TM1至时段TM7逐渐缩短。这是因为时序控制信号是基于时钟信号CLK的周期产生的。图12中所示的时段TM1至TM7对应于泵时段Tpump。
在经过时段TM7之后，频率检测电压Vcap的高电平侧电压变得基本等于振荡基准电压VREF。因此，在振荡电路30b中，由差分放大器42输出的振荡频率设定电流Icp基本为零。因此，在频率检测电压Vcap的高电平侧电压变得基本等于振荡基准电压VREF之后，该状态得以维持。因为频率检测电压Vcap保持为恒定电压，所以时钟信号CLK的振荡频率也保持恒定。即，在振荡电路30b中，在时钟信号CLK的振荡频率达到目标值后在时钟信号CLK中不会出现抖动。
根据上述说明，在振荡电路30b中，滤波电容器Cpump根据振荡频率设定电流Icp产生振荡频率控制电压Vcp。此时，在振荡电路30b中，差分放大器42输出振荡频率设定电流Icp，其值根据频率检测电压Vcap和振荡基准电压VREF之间的电压差而持续变化。以下将更具体说明。当频率检测电压Vcap和振荡基准电压VREF之间存在电压差时，振荡频率设定电流Icp具有对应于该电压差的量值。当频率检测电压Vcap和振荡基准电压VREF之间不存在电压差时，振荡频率设定电流Icp基本为零。因此在振荡电路30b中，在时钟信号CLK的频率与目标值一致时(例如，当频率检测电压Vcap与振荡基准电压VREF一致时)不会发生以下情况：即使在泵控制信号PULSE进入使能状态时，振荡频率控制电压Vcp也不会波动。因此在振荡电路30b中，振荡频率控制电压Vcp的电压值在时钟信号CLK的振荡频率与目标值一致后不发生波动。此外，根据振荡频率控制电压Vcp的电压值由振荡器44确定的时钟信号CLK的振荡频率也不会发生差异。即，在振荡电路30b中，可减少时钟信号CLK的抖动。
在振荡电路30b中，差分放大器43具有开关电路SW。在反映由差分放大器42放大的输入信号差异电压的结果的时段(例如泵时段Tpump)之外的其他时段期间，该开关电路SW受控进入开路状态。在振荡电路30b中，频率检测电压Vcap的电压值不同于在电荷复位时段Tinit和斜坡时段Tramp期间反映时钟信号的电压的电压值。但是，因为在除泵时段之外的其他时段期间开关电路SW受控进入开路状态，所以能避免以下情况：可防止在电荷复位时段Tinit和斜坡时段Tramp期间的频率检测电压Vcap的偏离反映在振荡频率中。因此在振荡电路30b中，可在任何时段期间稳定振荡频率。
基于由恒流产生电路1输出的输出电流Iout对振荡电路30b设定振荡频率。因此，在恒流产生电路1输出的输出电流Iout的随温度的改变而变化的系数基本为零时，可实现以下效果：振荡电路30b的振荡频率的随温度的变化而变化的系数也基本为零。在恒流产生电路1中，输出电流Iout的电流值可通过调整电流设定电阻器Ri而被精确设定。因此，在振荡电路30b中，可通过采取以下措施精确地(例如小于1％的变化宽度)设定时钟信号CLK的振荡频率的设定值：增强由恒流产生电路1输出的输出电流Iout的电流值的设定精度。
在第二实施例的微处理器2中，根据上述说明，可通过采取以下措施精确地设定时钟信号CLK的随温度的变化而变化的系数以及频率：由恒流产生电路1输出的输出电流Iout用于设定时钟信号CLK的频率。例如，在第二实施例的微处理器2中，时钟信号CLK的随温度的变化而变化的系数以及频率可被设置在1％左右的偏离范围内。可基于这种高精度的时钟信号操作微处理器2。
以下将说明用于第二实施例的微处理器2的启动顺序。图13是示出用于第二实施例的微处理器2的启动处理的过程的流程图。
如图13中所示，当微处理器2开始启动处理时，首先，解码器23基于预先存储在梯度控制单元22中的存储器24中的梯度设定值选择任一开关(步骤S10)。因此，恒流产生电路1开始运行并输出输出电流Iout。随后振荡电路30基于输出电流Iout产生时钟信号CLK。此时，期望在启动时设定的梯度设定值应为输出电流Iout为最小的值。以下说明上述设定的原因。在微处理器2中，在启动之后的初始阶段中，各种电压和电路都处于不稳定状态。通过根据时钟信号CLK执行操作减少了电路操作中发生问题的概率，该时钟信号CLK的频率低于正常状态下产生的时钟信号CLK的频率。
随后，计算核心PE从闪存MEM中读取用于正常状态下的梯度设定值并将读取的梯度设定值提供给梯度控制单元22的存储器24(步骤S12)。在恒流产生电路1中，解码器23基于更新的梯度设定值选择任一开关(步骤S13)。因此，恒流产生电路1产生应用于正常状态中的输出电流Iout。随后振荡电路30基于正常状态中的输出电流Iout将时钟信号CLK的频率改变为用于正常状态的频率(步骤S14)。
如上所述，在第二实施例的微处理器2中，输出电流Iout的产生和时钟信号CLK的产生都基于用于启动的预设梯度设定值来执行。在微处理器2基于时钟信号CLK开始运行后，输出电流Iout的产生和时钟信号CLK的产生都基于应用于正常状态中的梯度设定值来执行。采用这种启动过程消除了对恒流产生电路1中的存储器24中用于存储在正常状态下使用的梯度设定值的工具的需要。这是因为在正常状态下使用的梯度设定值可存储在诸如闪存的非易失性存储器中，其中数值可被相对容易地重写。用于启动处理的梯度设定值可以是在不考虑输出电流Iout等的温度变化的情况下确定的值，且可在电路设计阶段中设定。
第三实施例
在第三实施例的说明中，将采用延迟电路50作为示例，该延迟电路50将信号延迟一延迟量，该延迟量由恒流产生电路1产生的输出电流Iout的电流量决定。图14是延迟电路50的电路图。如图14中所示，延迟电路50包括NMOS晶体管N10至N14、PMOS晶体管P10至P13以及电容器Cd。
NMOS晶体管N10的源极连接至接地端子且其漏极和栅极连接在一起。NMOS晶体管N10的漏极输入有恒流产生电路1的输出电流Iout。该输出电流Iout将在下文称为电流I1。NMOS晶体管N11、N12与NMOS晶体管N10一起构成电流镜电路。
PMOS晶体管P10的源极连接至接地端子且其漏极和栅极连接在一起。PMOS晶体管P10的漏极连接NMOS晶体管N11的漏极。PMOS晶体管P10的漏极具有流至NMOS晶体管N11向其输入的电流I2。基于电流I1，由NMOS晶体管N10、N11构成的电流镜产生该电流I2。PMOS晶体管P 11与PMOS晶体管P 10一起构成电流镜电路。
NMOS晶体管N13的源极连接NMOS晶体管N12的漏极。NMOS晶体管N13的漏极连接PMOS晶体管P12的漏极。PMOS晶体管P12的源极连接PMOS晶体管P11的漏极。NMOS晶体管N12的栅极与PMOS晶体管P12的栅极彼此连接，且这些栅极被提供有输入信号Vin。PMOS晶体管P12的漏极和NMOS晶体管N13的漏极之间的连接点提供中间输出节点(产生中间电压Vc的节点)。基于电流I1，由NMOS晶体管N10、N12构成的电流镜电路产生的电流I4通过NMOS晶体管N13。基于电流I2，由PMOS晶体管N10、N11构成的电流镜电路产生的电流I3通过PMOS晶体管N12。
电容器Cd连接在中间输出节点和接地端子之间。NMOS晶体管N14的源极连接至接地端子。NMOS晶体管N14的漏极连接至PMOS晶体管P13的漏极。PMOS晶体管P13的源极连接至电源端子。NMOS晶体管N14的栅极和PMOS晶体管P13的栅极彼此连接且中间输出节点连接至这些栅极。
PMOS晶体管P12的漏极和NMOS晶体管N13的漏极之间的连接点是延迟电路50的输出端子，且从其输出输出信号Vout。即，NMOS晶体管N14和PMOS晶体管P 13构成延迟电路50的输出反相器。
以下将说明延迟电路50的操作。图15是示出延迟电路50的操作的时序图。如图15中所示，在延迟电路50中，在输入信号Vin处于低电平的时段期间，NMOS晶体管N13关断且PMOS晶体管P12导通。随后借助PMOS晶体管P12，由经过的电流I3在电容器Cd中积累电荷。因此，中间电压Vc逐渐增大。当中间电压Vc此后变得高于输出反相器的阈值电压Vth时，输出信号Vout下降。
在延迟电路50中，在输入信号Vin处于高电平的时段期间，NMOS晶体管N13导通且PMOS晶体管P12关断。随后借助NMOS晶体管N13，由经过的电流I4释放电容器Cd中积累的电荷。因此，中间电压Vc逐渐降低。当中间电压Vc此后变得低于输出反相器的阈值电压Vth时，输出信号Vout上升。
在延迟电路50中，通过电流I3执行电容器Cd的充电并通过电流I4执行电容器Cd的放电。这些电流I3、I4都由电流镜电路基于电流I1产生。当在任意电流镜电路中的电流镜比是1∶1时，电流I3、I4具有与电流I1相同的电流值。因此，在中间电压Vc的上升沿处的梯度以及在其下降沿处的梯度可由dVc/dt＝Iout/C表达。
根据上述说明，在延迟电路50中，延迟时间Td如下定义：从输入信号Vin的上升沿或下降沿至中间电压Vc跨过输出反相器的阈值电压Vth时的时间。即，在延迟电路50中，不管输出电流Iout(电流I1)的随温度的变化而变化的系数基本为零时的温度如何，延迟时间Td都能保持恒定。在延迟电路50中，可在精确设定输出电流Iout的电流值时设定精确的延迟时间Td。这种延迟电路50可并入第二实施例的微处理器2中。当延迟电路50并入第二实施例的微处理器2中时，可通过图13中所示的启动处理操作电路。
第四实施例
在第四实施例的说明中，将采用以下输出电路作为示例：输出电路60，在输出电路60中根据恒流产生电路1产生的输出电流Iout的电流量确定要提供到负载装置的驱动电流。图16是输出电路60的电路图。如图16中所示，输出电路60包括反相器61以及NMOS晶体管N20至N24。输出电路60利用驱动电流驱动连接在输出端子Tout和电源端子之间的负载装置62。
NMOS晶体管N20具有输入至其漏极的由恒流产生电路1输出的输出电流Iout。NMOS晶体管N20的源极连接至NMOS晶体管N21的漏极。NMOS晶体管N20的栅极具有向其输入的使能信号EN。
NMOS晶体管N21的漏极与NMOS晶体管N21的栅极连接。NMOS晶体管N21的源极连接至接地端子。NMOS晶体管N22与NMOS晶体管N21一起构成电流镜电路。NMOS晶体管N22的漏极连接至输出端子Tout。
NMOS晶体管N24的栅极具有通过反相器61向其输入的使能信号EN的反相信号。NMOS晶体管N24的源极连接至接地端子。NMOS晶体管N24的漏极连接至NMOS晶体管N21的栅极。
以下将说明输出电路60的操作。在输出电路60中，当使能信号EN处于使能状态时(例如高电平)，NMOS晶体管N20导通且NMOS晶体管N24关断。因此，作为电流I10的输出电流Iout流至NMOS晶体管N21。电流I11通过由NMOS晶体管N21、N22构成的电流镜电路基于电流I10产生。该电流I11变成提供至负载装置62的驱动电流。
同时，在输出电路60中，当使能信号EN处于无效状态时(例如低电平)，NMOS晶体管N20关断且NMOS晶体管N24导通。因此，输出电流Iout被阻挡在NMOS晶体管N20。因为NMOS晶体管N24导通，所以NMOS晶体管N21、N22的栅极变为接地电压且由NMOS晶体管N21、N22构成的电流镜电路进入停止状态。即，电流I11不流动。
根据上述说明，在输出电路60中，根据恒流产生电路1输出的输出电流Iout确定用于驱动负载装置62的驱动电流。因此，不管在输出电流Iout的随温度的变化而变化的系数为零时的温度变化如何，输出电路60都能保持驱动电流恒定。此外，不管温度变化如何，输出电路60都能将产生的跨在负载装置62上电压的幅值保持恒定。此外，可通过精确设定输出电流Iout的电流值并将其输出的恒流产生电路1精确设定产生的跨在负载装置62上电压的幅值。
本发明不限于上述实施例，且在不脱离本发明主题的情况下可进行适当改进。

Claims (15)

1.一种恒流产生电路，包括：
温度可变电压产生单元，产生电压值随温度而波动的第一变化电压；
变化梯度调节单元，基于随温度的变化的量小于所述第一变化电压的基准电压和所述第一变化电压产生第二变化电压；以及
电流产生单元，包括电阻值随温度而波动的电流设定电阻器，并基于所述第二变化电压和所述电流设定电阻器产生输出电流，
其中所述变化梯度调节单元设定所述第二变化电压的随温度的变化的系数，使得所述第二变化电压的随温度的变化的系数与所述电流设定电阻器的电阻值的随温度的变化的系数之间的差值处于预设的第一规定范围内。
2.根据权利要求1所述的恒流产生电路，
其中所述变化梯度调节单元包括以下至少一个：
产生多个第一电压的第一梯度电压产生单元；以及
产生多个第二电压的第二梯度电压产生单元，
其中所述第一电压的每一个都具有梯度相反于第一温度特性的梯度的第二温度特性，且所述第一电压具有彼此不同的随温度的变化的系数，
其中所述第二电压的每一个都具有所述第一温度特性的梯度，且所述第二电压具有彼此不同的随温度的变化的系数，
其中当所述第一变化电压具有所述第一温度特性的梯度且所述电流设定电阻器的电阻值具有所述第二温度特性的梯度时，所述变化梯度调节单元采用选自所述第一电压中的一个电压作为所述第二变化电压，并且
其中当所述第一变化电压和所述电流设定电阻器的电阻值具有所述第一温度特性的梯度时，所述变化梯度调节单元采用选自所述第二电压中的一个电压作为第二变化电压。
3.根据权利要求1所述的恒流产生电路，
其中所述变化梯度调节单元包括存储单元，所述存储单元用于存储用来设定所述第二变化电压的梯度的梯度设定值。
4.根据权利要求3所述的恒流产生电路，
其中所述梯度设定值是如下的值：在所述值，第一衬底温度下的输出电流与高于所述第一衬底温度的第二衬底温度下的输出电流之间的差值处于预设的第二规定范围内。
5.根据权利要求3所述的恒流产生电路，
其中所述变化梯度调节单元包括：
反相放大器，所述反相放大器的放大因数由第一和第二电阻器设定，且采用所述第一变化电压作为输入电压；以及
梯度控制单元，所述梯度控制单元基于所述梯度设定值改变所述第二变化电压的所述变化系数，
其中所述第一和第二电阻器各自由多个电阻器构成，且在所述多个电阻之间的各个连接点处提供有输出抽头，并且
其中所述梯度控制单元基于所述梯度设定值切换用于输出所述第二变化电压的所述输出抽头，且由此改变所述第二变化电压的所述变化系数。
6.根据权利要求1所述的恒流产生电路，
其中所述电流设定电阻器的电阻值的变化方向与所述第二变化电压的变化方向彼此相同。
7.根据权利要求1所述的恒流产生电路，
其中所述温度可变电压产生单元输出二极管的正向电压作为所述第一变化电压。
8.根据权利要求1所述的恒流产生电路，
其中所述电流产生单元包括：
第一晶体管，所述第一晶体管的源极连接至第一电源端子且所述第一晶体管的漏极通过所述电流设定电阻器连接至第二电源端子；
误差放大器，所述误差放大器基于在所述第一晶体管和所述电流设定电阻器之间的节点处产生的电流设定电压与所述第二变化电压之间的电压差将误差电压提供给所述第一晶体管的栅极；以及
第二晶体管，所述第二晶体管与所述第一晶体管以电流镜配置相连接，
其中所述第一晶体管将电流输出至所述电流设定电阻器，以便基于所述误差电压在所述电流设定电阻器两端产生的电压变成所述第二变化电压，并且
其中所述第二晶体管输出与由所述第一晶体管流过所述电流设定电阻器的电流成比例的电流作为所述输出电流。
9.根据权利要求1所述的恒流产生电路，包括：
基准电压产生单元，所述基准电压产生单元基于带隙电压产生所述基准电压。
10.一种微处理器，包括：
存储器，在所述存储器中存储程序和设定值；
计算核心，所述计算核心基于存储在所述存储器中的所述程序执行计算处理；以及
恒流产生电路，
其中所述恒流产生电路包括：
温度可变电压产生单元，产生电压值随温度而波动的第一变化电压；
变化梯度调节单元，基于随温度的变化的量小于所述第一变化电压的基准电压和所述第一变化电压产生第二变化电压；以及
电流产生单元，包括电阻值随温度而波动的电流设定电阻器，并基于所述第二变化电压和所述电流设定电阻器产生输出电流，
其中所述变化梯度调节单元设定所述第二变化电压的随温度的变化的系数，使得所述第二变化电压的随温度的变化的系数与所述电流设定电阻器的电阻值的随温度的变化的系数之间的差值处于预设的第一规定范围内。
11.根据权利要求10所述的微处理器，
其中所述变化梯度调节单元包括以下至少一个：
产生多个第一电压的第一梯度电压产生单元；以及
产生多个第二电压的第二梯度电压产生单元，
其中所述第一电压的每一个都具有梯度相反于第一温度特性的梯度的第二温度特性，且所述第一电压具有彼此不同的随温度的变化的系数，
其中所述第二电压的每一个都具有所述第一温度特性的梯度，且所述第二电压具有彼此不同的随温度的变化的系数，
其中当所述第一变化电压具有所述第一温度特性的梯度且所述电流设定电阻器的电阻值具有所述第二温度特性的梯度时，所述变化梯度调节单元采用选自所述第一电压中的一个电压作为所述第二变化电压，并且
其中当所述第一变化电压和所述电流设定电阻器的电阻值具有所述第一温度特性的梯度时，所述变化梯度调节单元采用选自所述第二电压中的一个电压作为第二变化电压。
12.根据权利要求10所述的微处理器，包括：
振荡电路，所述振荡电路的输出信号的振荡频率基于由所述恒流产生电路产生的输出电流而确定。
13.根据权利要求12所述的微处理器，
其中所述变化梯度调节单元包括存储单元，所述存储单元用于存储用来设定所述第二变化电压的梯度的梯度设定值，
其中所述恒流产生电路基于预设初始梯度设定值产生输出电流，
其中所述振荡电路根据基于所述初始梯度设定值产生的所述输出电流来产生所述输出信号，
其中所述计算核心基于由所述振荡电路输出的所述输出信号进行操作，并从所述存储器读取所述梯度设定值，并将所述梯度设定值写入所述梯度调节单元的所述存储单元中，并且
其中在所述存储单元中设定梯度调节值之后，所述恒流产生电路基于所设定的梯度调节值产生所述输出电流。
14.根据权利要求10所述的微处理器，包括：
延迟电路，所述延迟电路的延迟时间基于由所述恒流产生电路产生的所述输出电流而设定。
15.根据权利要求10所述的微处理器，包括：
输出电路，在所述输出电路中，负载驱动电流的电流值基于由所述恒流产生电路产生的所述输出电流而确定。
CN201210088950.5A 2011-03-31 2012-03-29 恒流产生电路以及包括其的微处理器 Active CN102739240B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011078152A JP5635935B2 (ja) 2011-03-31 2011-03-31 定電流生成回路、これを含むマイクロプロセッサ及び半導体装置
JP2011-078152 2011-03-31

Publications (2)

Publication Number Publication Date
CN102739240A true CN102739240A (zh) 2012-10-17
CN102739240B CN102739240B (zh) 2016-12-14

Family

ID=46926350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210088950.5A Active CN102739240B (zh) 2011-03-31 2012-03-29 恒流产生电路以及包括其的微处理器

Country Status (3)

Country Link
US (2) US9046910B2 (zh)
JP (1) JP5635935B2 (zh)
CN (1) CN102739240B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456244B (zh) * 2013-04-10 2014-10-11 Jheng Da Jiang 風頻轉換裝置
CN112148049A (zh) * 2019-06-27 2020-12-29 爱思开海力士有限公司 电压微调电路及包括该电压微调电路的电压产生电路
CN112823122A (zh) * 2018-10-09 2021-05-18 赛峰集团 电力推进的航空器的机载供电网络

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5801271B2 (ja) * 2012-09-24 2015-10-28 株式会社東芝 基準電圧生成回路
JP5885683B2 (ja) * 2013-02-19 2016-03-15 株式会社東芝 降圧レギュレータ
TWI502304B (zh) * 2013-06-03 2015-10-01 Advanced Semiconductor Eng 能帶隙參考電壓產生電路與使用其的電子系統
US9778667B2 (en) 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
US9461623B2 (en) * 2014-05-15 2016-10-04 Macronix International Co., Ltd. Method and circuit for temperature dependence reduction of a RC clock circuit
KR101664433B1 (ko) 2015-03-24 2016-10-10 삼성전자주식회사 자기 공명 영상 장치 및 자기 공명 영상 장치의 영상 생성 방법
US9886047B2 (en) * 2015-05-01 2018-02-06 Rohm Co., Ltd. Reference voltage generation circuit including resistor arrangements
CN105262457A (zh) * 2015-09-24 2016-01-20 深圳市芯海科技有限公司 一种可片内和片外调频的rc振荡器的偏置电路
KR102373545B1 (ko) * 2015-11-23 2022-03-11 삼성전자주식회사 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법
JP6689152B2 (ja) * 2016-07-21 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置
US10228555B2 (en) * 2016-09-06 2019-03-12 Stmicroelectronics Ltd Resonance MEMS mirror control system
US10128794B2 (en) 2016-09-29 2018-11-13 Macronix International Co., Ltd. Feedback compensated oscillator
US10042380B1 (en) * 2017-02-08 2018-08-07 Macronix International Co., Ltd. Current flattening circuit, current compensation circuit and associated control method
US10326361B2 (en) * 2017-03-08 2019-06-18 Mediatek Inc. Asynchronous low dropout regulator
CN106933289B (zh) * 2017-04-28 2018-09-11 京东方科技集团股份有限公司 一种数字低压差稳压器及其控制方法
US10304530B2 (en) * 2017-08-23 2019-05-28 Apple Inc. Per-pin compact reference voltage generator
US10788376B2 (en) * 2017-09-27 2020-09-29 Silicon Laboratories Inc. Apparatus for sensing temperature in electronic circuitry and associated methods
JP2019149395A (ja) * 2018-02-26 2019-09-05 セイコーエプソン株式会社 可変抵抗回路、発振回路、及び、半導体装置
KR102546530B1 (ko) * 2018-03-08 2023-06-21 삼성전자주식회사 고정밀도 cmos 온도 센서 및 그 동작 방법
US10333497B1 (en) * 2018-04-04 2019-06-25 Globalfoundries Inc. Calibration devices for I/O driver circuits having switches biased differently for different temperatures
KR102509824B1 (ko) * 2018-06-15 2023-03-14 삼성전자주식회사 발진기
JP7223267B2 (ja) * 2019-04-04 2023-02-16 セイコーエプソン株式会社 時計
CN109960303B (zh) * 2019-04-30 2024-08-23 深圳市明微电子股份有限公司 一种自适应恒流控制装置
CN110990242B (zh) * 2019-11-29 2023-06-20 上海观安信息技术股份有限公司 一种用户操作次数波动异常的确定方法及装置
DE102021001093B4 (de) * 2021-03-01 2022-09-15 Infineon Technologies Ag Eingebundenes Testinstrument für Hochgeschwindigkeitsschnittstellen
US11581851B2 (en) * 2021-05-07 2023-02-14 Mediatek Inc. Relaxation oscillator that samples voltage difference between voltages generated by resistor-capacitor charging and discharging for controlling output clock frequency of controllable oscillator and associated relaxation oscillation method
TWI850742B (zh) * 2022-08-24 2024-08-01 立錡科技股份有限公司 電子裝置以及監控方法
TWI824794B (zh) * 2022-10-26 2023-12-01 新唐科技股份有限公司 用於校正頻率飄移的校正裝置、方法與使用其的電子裝置
US12088250B2 (en) 2022-11-14 2024-09-10 Macronix International Co., Ltd. Thermally compensated circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175343A (ja) * 1999-12-17 2001-06-29 Asahi Kasei Microsystems Kk カレントミラー回路及びその電流調整方法
CN1947335A (zh) * 2004-11-16 2007-04-11 罗姆股份有限公司 Cr振荡电路及电子装置
CN101118188A (zh) * 2006-08-02 2008-02-06 恩益禧电子股份有限公司 温度检测电路及半导体装置
CN101430231A (zh) * 2007-10-31 2009-05-13 凹凸电子（武汉）有限公司 温度探测方法以及系统
US20090238239A1 (en) * 2008-03-19 2009-09-24 Micron Technology, Inc. Apparatus and methods for temperature calibration and sensing
US20110050330A1 (en) * 2009-09-02 2011-03-03 Kabushiki Kaisha Toshiba Reference current generating circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618014B2 (ja) * 1984-11-21 1994-03-09 日本電気株式会社 基準電圧発生回路
JP2754779B2 (ja) * 1989-08-30 1998-05-20 日本電気株式会社 Ｌｓｉ内蔵基準電流源回路
JPH05315870A (ja) * 1992-05-07 1993-11-26 Mitsubishi Electric Corp 情報処理装置
EP1081477B1 (en) * 1999-08-31 2006-10-18 STMicroelectronics S.r.l. CMOS Temperature sensor
JP4043703B2 (ja) 2000-09-04 2008-02-06 株式会社ルネサステクノロジ 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
JP4791700B2 (ja) 2004-03-29 2011-10-12 株式会社リコー 半導体装置、半導体装置の調整方法および電子装置
JP2005333298A (ja) 2004-05-19 2005-12-02 Matsushita Electric Ind Co Ltd Ｃｒ発振器及びその製造方法
CN101427192A (zh) * 2006-04-25 2009-05-06 Nxp股份有限公司 针对电压参考和/或电流参考的电路装置以及相应方法
KR100744912B1 (ko) 2006-05-26 2007-08-01 삼성전기주식회사 자가조정 기능을 갖는 ｒｃ 발진기
US20080246537A1 (en) * 2007-04-03 2008-10-09 Broadcom Corporation Programmable discontinuity resistors for reference ladders
JP2009123926A (ja) * 2007-11-15 2009-06-04 Seiko Epson Corp 基準電圧発生回路、ａｄ変換器、ｄａ変換器、および画像処理装置
US8022751B2 (en) * 2008-11-18 2011-09-20 Microchip Technology Incorporated Systems and methods for trimming bandgap offset with bipolar elements
TWI400452B (zh) * 2009-01-23 2013-07-01 Mstar Semiconductor Inc 電流校正方法及其控制電路
US8816756B1 (en) * 2013-03-13 2014-08-26 Intel Mobile Communications GmbH Bandgap reference circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175343A (ja) * 1999-12-17 2001-06-29 Asahi Kasei Microsystems Kk カレントミラー回路及びその電流調整方法
CN1947335A (zh) * 2004-11-16 2007-04-11 罗姆股份有限公司 Cr振荡电路及电子装置
CN101118188A (zh) * 2006-08-02 2008-02-06 恩益禧电子股份有限公司 温度检测电路及半导体装置
CN101430231A (zh) * 2007-10-31 2009-05-13 凹凸电子（武汉）有限公司 温度探测方法以及系统
US20090238239A1 (en) * 2008-03-19 2009-09-24 Micron Technology, Inc. Apparatus and methods for temperature calibration and sensing
US20110050330A1 (en) * 2009-09-02 2011-03-03 Kabushiki Kaisha Toshiba Reference current generating circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456244B (zh) * 2013-04-10 2014-10-11 Jheng Da Jiang 風頻轉換裝置
CN112823122A (zh) * 2018-10-09 2021-05-18 赛峰集团 电力推进的航空器的机载供电网络
CN112823122B (zh) * 2018-10-09 2022-06-07 赛峰集团 电力推进的航空器的机载供电网络
CN112148049A (zh) * 2019-06-27 2020-12-29 爱思开海力士有限公司 电压微调电路及包括该电压微调电路的电压产生电路

Also Published As

Publication number Publication date
US9046910B2 (en) 2015-06-02
US20150227158A1 (en) 2015-08-13
JP2012212352A (ja) 2012-11-01
US9746870B2 (en) 2017-08-29
JP5635935B2 (ja) 2014-12-03
CN102739240B (zh) 2016-12-14
US20120249114A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
CN102739240B (zh) 恒流产生电路以及包括其的微处理器
US8878621B2 (en) Temperature-compensated semiconductor resistor device
US8692584B2 (en) Semiconductor integrated circuit device
JP5674401B2 (ja) 半導体装置
KR101038624B1 (ko) 발진 회로 및 메모리 시스템
JP6153828B2 (ja) 発振回路、それを用いた半導体集積回路装置および回転角検出装置
US8283969B2 (en) Semiconductor apparatus
JP2011223375A (ja) 発振回路
CN109962692B (zh) 使用不精密部件的精密振荡器
JP2019146104A (ja) Ｐｌｌ回路、それを備えた半導体装置、及び、ｐｌｌ回路の制御方法
CN110068401B (zh) 温度感测设备和温度-电压转换器
US20190267972A1 (en) Variable resistance circuit, oscillator circuit, and semiconductor device
US10224941B2 (en) Oscillation apparatus and oscillation frequency adjustment method
JP2009520415A (ja) 高速フラッシュメモリデバイスのアドレス遷移検出器
JP2014119822A (ja) 定電流生成回路及びこれを含むマイクロプロセッサ
JP5338148B2 (ja) 半導体集積回路、温度変化検出方法
JP5020721B2 (ja) 位相ロックループ回路
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
US20240283403A1 (en) Oscillator circuit device
US20240291494A1 (en) Voltage-current conversion circuit, a voltage-controlled oscillator, and a phase-locked loop circuit
JPH05145412A (ja) 電圧制御発振回路
US9667209B2 (en) Amplifying device and offset voltage correction method
JPH0685622A (ja) 発振回路
JP2024047400A (ja) クロック発生装置および駆動装置
JP2008211490A (ja) フィルタ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant