[go: up one dir, main page]

CN102738102B - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN102738102B
CN102738102B CN201110093464.8A CN201110093464A CN102738102B CN 102738102 B CN102738102 B CN 102738102B CN 201110093464 A CN201110093464 A CN 201110093464A CN 102738102 B CN102738102 B CN 102738102B
Authority
CN
China
Prior art keywords
circuit
metal gasket
pad
integrated circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110093464.8A
Other languages
English (en)
Other versions
CN102738102A (zh
Inventor
林泰宏
蔡昌典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN201110093464.8A priority Critical patent/CN102738102B/zh
Priority to CN201410717764.2A priority patent/CN104576580B/zh
Publication of CN102738102A publication Critical patent/CN102738102A/zh
Application granted granted Critical
Publication of CN102738102B publication Critical patent/CN102738102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种集成电路装置，包括一基材、一第一内接垫、一第二内接垫、一外接垫以及一打线；基材内埋一第一电路、一第二电路、至少一内联机与一静电防护电路；第一内接垫配置于基材的表面并电性连接第一电路。第二内接垫配置于基材的表面并电性连接第二电路。外接垫配置于基材的表面；第一内接垫经由打线电性连接第二内接垫。第一内接垫经由内联机电性连接静电防护电路；静电防护电路电性连接外接垫；外接垫用以电性连接一外部封装接脚。本发明的集成电路装置具有较佳的电性表现，且可避免内部电路受到静电的破坏。

Description

集成电路装置
技术领域
本发明涉及一种集成电路装置，且特别涉及一种以打线取代部分内联机的集成电路装置。
背景技术
集成电路装置的内部的电性传递常用金属内联机来达成，而其连接的方式和途径则通过集成电路设计软件来做出实际图面。这些金属内联机是以微影蚀刻等制程产生，因此配置方式、长度和宽度都会受到制程能力的限制，也限制了连接的电性表现。另一方面，在集成电路装置与外部装置的端子的电性传递方面，则常用打线技术来达成。打线技术是利用打线制程所产生的金属线来连接，提供了更好的电性表现，在设计上也少了限制而有更佳的设计弹性。
发明内容
本发明提供一种集成电路装置，具有较佳的电性表现与静电防护功能。
本发明的集成电路装置包括一基材、一第一内接垫、一第二内接垫、一外接垫以及一打线。基材内埋一第一电路、一第二电路、至少一内联机与一静电防护电路。第一内接垫配置于基材的表面并电性连接第一电路。第二内接垫配置于基材的表面并电性连接第二电路。外接垫配置于基材的表面。第一内接垫经由打线电性连接第二内接垫。第一内接垫经由内联机电性连接静电防护电路。静电防护电路电性连接外接垫。外接垫用以电性连接一外部封装接脚。
在本发明的一实施例中，第一电路为逻辑电路、数字电路或内存电路。
在本发明的一实施例中，第二电路为逻辑电路、数字电路或内存电路。
在本发明的一实施例中，第一内接垫包括一第一金属垫、一第二金属垫与一介电层，第一金属垫电性连接第二金属垫，介电层位于第一金属垫与第二金属垫之间。此外，第一金属垫例如具有一打线接合区与一导通区，第一内接垫还包括多个导通件，贯穿介电层并连接第一金属垫的导通区与第二金属垫。另外，导通区例如位于打线接合区的一侧。导通区环绕打线接合区。再者，第二金属垫例如具有多个开孔，位于打线接合区下方。此外，第一金属垫与第二金属垫的材质例如为铜。另外，第一金属垫的材质例如为铝，第二金属垫的材质为铜。
在本发明的一实施例中，第二内接垫包括一第一金属垫、一第二金属垫与一介电层，第一金属垫电性连接第二金属垫，介电层位于第一金属垫与第二金属垫之间。
在本发明的一实施例中，外接垫包括一第一金属垫、一第二金属垫与一介电层，第一金属垫电性连接第二金属垫，介电层位于第一金属垫与第二金属垫之间。
在本发明的一实施例中，基材的表面具有一线路净空区，环绕外接垫，线路净空区的外缘与外接垫的外缘的距离介于2微米至50微米之间。线路净空区的外缘与外接垫的外缘的距离较佳是10微米。
基于上述，在本发明的集成电路装置中，内部电路利用内接垫以及打线而电性连接，且外接垫与内接垫之间连接有静电防护电路。因此，本发明的集成电路装置具有较佳的电性表现，且可避免内部电路受到静电的破坏。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是本发明一实施例的集成电路装置的剖面示意图。
图1B是图1A的集成电路装置的电路方框图。
图2是图1A的第一内接垫的剖示图。
图3与图4分别是图2的两个金属垫的主视图。
图5是另一实施例的第一内接垫的第一金属垫的主视图。
图6是本发明另一实施例的基材的表面的局部示意图。
图7是本发明另一实施例的外接垫与其周边线路的配置方式的示意图。
附图标记：
集成电路装置100； 基材110；          第一内接垫120；
第一金属垫122；   第二金属垫124；    介电层126；
导通件128；       第二内接垫130；    外接垫140；
打线150；         第一电路160；      外接垫200；
第二电路170；     静电防护电路180；  下层金属垫300；
网格线310；       打线接合区R12；    外部封装接脚T10；
导通区R14；       打线接合区R22；    线路净空区R30；
导通区R24；       距离D10；          距离D20。
具体实施方式
图1A是本发明一实施例的集成电路装置的剖面示意图，图1B是图1A的集成电路装置的电路方框图。请参照图1A，本实施例的集成电路装置100包括一基材110、一第一内接垫120、一第二内接垫130、一外接垫140以及一打线150。基材110内埋一第一电路160、一第二电路170、至少一内联机112与一静电防护电路180。本实施例的基材110还可包括多条内联机114。第一内接垫120配置于基材110的表面并电性连接第一电路160。第二内接垫130配置于基材110的表面并电性连接第二电路170。外接垫140配置于基材110的表面。第一内接垫120经由打线150电性连接第二内接垫130。第一内接垫120经由内联机112电性连接静电防护电路180。静电防护电路180电性连接外接垫140。外接垫140用以电性连接一外部封装接脚T10。
在其它实施例中，外接垫140也可以直接经由内联机112电性连接第一内接垫120而不经由静电防护电路180。
请参照图1A与图1B，一外部系统S10所提供的讯号会先传递至外部封装接脚T10，再从外部封装接脚T10经由打线、外接垫140与内联机114传递至静电防护电路180。接着，讯号再从静电防护电路180经由内联机112、第一内接垫120与打线150传递至第二内接垫130，再从第二内接垫130经由内联机114传递至第二电路170。
在本实施例的集成电路装置100中，基材110内的第一电路160与第二电路170不仅可采用内联机的路径进行讯号传递，还可以经由第一内接垫120、打线150与第二内接垫130的路径进行讯号传递。打线150是利用打线制程所形成的位于基材110之外的金属线，打线150的线宽远较内联机的线宽大，因此打线150的电阻值较小而可获得较佳的电性表现。另外，利用打线150来进行第一电路160与第二电路170之间的信号传递，可避免采用内联机进行信号传递时必须想办法避开基材110内的各种电路的困扰，也可减少形成内联机所需的金属层的数量而进一步节省形成内联机所需的光罩数量，大幅缩短了集成电路装置100的设计时程。
在本实施例的集成电路装置100中，外接垫140与第一内接垫120之间存在静电防护电路180。静电防护电路180可避免第一电路160与第二电路170被从外部封装接脚T10与外接垫140传来的静电破坏。
举例而言，本实施例的第一电路160可以是逻辑电路、数字电路、内存电路或其它电路。第二电路170也可以是逻辑电路、数字电路、内存电路或其它电路。
图2是图1A的第一内接垫的剖示图，而图3与图4分别是图2的两个金属垫的主视图。请参照图2，本实施例的第一内接垫120包括一第一金属垫122、一第二金属垫124与一介电层126，第一金属垫122电性连接第二金属垫124，介电层126位于第一金属垫122与第二金属垫124之间。由于第一内接垫120采用了双层金属垫的结构，在进行打线制程时可降低打线的冲击力对于第一内接垫120下方的结构的影响。因此，第一内接垫120下方也可配置电路，有利于缩减集成电路装置的整体尺寸。
请参照图2与图3，第一金属垫122例如具有一打线接合区R12与一导通区R14。第一内接垫120还包括多个导通件128，贯穿介电层126并连接第一金属垫122的导通区R14与第二金属垫124。导通区R14位于打线接合区R12的一侧。打线接合区R12是后续进行打线制程时承受冲击力的区域，打线接合区R12不配置导通件128的设计方式可提升第一内接垫120的耐冲击强度。请参照图2与图4，第二金属垫124可具有多个开孔P10(仅显示于图4)，位于打线接合区R12下方。开孔P10也可提升第一内接垫120的耐冲击强度。另外，第一金属垫122的打线接合区R12则保持完整以与打线保持最大的接触面积而提升电性表现。藉由上述设计，第一内接垫120会较具有弹性而可减轻打线制程中施加在第一内接垫120上的应力的影响，以便于在第一内接垫120下方配置电路。请参照图2，第一金属垫122与第二金属垫124的材质例如都是铜。或者，第一金属垫122的材质为铝，而第二金属垫124的材质为铜。
图5是另一实施例的第一内接垫的第一金属垫的正主图。请参照图5，本实施例的第一金属垫的导通区R24是环绕打线接合区R22。当然，导通区R24与打线接合区R22的相对位置也可采用其它适当的变化型态。
请参照图1A，第二内接垫130与外接垫140也都可以采用类似第一内接垫120的结构，亦即由双层金属垫与位于双层金属垫之间的介电层所构成，以提升第一内接垫120的耐冲击强度。
图6是本发明另一实施例的基材的表面的局部示意图。请参照图6，本实施例的基材的表面具有一线路净空区R30，环绕外接垫200。线路净空区R30的外缘与外接垫200的外缘的距离D10介于2微米至50微米，线路净空区R30的外缘与外接垫200的外缘的距离D10较佳是10微米。线路净空区R30可避免线路被打线制程的冲击力破坏。相似地，前述实施例的内接垫的外围也可设置线路净空区。
图7是本发明另一实施例的外接垫与其周边线路的配置方式的示意图。请参照图6与图7，图6是以外接垫200位于基材的最表层的部分来说明。然而，外接垫也可以如图2的实施例所述，采用双层金属垫的设计。外接垫采用双层金属垫的设计时，下层金属垫300与周围的线路的关系可参照图7。亦即是，图7中的下层金属垫300仅相当于图2的第二金属垫124，而下层金属垫300上方会有相当于图2的第一金属垫122的上层金属垫。然而，图7重点在说明下层金属垫300与同一层的其它线路的关系，故在此并不显示上层金属垫。下层金属垫300所在的金属层通常会形成有横向和纵向交错网状网格线(metal mesh)310，常见有对地网格线(ground mesh)或电源网格线(power mesh)。这些网格线在遇到下层金属垫300时，若非必须与下层金属垫300连接者，则应断开而与下层金属垫300保持一距离D20，此距离D20介于0.5微米至10微米之间，此距离D20较佳是2微米。
综上所述，在本发明的集成电路装置中，内部电路利用内接垫以及打线而电性连接，金属打线可提供较佳的电性表现，且设计限制较少而可缩短设计时程，并可减少形成内联机的金属层的数量而降低成本。另外，在本发明的集成电路装置中，外接垫与内接垫之间连接有静电防护电路，因此可避免内部电路受到静电的破坏。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。

Claims (14)

1.一种集成电路装置，包括：
一基材，内埋一第一电路、一第二电路、一静电防护电路与至少一内联机；
一第一内接垫，配置于该基材的表面并暴露於该基材外，电性连接该第一电路；
一第二内接垫，配置于该基材的表面并暴露於该基材外，电性连接该第二电路；
一外接垫，配置于该基材的表面并暴露於该基材外；以及
一打线，其中该第一内接垫经由该打线电性连接该第二内接垫，该第一内接垫经由该内联机电性连接该静电防护电路，该静电防护电路电性连接该外接垫，该外接垫用以电性连接一外部封装接脚。
2.根据权利要求1所述的集成电路装置，其中该第一电路为逻辑电路、数字电路或内存电路。
3.根据权利要求1所述的集成电路装置，其中该第二电路为逻辑电路、数字电路或内存电路。
4.根据权利要求1所述的集成电路装置，其中该第一内接垫包括一第一金属垫、一第二金属垫与一介电层，该第一金属垫电性连接该第二金属垫，该介电层位于该第一金属垫与该第二金属垫之间。
5.根据权利要求4所述的集成电路装置，其中该第一金属垫具有一打线接合区与一导通区，该第一内接垫还包括多个导通件，贯穿该介电层并连接该第一金属垫的该导通区与该第二金属垫。
6.根据权利要求5所述的集成电路装置，其中该导通区位于该打线接合区的一侧。
7.根据权利要求5所述的集成电路装置，其中该导通区环绕该打线接合区。
8.根据权利要求5所述的集成电路装置，其中该第二金属垫具有多个开孔，位于该打线接合区下方。
9.根据权利要求4所述的集成电路装置，其中该第一金属垫与该第二金属垫的材质为铜。
10.根据权利要求4所述的集成电路装置，其中该第一金属垫的材质为铝，该第二金属垫的材质为铜。
11.根据权利要求1所述的集成电路装置，其中该第二内接垫包括一第一金属垫、一第二金属垫与一介电层，该第一金属垫电性连接该第二金属垫，该介电层位于该第一金属垫与该第二金属垫之间。
12.根据权利要求1所述的集成电路装置，其中该外接垫包括一第一金属垫、一第二金属垫与一介电层，该第一金属垫电性连接该第二金属垫，该介电层位于该第一金属垫与该第二金属垫之间。
13.根据权利要求1所述的集成电路装置，其中该基材的表面具有一线路净空区，环绕该外接垫，该线路净空区的外缘与该外接垫的外缘的距离介于2微米至50微米之间。
14.根据权利要求13所述的集成电路装置，其中该线路净空区的外缘与该外接垫的外缘的距离为10微米。
CN201110093464.8A 2011-04-12 2011-04-12 集成电路装置 Active CN102738102B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110093464.8A CN102738102B (zh) 2011-04-12 2011-04-12 集成电路装置
CN201410717764.2A CN104576580B (zh) 2011-04-12 2011-04-12 集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110093464.8A CN102738102B (zh) 2011-04-12 2011-04-12 集成电路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410717764.2A Division CN104576580B (zh) 2011-04-12 2011-04-12 集成电路装置

Publications (2)

Publication Number Publication Date
CN102738102A CN102738102A (zh) 2012-10-17
CN102738102B true CN102738102B (zh) 2015-01-07

Family

ID=46993328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110093464.8A Active CN102738102B (zh) 2011-04-12 2011-04-12 集成电路装置

Country Status (1)

Country Link
CN (1) CN102738102B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2854807Y (zh) * 2004-12-09 2007-01-03 晨星半导体股份有限公司 集成电路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129958A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2854807Y (zh) * 2004-12-09 2007-01-03 晨星半导体股份有限公司 集成电路装置

Also Published As

Publication number Publication date
CN102738102A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
TWI309455B (en) The arrangement of conductive pads on grid array package and on circuit board
EP2899755A1 (en) Semiconductor package
JP3199281U (ja) 電子装置
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
EP2863419B1 (en) Semiconductor device
CN104659000B (zh) 具有球焊盘的基板、半导体封装体以及制造方法
US20130029500A1 (en) Connector and fabrication method thereof
CN101236940B (zh) 重配置线路层的线路结构
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
US8294042B2 (en) Connector and manufacturing method thereof
US10103115B2 (en) Circuit substrate and semicondutor package structure
CN102915998A (zh) 通孔结构
CN105489581B (zh) 半导体结构及其制作方法
CN102738102B (zh) 集成电路装置
TWI424544B (zh) 積體電路裝置
CN104576580B (zh) 集成电路装置
US9826632B2 (en) Substrate structure and the process manufacturing the same
KR20070014015A (ko) 반도체 장치
CN102856280B (zh) 焊盘和芯片
TWI615933B (zh) 半導體裝置及其製造方法
JP2010118592A (ja) 半導体装置
CN102820272A (zh) 嵌埋有电子组件的封装结构及其制法
US9881892B2 (en) Integrated circuit device
CN202888158U (zh) 焊盘和芯片
US20240014109A1 (en) Semiconductor interposer structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant